JPS63313247A - コンピュ−タシステムの暴走監視装置 - Google Patents
コンピュ−タシステムの暴走監視装置Info
- Publication number
- JPS63313247A JPS63313247A JP62149569A JP14956987A JPS63313247A JP S63313247 A JPS63313247 A JP S63313247A JP 62149569 A JP62149569 A JP 62149569A JP 14956987 A JP14956987 A JP 14956987A JP S63313247 A JPS63313247 A JP S63313247A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- timer
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 46
- 230000010355 oscillation Effects 0.000 claims description 27
- 238000012806 monitoring device Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 241000271570 Rhea americana Species 0.000 description 1
- 238000009412 basement excavation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000001161 mammalian embryo Anatomy 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はコンピュータシステムにおいて、プログラム
の暴走を監視する暴走監視装置に関する。
の暴走を監視する暴走監視装置に関する。
第２図は従来のマイクロコンピュータ等のシステムにお
ける監視タイマの構成図であり、同図において、システ
ムから印加される割り込み信８およびストップ命令信号
をそれぞれセット入力、リセット入力とする発揚制御フ
リップフロップ１の出力端がＮＡＮＤ回路２の入力に接
続され、外付源発振回路（図示省略）からの信号ＸＩＮ
がＮＡＮＤ回路２のもう一方の入力となるように構成さ
れている。ＮＡＮＤ回路２の出力は信号Ｘ。６、として
外付源発振回路（図示省略）に入力されるとと６に、分
周回路３に入力されるように構成されている。さらに分
周回路３の出力がＮＡＮＤ回路４の一方の入力に接続さ
れるとともにタイマ５に接続される。なお、このタイマ
５はシステムのプログラムが正常に動作している時には
システム内のタイマとして動作し、ストップ命令信号が
システムから印加されると外付源発振回路（図示省略）
内の発娠子（図示省略）がストップ状態から定常動作を
行うまでの時間をカウントするタイマとして動作する。
ける監視タイマの構成図であり、同図において、システ
ムから印加される割り込み信８およびストップ命令信号
をそれぞれセット入力、リセット入力とする発揚制御フ
リップフロップ１の出力端がＮＡＮＤ回路２の入力に接
続され、外付源発振回路（図示省略）からの信号ＸＩＮ
がＮＡＮＤ回路２のもう一方の入力となるように構成さ
れている。ＮＡＮＤ回路２の出力は信号Ｘ。６、として
外付源発振回路（図示省略）に入力されるとと６に、分
周回路３に入力されるように構成されている。さらに分
周回路３の出力がＮＡＮＤ回路４の一方の入力に接続さ
れるとともにタイマ５に接続される。なお、このタイマ
５はシステムのプログラムが正常に動作している時には
システム内のタイマとして動作し、ストップ命令信号が
システムから印加されると外付源発振回路（図示省略）
内の発娠子（図示省略）がストップ状態から定常動作を
行うまでの時間をカウントするタイマとして動作する。
タイマ５の出力は内部クロック制御フリップ７０ツブ６
のセット入力端に接続される。
のセット入力端に接続される。
また、内部クロックυ制御フリップ７０ツブ６のリセッ
ト入力端にはシステムからストップ命令信号が入力され
る。ＮＡＮＤ回路４のもう一方の入力には内部クロック
制御フリップフロップ６のＱ出力が接続され、ＮＡＮＯ
回路４の出力はシステムの内部りＯツクとなるとともに
、監視タイマ７の入力に接続される。監視タイマ７内に
はあらかじめカウント値がセットされており、入力され
た信号のクロックをカウントし、その力ｒクント値が設
定されたカウント値を越えるとオーバーフロー信号を出
力する。そして監視タイマ７０オーバーフロー信号はシ
ステムへの監視タイマ割り込み信号となる。
ト入力端にはシステムからストップ命令信号が入力され
る。ＮＡＮＤ回路４のもう一方の入力には内部クロック
制御フリップフロップ６のＱ出力が接続され、ＮＡＮＯ
回路４の出力はシステムの内部りＯツクとなるとともに
、監視タイマ７の入力に接続される。監視タイマ７内に
はあらかじめカウント値がセットされており、入力され
た信号のクロックをカウントし、その力ｒクント値が設
定されたカウント値を越えるとオーバーフロー信号を出
力する。そして監視タイマ７０オーバーフロー信号はシ
ステムへの監視タイマ割り込み信号となる。
次に動作について説明する。まず、システムのプログラ
ムが正常に動作している場合について説明する。この状
態では内部クロック制御フリップ７０ツブ６および発掘
υ１１１１フリップ７０ツブ１のＱ出力はともに１″で
あり、ＮＡＮＯ回路２の一方の入力には発微制御フリッ
プ７０ツブ１から１”が入力されるので、ＮＡＮＤ回路
２はもう一方の入力である信号ＸＩＮの反転信号Ａを出
力する。この反転信号Ａは外付源発振回路（図示省略）
への信号Ｘ。ｏｌとなるとともに、分周回路３に入力さ
れる。分周回路３ではＮＡＮＤ回路２からの信号Ａを基
にして分周した信号Ｂを出力する。そしてＮＡＮＤ回路
４の一方の入力端子に分周回路３から信号Ｂが入力され
るとともに、他方の入力端子に内部クロック制御−７リ
ツプ７０ツブ６から“１″が入力されるので、ＮＡＮＤ
回路４の出力は信号Ｂの反転信号Ｃになる。この信号Ｃ
はシステムの内部クロックとなるとともに監視タイマ７
に入力される。監視タイマ７は信号Ｃのクロックをカウ
ントしていき、システムのプログラムが正常に動作して
いる場合はシステムからの信号により監視タイマ７のカ
ウント値がオーバフローしないように適時クリアしてい
る。なお、システムのプログラムが正常に動作している
場合には、タイマ５がシステム内のタイマとして動作す
るように構成されているが、この場合のタイマ５の動作
は上記の動作に全く影響を与えない。なぜならば、タイ
マ５に信号Ｂが入力されてそのカウント値がオーバフロ
ーし、オーバーフロー信号がタイマ５から内部クロック
υＩＷフリップフロップ６のセット入力端に入力されて
も、内部クロック制御フリップ７０ツブ６は、そのリセ
ット入力端にストップ命令信号が入力されない限り常に
１”を出力するからである。一方、システムのプログラ
ムが正常に動作しない場合には、システムからの信号に
より監視タイマ７はカウント値をクリアしなくなり、一
定時間を粁過した後監視タイマ７からオーバーフロー信
号が出力され、この信号がシステムの監視タイマ割り込
み信号となる。システムにこの監視タイマ割り込み信号
が受は付けられると、システムはプログラムの暴走を検
知するとともに、それに対処するための割り込み処理が
実行される。
ムが正常に動作している場合について説明する。この状
態では内部クロック制御フリップ７０ツブ６および発掘
υ１１１１フリップ７０ツブ１のＱ出力はともに１″で
あり、ＮＡＮＯ回路２の一方の入力には発微制御フリッ
プ７０ツブ１から１”が入力されるので、ＮＡＮＤ回路
２はもう一方の入力である信号ＸＩＮの反転信号Ａを出
力する。この反転信号Ａは外付源発振回路（図示省略）
への信号Ｘ。ｏｌとなるとともに、分周回路３に入力さ
れる。分周回路３ではＮＡＮＤ回路２からの信号Ａを基
にして分周した信号Ｂを出力する。そしてＮＡＮＤ回路
４の一方の入力端子に分周回路３から信号Ｂが入力され
るとともに、他方の入力端子に内部クロック制御−７リ
ツプ７０ツブ６から“１″が入力されるので、ＮＡＮＤ
回路４の出力は信号Ｂの反転信号Ｃになる。この信号Ｃ
はシステムの内部クロックとなるとともに監視タイマ７
に入力される。監視タイマ７は信号Ｃのクロックをカウ
ントしていき、システムのプログラムが正常に動作して
いる場合はシステムからの信号により監視タイマ７のカ
ウント値がオーバフローしないように適時クリアしてい
る。なお、システムのプログラムが正常に動作している
場合には、タイマ５がシステム内のタイマとして動作す
るように構成されているが、この場合のタイマ５の動作
は上記の動作に全く影響を与えない。なぜならば、タイ
マ５に信号Ｂが入力されてそのカウント値がオーバフロ
ーし、オーバーフロー信号がタイマ５から内部クロック
υＩＷフリップフロップ６のセット入力端に入力されて
も、内部クロック制御フリップ７０ツブ６は、そのリセ
ット入力端にストップ命令信号が入力されない限り常に
１”を出力するからである。一方、システムのプログラ
ムが正常に動作しない場合には、システムからの信号に
より監視タイマ７はカウント値をクリアしなくなり、一
定時間を粁過した後監視タイマ７からオーバーフロー信
号が出力され、この信号がシステムの監視タイマ割り込
み信号となる。システムにこの監視タイマ割り込み信号
が受は付けられると、システムはプログラムの暴走を検
知するとともに、それに対処するための割り込み処理が
実行される。
次に、システムのストップ命令が実行されるとともに、
システムからストップ命令信号が内部りＯツク制御フリ
ップ７０ツブ６および発振ＩＩＩＪＩＩｌフリップ７０
ツブ１のそれぞれのリセット入力端に印加された場合の
動作について説明する。両フリップ７０ツブ１，６のリ
セット入力端にストップ命令信号が印加されるので、両
フリップフＯツブ１．６のＱ出力はＯＮとなる。ＮＡＮ
Ｏ回路２に発娠制御フリップ７０ツブ１から０”が入力
されると、ＮＡＮＤ回路２の出力信号Ａはもう一方の入
力である信号ＸＩＮに関係なく１″となる。
システムからストップ命令信号が内部りＯツク制御フリ
ップ７０ツブ６および発振ＩＩＩＪＩＩｌフリップ７０
ツブ１のそれぞれのリセット入力端に印加された場合の
動作について説明する。両フリップ７０ツブ１，６のリ
セット入力端にストップ命令信号が印加されるので、両
フリップフＯツブ１．６のＱ出力はＯＮとなる。ＮＡＮ
Ｏ回路２に発娠制御フリップ７０ツブ１から０”が入力
されると、ＮＡＮＤ回路２の出力信号Ａはもう一方の入
力である信号ＸＩＮに関係なく１″となる。
そのため、外付ｍ発振回路への信号Ｘ。、、Ｊｌは“１
”となるので外付原発振回路（図示省略）中の発振子（
図示省略）は停止し、信号Ｘ１Ｎも１”となる。また、
分周回路３にも“１”の信号Ａが持続して入力されるの
で、分周回路３はストップ状態となる。そのため、タイ
マ５のカウント動作も停止状態となる。一方、ＮＡＮＤ
回￥１ｉ４に内部クロック制御フリップ７０ツブ６から
“０”が入力されるので、ＮＡＮＤ回路４は分周回路３
からの信号Ｂに関係なく１”を出力する。そのため、監
視タイマ７のカウント動作も停止状態になる。以上はシ
ステムからのストップ命令信号が印加され、ストップ状
態になる動作について説明したが、次にこのストップ状
態を解除し、システム動作を再開させる動作について説
明する。
”となるので外付原発振回路（図示省略）中の発振子（
図示省略）は停止し、信号Ｘ１Ｎも１”となる。また、
分周回路３にも“１”の信号Ａが持続して入力されるの
で、分周回路３はストップ状態となる。そのため、タイ
マ５のカウント動作も停止状態となる。一方、ＮＡＮＤ
回￥１ｉ４に内部クロック制御フリップ７０ツブ６から
“０”が入力されるので、ＮＡＮＤ回路４は分周回路３
からの信号Ｂに関係なく１”を出力する。そのため、監
視タイマ７のカウント動作も停止状態になる。以上はシ
ステムからのストップ命令信号が印加され、ストップ状
態になる動作について説明したが、次にこのストップ状
態を解除し、システム動作を再開させる動作について説
明する。
ストップ状態を解除し、システムの動作を再開させる場
合、割り込み信号を発振制御フリップ７０ツブ１のセッ
ト入力端に入力する。発振ｔＩ１ｗＪフリップ７Ｏツブ
１のセット入力端に割り込み信号が入力されたことによ
り発振制御フリップ７０ツブ１のＱ出力は“１”になる
。そしてＮＡＮＤ回路２に発振！ＩＩＮＩＩフリップ７
０ツブ１から１”が入力されると、ＮＡＮＤ回路２は他
方の入力である信号Ｘ１Ｎの反転信号へを出力する。つ
まりＮＡＮＯ回路２は０″を出力する。したがって、信
号Ｘ。ｔｌＴが“１”から“０”に変化することにより
外付原発振回路（図示省略）中の発振子（図示省略）が
動作を開始する。こうして、分周回路３にＮＡＮＯ回路
２からクロック信号へが入力されると、信号へが、分周
回路３により分局されて信号Ｂとしてタイマ５に入力さ
れ、タイマ５によるカウント動作が再開される。タイマ
５にはあらかじめ外付原発振回路（図示省略）の発振子
（図示省略）がストップ状態から定常発振状態に安定す
るまでの時間に相当するカウント値がセットされており
、タイマ５内のカウント値が設定値以上になるとオーバ
ーフロー信号が出力される。このオーバー７０−信号は
、内部クロック制御フリップ７０ツブ６のセット入力端
に入力され、これにより内部クロック制御フリップ７０
ツブ６のＱ出力が“０”から１”に切換ねる。こうして
、ＮＡＮＯ回路４に内部クロックＩ制御フリップ７０ツ
ブ６から′１”が入力されると、ＮＡＮＤｕ路４は他方
の入力である分周回路３の出力信号Ｂと周波数が同一で
位相の反転された内部りＯツクを出力する。これにより
、システムの動作が再開されるとともに、監視タイマ７
も動作を再開する。
合、割り込み信号を発振制御フリップ７０ツブ１のセッ
ト入力端に入力する。発振ｔＩ１ｗＪフリップ７Ｏツブ
１のセット入力端に割り込み信号が入力されたことによ
り発振制御フリップ７０ツブ１のＱ出力は“１”になる
。そしてＮＡＮＤ回路２に発振！ＩＩＮＩＩフリップ７
０ツブ１から１”が入力されると、ＮＡＮＤ回路２は他
方の入力である信号Ｘ１Ｎの反転信号へを出力する。つ
まりＮＡＮＯ回路２は０″を出力する。したがって、信
号Ｘ。ｔｌＴが“１”から“０”に変化することにより
外付原発振回路（図示省略）中の発振子（図示省略）が
動作を開始する。こうして、分周回路３にＮＡＮＯ回路
２からクロック信号へが入力されると、信号へが、分周
回路３により分局されて信号Ｂとしてタイマ５に入力さ
れ、タイマ５によるカウント動作が再開される。タイマ
５にはあらかじめ外付原発振回路（図示省略）の発振子
（図示省略）がストップ状態から定常発振状態に安定す
るまでの時間に相当するカウント値がセットされており
、タイマ５内のカウント値が設定値以上になるとオーバ
ーフロー信号が出力される。このオーバー７０−信号は
、内部クロック制御フリップ７０ツブ６のセット入力端
に入力され、これにより内部クロック制御フリップ７０
ツブ６のＱ出力が“０”から１”に切換ねる。こうして
、ＮＡＮＯ回路４に内部クロックＩ制御フリップ７０ツ
ブ６から′１”が入力されると、ＮＡＮＤｕ路４は他方
の入力である分周回路３の出力信号Ｂと周波数が同一で
位相の反転された内部りＯツクを出力する。これにより
、システムの動作が再開されるとともに、監視タイマ７
も動作を再開する。
（発明が解決しようとする問題点）
従来のコンピュータシステムの暴走監視装置は以上のよ
うに構成されているので、監視タイマ７がプログラムの
暴走を検知する専用タイマとして働いており、システム
のストップ命令が実行され内部クロックがストップ状態
になると監視タイマ７の動作は停止する。一方、システ
ムをストップ状態から解除するための割り込み信号が与
えられると同時にシステム動作を再開することはできな
い。なぜならば、ストップ状態にあった外付原発振回路
の発振子が定常発振状態に安定するまで持つ必要がある
からである。そのため、システムから割り込み信号が与
えられた時から外付原発振回路の発振子が定常発振状態
になるまでの間をカウントするタイマ５が必要となる。
うに構成されているので、監視タイマ７がプログラムの
暴走を検知する専用タイマとして働いており、システム
のストップ命令が実行され内部クロックがストップ状態
になると監視タイマ７の動作は停止する。一方、システ
ムをストップ状態から解除するための割り込み信号が与
えられると同時にシステム動作を再開することはできな
い。なぜならば、ストップ状態にあった外付原発振回路
の発振子が定常発振状態に安定するまで持つ必要がある
からである。そのため、システムから割り込み信号が与
えられた時から外付原発振回路の発振子が定常発振状態
になるまでの間をカウントするタイマ５が必要となる。
しかしながら、上記のように監視タイマ７がプログラム
の暴走を検知する専用タイマとなっているため、システ
ム内のタイマ５を使用しなければならず、通常のシステ
ムで動作しているタイマのカウント値を壊してしまうこ
とになり、また、ストップ命令から外付原発振回路の発
振子が安定するまでの間システムのタイマ５がシステム
のために使用できないなどの問題点があった。
の暴走を検知する専用タイマとなっているため、システ
ム内のタイマ５を使用しなければならず、通常のシステ
ムで動作しているタイマのカウント値を壊してしまうこ
とになり、また、ストップ命令から外付原発振回路の発
振子が安定するまでの間システムのタイマ５がシステム
のために使用できないなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たちので、タイマの数が減少できるコンピュータシステ
ムの暴走監視装置を得ることを目的とする。
たちので、タイマの数が減少できるコンピュータシステ
ムの暴走監視装置を得ることを目的とする。
この発明に係るコンピュータシステムの暴走監視装置は
マイクロコンピュータ等のシステムにおいて、システム
からの割り込み信号とストップ命令信号とがそれぞれセ
ット、リセット入力端に印加される発振制御フリップ７
０ツブと、前記発振制御フリップ７０ツブの出力と外付
源発振回路からの信号との非論理積をとり、その結果を
前記外付録発蚤回路に出力するＮＡＮＤ回路と、前記Ｎ
ＡＮＤ回路の出力信号を基にして１つの信号あるいは複
数の互いに異なる周期をもった信号を発生させる分周回
路と、前記分周回路の出力に基づき動作し、リレー回路
を介してシステムに出力信号を印加する監視タイマと、
前記監視タイマの出力信号をセット入力端に、システム
からの前記ストップ命令信号をリセット入力端にそれぞ
れ印加される内部クロック制御フリップ７０ツブと、前
記内部クロック１ｉｉＩＩａフリツプ７０ツブの出力と
前記分周回路の出力の非論理積をとり、その結果をシス
テムの内部クロックとするＮＡＮＤ回路とを備えている
。
マイクロコンピュータ等のシステムにおいて、システム
からの割り込み信号とストップ命令信号とがそれぞれセ
ット、リセット入力端に印加される発振制御フリップ７
０ツブと、前記発振制御フリップ７０ツブの出力と外付
源発振回路からの信号との非論理積をとり、その結果を
前記外付録発蚤回路に出力するＮＡＮＤ回路と、前記Ｎ
ＡＮＤ回路の出力信号を基にして１つの信号あるいは複
数の互いに異なる周期をもった信号を発生させる分周回
路と、前記分周回路の出力に基づき動作し、リレー回路
を介してシステムに出力信号を印加する監視タイマと、
前記監視タイマの出力信号をセット入力端に、システム
からの前記ストップ命令信号をリセット入力端にそれぞ
れ印加される内部クロック制御フリップ７０ツブと、前
記内部クロック１ｉｉＩＩａフリツプ７０ツブの出力と
前記分周回路の出力の非論理積をとり、その結果をシス
テムの内部クロックとするＮＡＮＤ回路とを備えている
。
（作用〕
この発明におけるコンピュータシステムの暴走監視装置
によれば、プログラムの暴走時には、内部クロックと同
一周期の信号に基づき監視タイマが動作して監視タイマ
割り込み信号が作成される一方、システムのストップ状
態からの解除時にｔよ外付源発振回路が安定するまでの
時間に対応した周期をもつ信号に基づき監視タイマが動
作してシステムに内部クロックが与えられる。上記のよ
うにそれぞれの場合に対応した信号を監視タイマに印加
させることによりマイクロコンピュータ等のシステムに
おける監視タイマの機能を満足させ、システム内のタイ
マの数の減少を図る。
によれば、プログラムの暴走時には、内部クロックと同
一周期の信号に基づき監視タイマが動作して監視タイマ
割り込み信号が作成される一方、システムのストップ状
態からの解除時にｔよ外付源発振回路が安定するまでの
時間に対応した周期をもつ信号に基づき監視タイマが動
作してシステムに内部クロックが与えられる。上記のよ
うにそれぞれの場合に対応した信号を監視タイマに印加
させることによりマイクロコンピュータ等のシステムに
おける監視タイマの機能を満足させ、システム内のタイ
マの数の減少を図る。
第１図はこの発明の一実施例であるマイクロコンピュー
タ等のシステムにおけるプログラムの暴走監視装置の構
成図である。同図において、分周回路３はＮＡＮＤ回路
２より出力された信号Ａを基にして２種類の異なる周期
の信号Ｂ、ＢＢを発生させる。信号Ｂは切り換え回路８
の端子ＥおよびＮＡＮＤ回路４の一方の入力にそれぞれ
入力され、信号ＢＢは切り換え回路８の端子Ｆに入力さ
れる。この切り換え回路８は端子りも備え、システムか
らの信号によりシステムの状態（例えばストップ状態等
）に応じて端子Ｅ、Ｆへの切り換えを選択することによ
り分周回路３の出力信号Ｂ。
タ等のシステムにおけるプログラムの暴走監視装置の構
成図である。同図において、分周回路３はＮＡＮＤ回路
２より出力された信号Ａを基にして２種類の異なる周期
の信号Ｂ、ＢＢを発生させる。信号Ｂは切り換え回路８
の端子ＥおよびＮＡＮＤ回路４の一方の入力にそれぞれ
入力され、信号ＢＢは切り換え回路８の端子Ｆに入力さ
れる。この切り換え回路８は端子りも備え、システムか
らの信号によりシステムの状態（例えばストップ状態等
）に応じて端子Ｅ、Ｆへの切り換えを選択することによ
り分周回路３の出力信号Ｂ。
ＢＢのいずれか一方を選択して監視タイマ７に入力しう
るように構成されている。監視タイマ７の出力はシステ
ムからの信号により開閉の制御が行われるリレー回路９
を介してシステムに印加するように構成されるとともに
、内部クロック制御フリップ７０ツブ６のセット入力端
に接続される。
るように構成されている。監視タイマ７の出力はシステ
ムからの信号により開閉の制御が行われるリレー回路９
を介してシステムに印加するように構成されるとともに
、内部クロック制御フリップ７０ツブ６のセット入力端
に接続される。
その他の構成は第２図と全く同一である。
次に動作について説明する。まずシステムのプログラム
が正常に動作している場合について説明する。この状態
では、切り換え回路８は端子Ｅ側に切り換えられるとと
もに、リレー回路９は導通されている。また両フリップ
７０ツブ１，６の出力はともに“１”である。この場合
には、信号Ａ。
が正常に動作している場合について説明する。この状態
では、切り換え回路８は端子Ｅ側に切り換えられるとと
もに、リレー回路９は導通されている。また両フリップ
７０ツブ１，６の出力はともに“１”である。この場合
には、信号Ａ。
Ｂ、Ｃおよび信号Ｘ。Ｕｏは従来と同様になる。ただし
、監視タイマ７にはクロック信号Ｃでなく分周回路の出
力信号Ｂが切り換え回路８を介して入力される点が従来
と異なる。すなわち従来使用していたクロック信号Ｃと
は周期は同じであるが逆極性の信号Ｂを用いて監視タイ
マ７内でカウント動作を行なっており、それ以外の動作
は従来と全く同じである。一方、システムのプログラム
が正常に動作しない場合も従来と同様に、システムから
の信号により監視タイマ７はカウント値をクリアしなく
なり、一定時間を経過した後監視タイマ７からオーバー
フロー信号が出力され、この信号がシステムの監視タイ
マ割り込み信号としてリレー回路９を介してシステムに
送られる。システムがこの信号を受は付けると、システ
ムはプログラムの暴走を検知するとともに、割り込み処
理を実行する。
、監視タイマ７にはクロック信号Ｃでなく分周回路の出
力信号Ｂが切り換え回路８を介して入力される点が従来
と異なる。すなわち従来使用していたクロック信号Ｃと
は周期は同じであるが逆極性の信号Ｂを用いて監視タイ
マ７内でカウント動作を行なっており、それ以外の動作
は従来と全く同じである。一方、システムのプログラム
が正常に動作しない場合も従来と同様に、システムから
の信号により監視タイマ７はカウント値をクリアしなく
なり、一定時間を経過した後監視タイマ７からオーバー
フロー信号が出力され、この信号がシステムの監視タイ
マ割り込み信号としてリレー回路９を介してシステムに
送られる。システムがこの信号を受は付けると、システ
ムはプログラムの暴走を検知するとともに、割り込み処
理を実行する。
次に、システムのストップ命令が実行され、システムか
らストップ命令信号が両フリップ７０ツブ１．６のそれ
ぞれのリセット入力端に印加された場合の動作について
説明する。この時、システムからの信号により切り換え
回路８は端子Ｅ側に切り換えられるとともに、リレー回
路９は遮断される。この状態では、従来と同様に信号Ｘ
。Ｕ工および内部クロック（信号Ｃ）は“１″のままで
あり、分周回路３はストップ状態となる。そのため、信
号ＢＢも一定レベルのままであり、監視タイマ７もスト
ップ状態となる。
らストップ命令信号が両フリップ７０ツブ１．６のそれ
ぞれのリセット入力端に印加された場合の動作について
説明する。この時、システムからの信号により切り換え
回路８は端子Ｅ側に切り換えられるとともに、リレー回
路９は遮断される。この状態では、従来と同様に信号Ｘ
。Ｕ工および内部クロック（信号Ｃ）は“１″のままで
あり、分周回路３はストップ状態となる。そのため、信
号ＢＢも一定レベルのままであり、監視タイマ７もスト
ップ状態となる。
次に、上記ストップ状態を解除し、システム動作を再開
させる動作について説明する。この場合、システムから
発Ｊｉ ｉｌｌ ｌフリップ７０ツブ１のリセット入力
端に割り込み信号が印加される。割り込み信号が印加さ
れると、発振制御フリッピ７０ツブ１は“１″を出力し
、それによりＮＡＮＤ回路２の出力は信号Ｘ１Ｎの反転
信号である“０″を出力するので、外付源発振回路（図
示省略）中の発掘子（図示省略）は動作を再開する。こ
うして分周回路３にＮＡＮＤ回路２からクロック信号Ａ
が入力されると信号Ａが分周回路３により分周されて信
号Ｂ、ＢＢを出力する。そして、監視タイマ７にリレー
回路８を介して分周回路３から信号Ｂとは異なった周期
の信号ＢＢが入力され、監視タイマ７がシステムのプロ
グラムが正常に動作した時と異なる周期を持った信号Ｂ
Ｂによりカウントを開始する。そしてカウント値があら
かじめ監視タイマ７に設定された値よりも大きくなると
、監視タイマ７はオーバーフロー信号を出力する。この
時オーバーフロー信号は内部クロック制御フリップ７０
ツブ６のセット入力端に印加されるとともに、システム
にも送られ、システム側ではオーバーフロー信号に基づ
き切り換え回路８およびリレー回路９のｉ制御信号を作
成して、この制御信号に基づき切り換え回路８が端子Ｆ
側に切り換えられるとともにリレー回路９が導通される
。そして、内部クロック制御フリップ７０ツブ６に監視
タイマ７からオーバーフロー信号が入力されるので、内
部クロック制御フリップ７０ツブ６は“１″を出力する
。ＮＡＮＤ回路４に内部クロック１１３ｍフリップ７０
ツブ６から“１”が入力されると、ＮＡＮＤ回路４は分
周回路３からの信号Ｂの反転信号である内部クロックを
出力し、システムの動作が開始される。
させる動作について説明する。この場合、システムから
発Ｊｉ ｉｌｌ ｌフリップ７０ツブ１のリセット入力
端に割り込み信号が印加される。割り込み信号が印加さ
れると、発振制御フリッピ７０ツブ１は“１″を出力し
、それによりＮＡＮＤ回路２の出力は信号Ｘ１Ｎの反転
信号である“０″を出力するので、外付源発振回路（図
示省略）中の発掘子（図示省略）は動作を再開する。こ
うして分周回路３にＮＡＮＤ回路２からクロック信号Ａ
が入力されると信号Ａが分周回路３により分周されて信
号Ｂ、ＢＢを出力する。そして、監視タイマ７にリレー
回路８を介して分周回路３から信号Ｂとは異なった周期
の信号ＢＢが入力され、監視タイマ７がシステムのプロ
グラムが正常に動作した時と異なる周期を持った信号Ｂ
Ｂによりカウントを開始する。そしてカウント値があら
かじめ監視タイマ７に設定された値よりも大きくなると
、監視タイマ７はオーバーフロー信号を出力する。この
時オーバーフロー信号は内部クロック制御フリップ７０
ツブ６のセット入力端に印加されるとともに、システム
にも送られ、システム側ではオーバーフロー信号に基づ
き切り換え回路８およびリレー回路９のｉ制御信号を作
成して、この制御信号に基づき切り換え回路８が端子Ｆ
側に切り換えられるとともにリレー回路９が導通される
。そして、内部クロック制御フリップ７０ツブ６に監視
タイマ７からオーバーフロー信号が入力されるので、内
部クロック制御フリップ７０ツブ６は“１″を出力する
。ＮＡＮＤ回路４に内部クロック１１３ｍフリップ７０
ツブ６から“１”が入力されると、ＮＡＮＤ回路４は分
周回路３からの信号Ｂの反転信号である内部クロックを
出力し、システムの動作が開始される。
なお、上記の実施例ではシステムのプログラムが正常に
動作している場合に切り換え回路８を端子Ｆ側に切り換
えて分周回路３の出力信号Ｂに基づき監視タイマ７を動
作させて監視タイマ割り込み信号を出力させていたが、
切り換え回路８を端子Ｆ側に切り換えることにより、信
号Ｂとは異なる周期の信号ＢＢに基づき監視タイマ７を
動作させて上記とは異なった時間で監視タイマ割り込み
信号を出力させることも可能である。
動作している場合に切り換え回路８を端子Ｆ側に切り換
えて分周回路３の出力信号Ｂに基づき監視タイマ７を動
作させて監視タイマ割り込み信号を出力させていたが、
切り換え回路８を端子Ｆ側に切り換えることにより、信
号Ｂとは異なる周期の信号ＢＢに基づき監視タイマ７を
動作させて上記とは異なった時間で監視タイマ割り込み
信号を出力させることも可能である。
また、上記の実施例では分周回路３の出力を２欅類の異
なった周期の信号とし、そのうちどちらか一方を切り換
え回路８で選択することにより監視タイマ７がオーバー
フロー信号を出力するまでの時間を変化させていたが、
分周回路３の適当なタップから３種類以上の異なった周
期の信号を取出して、切り換え回路８でいずれか一つの
信号を切換え選択して監視タイマ７に入力するように構
成すれば監視タイマ７のオーバーフロー信号を出力する
までの時間を３種類以上変化させることが可能となる。
なった周期の信号とし、そのうちどちらか一方を切り換
え回路８で選択することにより監視タイマ７がオーバー
フロー信号を出力するまでの時間を変化させていたが、
分周回路３の適当なタップから３種類以上の異なった周
期の信号を取出して、切り換え回路８でいずれか一つの
信号を切換え選択して監視タイマ７に入力するように構
成すれば監視タイマ７のオーバーフロー信号を出力する
までの時間を３種類以上変化させることが可能となる。
以上はシステムのプログラムが暴走してから監視タイマ
７がオーバーフロー信号を出力するまでの時間と外付源
発振回路の発振子がストップ状態から安定状態になるま
での時間が異なる場合について説明したが、同一の場合
には、分周回路３からの出力信号は１つでもよく、その
信号をリレー回路８を介さず監視タイマ７に直接入力す
ることにより同様の効果を奏する。
７がオーバーフロー信号を出力するまでの時間と外付源
発振回路の発振子がストップ状態から安定状態になるま
での時間が異なる場合について説明したが、同一の場合
には、分周回路３からの出力信号は１つでもよく、その
信号をリレー回路８を介さず監視タイマ７に直接入力す
ることにより同様の効果を奏する。
以上のように、この発明によれば、プログラムの暴走時
には内部クロックと同一周期の信号に基づき監視タイマ
が動作して監視タイマ割り込み信号が作成される一方、
システムのストップ状態からの解除時には外付源発振回
路が安定するまでの時間に対応した周期をもつ信号に基
づき監視タイマが動作してシステムに内部クロックが与
えられるように構成したので、システムの暴走監視装置
においてタイマの数を減少させる効果がある。
には内部クロックと同一周期の信号に基づき監視タイマ
が動作して監視タイマ割り込み信号が作成される一方、
システムのストップ状態からの解除時には外付源発振回
路が安定するまでの時間に対応した周期をもつ信号に基
づき監視タイマが動作してシステムに内部クロックが与
えられるように構成したので、システムの暴走監視装置
においてタイマの数を減少させる効果がある。
第１図はこの発明の一実施例による監視タイマの構成図
、第２図は従来の監視タイマの構成図である。 図において、１は発振制御フリップ７０ツブ、２．４は
ＮＡＮＤ回路、３は分周回路、６は内部クロック制御フ
リップフロップ、７は監視タイマ、９はリレー回路であ
る。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 １−ｍ−−４自孫偽＋制御フリップ７Ωツ７″２．４−
ＮＡＮＤｍ％ ３−−−−＃思ＴｉＪｉ＋ ５−−−ＪＪ東クりック瞥１剣呼７リツ７°７０ツデ７
−−一一覧碩−タイマ ８−一一一切り構文回路 ９−−−− ’炒−′ｒＥｊ％ 昭和 年 月 日 １、事件の表示 特願昭６２−１４９５６９号２、
発明の名称 コンピュータシステムの泰走監視装置 ３、補正をする者 代表者志岐守哉 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第４頁第８行の「監視タイマ割り込み
信号」を、「監視タイマ割り込み信号（システムのリセ
ット信号も含む）」に訂正する。 以上
、第２図は従来の監視タイマの構成図である。 図において、１は発振制御フリップ７０ツブ、２．４は
ＮＡＮＤ回路、３は分周回路、６は内部クロック制御フ
リップフロップ、７は監視タイマ、９はリレー回路であ
る。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 １−ｍ−−４自孫偽＋制御フリップ７Ωツ７″２．４−
ＮＡＮＤｍ％ ３−−−−＃思ＴｉＪｉ＋ ５−−−ＪＪ東クりック瞥１剣呼７リツ７°７０ツデ７
−−一一覧碩−タイマ ８−一一一切り構文回路 ９−−−− ’炒−′ｒＥｊ％ 昭和 年 月 日 １、事件の表示 特願昭６２−１４９５６９号２、
発明の名称 コンピュータシステムの泰走監視装置 ３、補正をする者 代表者志岐守哉 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第４頁第８行の「監視タイマ割り込み
信号」を、「監視タイマ割り込み信号（システムのリセ
ット信号も含む）」に訂正する。 以上
Claims (2)
- （１）コンピュータシステムからの割り込み信号とスト
ップ命令信号とがそれぞれセット、リセット入力端に印
加される発振制御フリップフロップと、 前記発振制御フリップフロップの出力と外付源発振回路
からの信号との非論理積を求めて前記外付源発振回路に
出力するＮＡＮＤ回路と、 前記ＮＡＮＤ回路の出力信号を分周する分周回路と、 前記分周回路の出力に基づき動作し、リレー回路を介し
てシステムに出力信号を印加する監視タイマと、 前記監視タイマの出力信号をセット入力端に、システム
からの前記ストップ命令信号をリセット入力端にそれぞ
れ印加される内部クロック制御フリップフロップと、 前記内部クロック制御フリップフロップの出力と前記分
周回路の出力の非論理積を求めてコンピュータシステム
の内部クロックとして出力するＮＡＮＤ回路とを備えた
コンピュータシステムの暴走監視装置。 - （２）前記分周回路が周期の異なる複数の信号を出力し
、この分周回路の出力のいずれかを択一的に選択して前
記監視タイマに入力する切り換え回路をさらに備えた特
許請求の範囲第１項記載のコンピュータシステムの暴走
監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62149569A JP2653654B2 (ja) | 1987-06-16 | 1987-06-16 | コンピュータシステムの暴走監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62149569A JP2653654B2 (ja) | 1987-06-16 | 1987-06-16 | コンピュータシステムの暴走監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63313247A true JPS63313247A (ja) | 1988-12-21 |
| JP2653654B2 JP2653654B2 (ja) | 1997-09-17 |
Family
ID=15478053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62149569A Expired - Fee Related JP2653654B2 (ja) | 1987-06-16 | 1987-06-16 | コンピュータシステムの暴走監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653654B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010224759A (ja) * | 2009-03-23 | 2010-10-07 | Fujitsu Ten Ltd | 電子制御装置、異常監視方法 |
| US9183098B2 (en) | 2012-11-19 | 2015-11-10 | Nikki Co., Ltd. | Microcomputer runaway monitoring device |
-
1987
- 1987-06-16 JP JP62149569A patent/JP2653654B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010224759A (ja) * | 2009-03-23 | 2010-10-07 | Fujitsu Ten Ltd | 電子制御装置、異常監視方法 |
| US9183098B2 (en) | 2012-11-19 | 2015-11-10 | Nikki Co., Ltd. | Microcomputer runaway monitoring device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2653654B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780843A (en) | Wait mode power reduction system and method for data processor | |
| US5918043A (en) | Method and apparatus for asynchronously stopping the clock in a processor | |
| JP3460736B2 (ja) | クロック制御回路 | |
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| KR960032138A (ko) | 마이크로 컴퓨터 | |
| JP3291569B2 (ja) | マイクロコンピュータ | |
| JPS63313247A (ja) | コンピュ−タシステムの暴走監視装置 | |
| RU2060529C1 (ru) | Часы с непрерывной сменой показаний времени | |
| US4584698A (en) | Sharable prescaled timer and method for a data processor | |
| KR19980032723A (ko) | 클럭 신호 제어 시스템 | |
| JPS5890226A (ja) | 同期式デ−タ処理装置 | |
| JPS61138356A (ja) | １チツプマイクロコントロ−ラ | |
| US4247932A (en) | Electronic timepiece | |
| US4468133A (en) | Electronic timepiece | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ | |
| US4326277A (en) | Electronic timepiece | |
| JP2001005695A (ja) | ウォッチドッグタイマ | |
| KR200145481Y1 (ko) | 마이크로 제어기용 플래그 세팅 회로 | |
| JPH0222716A (ja) | クロック制御回路 | |
| JPS5873243A (ja) | 半導体集積回路 | |
| JPH0433117A (ja) | ウオッチドッグタイマ回路 | |
| JPH03278211A (ja) | Ｃｐｕ回路 | |
| JPS58134339A (ja) | 情報処理装置 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPS62272334A (ja) | ウオツチドツグタイマ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |