JP2653654B2 - コンピュータシステムの暴走監視装置 - Google Patents
コンピュータシステムの暴走監視装置Info
- Publication number
- JP2653654B2 JP2653654B2 JP62149569A JP14956987A JP2653654B2 JP 2653654 B2 JP2653654 B2 JP 2653654B2 JP 62149569 A JP62149569 A JP 62149569A JP 14956987 A JP14956987 A JP 14956987A JP 2653654 B2 JP2653654 B2 JP 2653654B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- flop
- output
- monitoring timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はコンピュータシステムにおいて、プログラ
ムの暴走を監視する暴走監視装置に関する。
ムの暴走を監視する暴走監視装置に関する。
第２図は従来のマイクロコンピュータ等のシステムに
おける監視タイマの構成図であり、同図において、シス
テムから印加される割り込み信号およびストップ命令信
号をそれぞれセット入力，リセット入力とする発振制御
フリップフロップ１の出力端がNAND回路２の入力に接続
され、外付源発振回路（図示省略）からの信号XINがNAN
D回路２のもう一方の入力となるように構成されてい
る。NAND回路２の出力は信号XOUTとして外付源発振回路
（図示省略）に入力されるとともに、分周回路３に入力
されるように構成されている。さらに分周回路３の出力
がNAND回路４の一方の入力に接続されるとともにタイマ
５に接続される。なお、このタイマ５はシステムのプロ
グラムが正常に動作している時にはシステム内のタイマ
として動作し、ストップ命令信号がシステムから印加さ
れると外付源発振回路（図示省略）内の発振子（図示省
略）がストップ状態から定常動作を行うまでの時間をカ
ウントするタイマとして動作する。タイマ５の出力は内
部クロック制御フリップフロップ６のセット入力端に接
続される。また、内部クロック制御フリップフロップ６
のリセット入力端にはシステムからストップ命令信号が
入力される。NAND回路４のもう一方の入力には内部クロ
ック制御フリップフロップ６のＱ出力が接続され、NAND
回路４の出力はシステムの内部クロックとなるととも
に、監視タイマ７の入力に接続される。監視タイマ７内
にはあらかじめカウント値がセットされており、入力さ
れた信号のクロックをカウントし、そのカウント値が設
定されたカウント値を越えるとオーバーフロー信号を出
力する。そして監視タイマ７のオーバーフロー信号はシ
ステムへの監視タイマ割り込み信号（システムのリセッ
ト信号も含む）となる。
おける監視タイマの構成図であり、同図において、シス
テムから印加される割り込み信号およびストップ命令信
号をそれぞれセット入力，リセット入力とする発振制御
フリップフロップ１の出力端がNAND回路２の入力に接続
され、外付源発振回路（図示省略）からの信号XINがNAN
D回路２のもう一方の入力となるように構成されてい
る。NAND回路２の出力は信号XOUTとして外付源発振回路
（図示省略）に入力されるとともに、分周回路３に入力
されるように構成されている。さらに分周回路３の出力
がNAND回路４の一方の入力に接続されるとともにタイマ
５に接続される。なお、このタイマ５はシステムのプロ
グラムが正常に動作している時にはシステム内のタイマ
として動作し、ストップ命令信号がシステムから印加さ
れると外付源発振回路（図示省略）内の発振子（図示省
略）がストップ状態から定常動作を行うまでの時間をカ
ウントするタイマとして動作する。タイマ５の出力は内
部クロック制御フリップフロップ６のセット入力端に接
続される。また、内部クロック制御フリップフロップ６
のリセット入力端にはシステムからストップ命令信号が
入力される。NAND回路４のもう一方の入力には内部クロ
ック制御フリップフロップ６のＱ出力が接続され、NAND
回路４の出力はシステムの内部クロックとなるととも
に、監視タイマ７の入力に接続される。監視タイマ７内
にはあらかじめカウント値がセットされており、入力さ
れた信号のクロックをカウントし、そのカウント値が設
定されたカウント値を越えるとオーバーフロー信号を出
力する。そして監視タイマ７のオーバーフロー信号はシ
ステムへの監視タイマ割り込み信号（システムのリセッ
ト信号も含む）となる。
次に動作について説明する。まず、システムのプログ
ラムが正常に動作している場合について説明する。この
状態では内部クロック制御フリップフロップ６および発
振制御フリップフロップ１のＱ出力はともに“1"であ
り、NAND回路２の一方の入力には発振制御フリップフロ
ップ１から“1"が入力されるので、NAND回路２はもう一
方の入力である信号XINの反転信号Ａを出力する。この
反転信号Ａは外付源発振回路（図示省略）への信号XOUT
となるとともに、分周回路３に入力される。分周回路３
ではNAND回路２からの信号Ａを基にして分周した信号Ｂ
を出力する。そしてNAND回路４の一方の入力端子に分周
回路３から信号Ｂが入力されるとともに、他方の入力端
子に内部クロック制御フリップフロップ６から“1"が入
力されるので、NAND回路４の出力は信号Ｂの反転信号Ｃ
になる。この信号Ｃはシステムの内部クロックとなるこ
とを監視タイマ７に入力される。監視タイマ７は信号Ｃ
のクロックをカウントしていき、システムのプログラム
が正常に動作している場合はシステムからの信号により
監視タイマ７のカウント値がオーバーフローしないよう
に適時クリアしている。なお、システムのプログラムが
正常に動作している場合には、タイマ５がシステム内の
タイマとして動作するように構成されているが、この場
合のタイマ５の動作は上記の動作に全く影響を与えな
い。なぜならば、タイマ５に信号Ｂが入力されてそのカ
ウント値がオーバーフローし、オーバーフロー信号がタ
イマ５から内部クロック制御フリップフロップ６のセッ
ト入力端に入力されても、内部クロック制御フリップフ
ロップ６は、そのリセット入力端にストップ命令信号が
入力されない限り常に“1"を出力するからである。一
方、システムのプログラムが、正常に動作しない場合に
は、システムからの信号により監視タイマ７はカウント
値をクリアしなくなり、一定時間を経過した後監視タイ
マ７からオーバーフロー信号が出力され、この信号がシ
ステムの監視タイマ割り込み信号となる。システムにこ
の監視タイマ割り込み信号が受けられると、システムは
プログラムの暴走を検知するとともに、それに対処する
ための割り込み処理が実行される。
ラムが正常に動作している場合について説明する。この
状態では内部クロック制御フリップフロップ６および発
振制御フリップフロップ１のＱ出力はともに“1"であ
り、NAND回路２の一方の入力には発振制御フリップフロ
ップ１から“1"が入力されるので、NAND回路２はもう一
方の入力である信号XINの反転信号Ａを出力する。この
反転信号Ａは外付源発振回路（図示省略）への信号XOUT
となるとともに、分周回路３に入力される。分周回路３
ではNAND回路２からの信号Ａを基にして分周した信号Ｂ
を出力する。そしてNAND回路４の一方の入力端子に分周
回路３から信号Ｂが入力されるとともに、他方の入力端
子に内部クロック制御フリップフロップ６から“1"が入
力されるので、NAND回路４の出力は信号Ｂの反転信号Ｃ
になる。この信号Ｃはシステムの内部クロックとなるこ
とを監視タイマ７に入力される。監視タイマ７は信号Ｃ
のクロックをカウントしていき、システムのプログラム
が正常に動作している場合はシステムからの信号により
監視タイマ７のカウント値がオーバーフローしないよう
に適時クリアしている。なお、システムのプログラムが
正常に動作している場合には、タイマ５がシステム内の
タイマとして動作するように構成されているが、この場
合のタイマ５の動作は上記の動作に全く影響を与えな
い。なぜならば、タイマ５に信号Ｂが入力されてそのカ
ウント値がオーバーフローし、オーバーフロー信号がタ
イマ５から内部クロック制御フリップフロップ６のセッ
ト入力端に入力されても、内部クロック制御フリップフ
ロップ６は、そのリセット入力端にストップ命令信号が
入力されない限り常に“1"を出力するからである。一
方、システムのプログラムが、正常に動作しない場合に
は、システムからの信号により監視タイマ７はカウント
値をクリアしなくなり、一定時間を経過した後監視タイ
マ７からオーバーフロー信号が出力され、この信号がシ
ステムの監視タイマ割り込み信号となる。システムにこ
の監視タイマ割り込み信号が受けられると、システムは
プログラムの暴走を検知するとともに、それに対処する
ための割り込み処理が実行される。
次に、システムのストップ命令が実行されるととも
に、システムからストップ命令信号が内部クロック制御
フリップフロップ６および発振制御フリップフロップ１
のそれぞれのリセット入力端に印加された場合の動作に
ついて説明する。両フリップフロップ1,6のリセット入
力端にストップ命令信号が印加されるので、両フリップ
フロップ1,6のＱ出力［は“0"となる。NAND回路２に発
振制御フリップフロップ１から“0"が入力されると、NA
ND回路２の出力信号Ａはもう一方の入力である信号XIN
に関係なく“1"となる。そのため、外付源発振回路への
信号XOUTは“1"となるので外付源発振回路（図示省略）
中の発振子（図示省略は）は停止し、信号XINも“1"と
なる。また、分周回路３にも“1"の信号Ａが持続して入
力されるので、分周回路３はストップ状態となる。その
ため、タイマ５のカウント動作も停止状態となる。一
方、NAND回路４に内部クロック制御フリップフロップ６
から“0"が入力されるので、NAND回路４は分周回路３か
らの信号Ｂに関係なく“1"を出力する。そのため、監視
タイマ７のカウント動作も停止状態になる。以上はシス
テムからのストップ命令信号が印加され、ストップ状態
になる動作について説明したが、次にこのストップ状態
を解除し、システム動作を再開させる動作について説明
する。
に、システムからストップ命令信号が内部クロック制御
フリップフロップ６および発振制御フリップフロップ１
のそれぞれのリセット入力端に印加された場合の動作に
ついて説明する。両フリップフロップ1,6のリセット入
力端にストップ命令信号が印加されるので、両フリップ
フロップ1,6のＱ出力［は“0"となる。NAND回路２に発
振制御フリップフロップ１から“0"が入力されると、NA
ND回路２の出力信号Ａはもう一方の入力である信号XIN
に関係なく“1"となる。そのため、外付源発振回路への
信号XOUTは“1"となるので外付源発振回路（図示省略）
中の発振子（図示省略は）は停止し、信号XINも“1"と
なる。また、分周回路３にも“1"の信号Ａが持続して入
力されるので、分周回路３はストップ状態となる。その
ため、タイマ５のカウント動作も停止状態となる。一
方、NAND回路４に内部クロック制御フリップフロップ６
から“0"が入力されるので、NAND回路４は分周回路３か
らの信号Ｂに関係なく“1"を出力する。そのため、監視
タイマ７のカウント動作も停止状態になる。以上はシス
テムからのストップ命令信号が印加され、ストップ状態
になる動作について説明したが、次にこのストップ状態
を解除し、システム動作を再開させる動作について説明
する。
ストップ状態を解除し、システムの動作を再開させる
場合、割り込み信号を発振制御フリップフロップ１のセ
ット入力端に入力する。発振制御フリップフロップ１の
セット入力端に割り込み信号が入力されたことにより発
振制御フリップフロップ21のＱ出力は“1"になる。そし
てNAND回路２に発振制御フリップフロップ１から“1"が
入力されると、NAND回路２は他方の入力である信号XIN
の反転信号Ａを出力する。つまりNAND回路２は“0"を出
力する。したがって、信号XOUTが“1"から“0"に変化す
ることにより、外付源発振回路（図示省略）中の発振子
（図示省略）が動作を開始する。こうして、分周回路３
にNAND回路２からクロック信号Ａが入力されると、信号
Ａが、分周回路３により分周されて信号Ｂとしてタイマ
５に入力され、タイマ５によるカウント動作が再開され
る。タイマ５にはあらかじめ外付源発振回路（図示省
略）の発振子（図示省略）がストップ状態から定常発振
状態に安定するまでの時間に相当するカウント値がセッ
トされており、タイマ５内のカウント値が設定値以上に
なるとオーバーフロー信号が出力される。このオーバー
フロー信号は、内部クロック制御フリップフロップ６の
セット入力端に入力され、これにより内部クロック制御
フリップフロップ６のＱ出力が“0"から“1"に切換わ
る。こうして、NAND回路４に内部クロック制御フリップ
フロップ６から“1"が入力されると、NAND回路４は他方
の入力である分周回路３の出力信号Ｂと周波数が同一で
位相の反転された内部クロックを出力する。これによ
り、システムの動作が再開されるとともに、監視タイマ
７も動作を再開する。
場合、割り込み信号を発振制御フリップフロップ１のセ
ット入力端に入力する。発振制御フリップフロップ１の
セット入力端に割り込み信号が入力されたことにより発
振制御フリップフロップ21のＱ出力は“1"になる。そし
てNAND回路２に発振制御フリップフロップ１から“1"が
入力されると、NAND回路２は他方の入力である信号XIN
の反転信号Ａを出力する。つまりNAND回路２は“0"を出
力する。したがって、信号XOUTが“1"から“0"に変化す
ることにより、外付源発振回路（図示省略）中の発振子
（図示省略）が動作を開始する。こうして、分周回路３
にNAND回路２からクロック信号Ａが入力されると、信号
Ａが、分周回路３により分周されて信号Ｂとしてタイマ
５に入力され、タイマ５によるカウント動作が再開され
る。タイマ５にはあらかじめ外付源発振回路（図示省
略）の発振子（図示省略）がストップ状態から定常発振
状態に安定するまでの時間に相当するカウント値がセッ
トされており、タイマ５内のカウント値が設定値以上に
なるとオーバーフロー信号が出力される。このオーバー
フロー信号は、内部クロック制御フリップフロップ６の
セット入力端に入力され、これにより内部クロック制御
フリップフロップ６のＱ出力が“0"から“1"に切換わ
る。こうして、NAND回路４に内部クロック制御フリップ
フロップ６から“1"が入力されると、NAND回路４は他方
の入力である分周回路３の出力信号Ｂと周波数が同一で
位相の反転された内部クロックを出力する。これによ
り、システムの動作が再開されるとともに、監視タイマ
７も動作を再開する。
従来のコンピュータシステムの暴走監視装置は以上の
ように構成されているので、監視タイマ７がプログラム
の暴走を検知する専用タイマとして働いており、システ
ムのストップ命令が実行され内部クロックがストップ状
態になると監視タイマ７の動作は停止する。一方、シス
テムをストップ状態から解除するための割り込み信号が
与えられると同時にシステム動作を再開することはでき
ない。なぜならば、ストップ状態にあった外付源発振回
路の発振子が定常発振状態に安定するまで持つ必要があ
るからである。そのため、システムから割り込み信号が
与えられた時から外付源発振回路の発振子が定常発振状
態になるまでの間をカウントするタイマ５が必要とな
る。しかしながら、上記のように監視タイマ７がプログ
ラムの暴走を検知する専用タイマとなっているため、シ
ステム内のタイマ５を使用しなければならず、通常のシ
ステムで動作しているタイマのカウント値を壊してしま
うことになり、また、ストップ命令から外付源発振回路
の発振子が安定するまでの間システムのタイマ５がシス
テムのために使用できないなどの問題点があった。
ように構成されているので、監視タイマ７がプログラム
の暴走を検知する専用タイマとして働いており、システ
ムのストップ命令が実行され内部クロックがストップ状
態になると監視タイマ７の動作は停止する。一方、シス
テムをストップ状態から解除するための割り込み信号が
与えられると同時にシステム動作を再開することはでき
ない。なぜならば、ストップ状態にあった外付源発振回
路の発振子が定常発振状態に安定するまで持つ必要があ
るからである。そのため、システムから割り込み信号が
与えられた時から外付源発振回路の発振子が定常発振状
態になるまでの間をカウントするタイマ５が必要とな
る。しかしながら、上記のように監視タイマ７がプログ
ラムの暴走を検知する専用タイマとなっているため、シ
ステム内のタイマ５を使用しなければならず、通常のシ
ステムで動作しているタイマのカウント値を壊してしま
うことになり、また、ストップ命令から外付源発振回路
の発振子が安定するまでの間システムのタイマ５がシス
テムのために使用できないなどの問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、タイマの数が減少できるコンピュータシス
テムの暴走監視装置を得ることを目的とする。
れたもので、タイマの数が減少できるコンピュータシス
テムの暴走監視装置を得ることを目的とする。
この発明に係るコンピュータシステムの暴走監視装置
はマイクロコンピュータ等のシステムにおいて、システ
ムから割り込み信号とストップ命令信号とがそれぞれセ
ット，リセット入力端に印加される発振制御フリップフ
ロップと、前記発振制御フリップフロップの出力と外付
源発振回路からの信号との非論理積をとり、その結果を
前記外付源発振回路に出力するNAND回路と、前記NAND回
路の出力信号を基にして１つの信号あるいは複数の互い
に異なる周期をもった信号を発生させる分周回路と、前
記分周回路の出力に基づき動作し、リレー回路を介して
システムに出力信号を印加する監視タイマと、前記監視
タイマの出力信号をセット入力端に、システムからの前
記ストップ命令信号をリセット入力端にそれぞれ印加さ
れる内部クロック制御フリップフロップと、前記内部ク
ロック制御フリップフロップの出力と前記分周回路の出
力の非論理積をとり、その結果をシステムの内部クロッ
クとするNAND回路とを備えている。
はマイクロコンピュータ等のシステムにおいて、システ
ムから割り込み信号とストップ命令信号とがそれぞれセ
ット，リセット入力端に印加される発振制御フリップフ
ロップと、前記発振制御フリップフロップの出力と外付
源発振回路からの信号との非論理積をとり、その結果を
前記外付源発振回路に出力するNAND回路と、前記NAND回
路の出力信号を基にして１つの信号あるいは複数の互い
に異なる周期をもった信号を発生させる分周回路と、前
記分周回路の出力に基づき動作し、リレー回路を介して
システムに出力信号を印加する監視タイマと、前記監視
タイマの出力信号をセット入力端に、システムからの前
記ストップ命令信号をリセット入力端にそれぞれ印加さ
れる内部クロック制御フリップフロップと、前記内部ク
ロック制御フリップフロップの出力と前記分周回路の出
力の非論理積をとり、その結果をシステムの内部クロッ
クとするNAND回路とを備えている。
この発明におけるコンピュータシステムの暴走監視装
置によれば、プログラムの暴走時には、内部クロックと
同一周期の信号に基づき監視タイマが動作して監視タイ
マ割り込み信号が作成される一方、システムのストップ
状態からの解除時には外付源発振回路が安定するまでの
時間に対応した周期をもつ信号に基づき監視タイマが動
作してシステムに内部クロックが与えられる。上記のよ
うにそれぞれの場合に対応した信号を監視タイマに印加
させることによりマイクロコンピュータ等のシステムに
おける監視タイマの機能を満足させ、システム内のタイ
マの数の減少を図る。
置によれば、プログラムの暴走時には、内部クロックと
同一周期の信号に基づき監視タイマが動作して監視タイ
マ割り込み信号が作成される一方、システムのストップ
状態からの解除時には外付源発振回路が安定するまでの
時間に対応した周期をもつ信号に基づき監視タイマが動
作してシステムに内部クロックが与えられる。上記のよ
うにそれぞれの場合に対応した信号を監視タイマに印加
させることによりマイクロコンピュータ等のシステムに
おける監視タイマの機能を満足させ、システム内のタイ
マの数の減少を図る。
第１図はこの発明の一実施例であるマイクロコンピュ
ータ等のシステムにおけるプログラムの暴走監視装置の
構成図である。同図において、分周回路３はNAND回路２
より出力された信号Ａを基にして２種類の異なる周期の
信号B,BBを発生させる。信号Ｂは切り換え回路８の端子
ＥおよびNAND回路４の一方の入力にそれぞれ入力され、
信号BBは切り換え回路８の端子Ｆに入力される。この切
り換え回路８は端子Ｄも備え、システムからの信号によ
りシステムの状態（例えばストップ状態等）に応じて端
子E,Fへの切り換えを選択することにより分周回路３の
出力信号B,BBのいずれか一方を選択して監視タイマ７に
入力しうるように構成されている。監視タイマ７の出力
はシステムからの信号により開閉の制御が行われるリレ
ー回路９を介してシステムに印加するように構成される
とともに、内部クロック制御フリップフロップ６のセッ
ト入力端に接続される。その他の構成は第２図と全く同
一である。
ータ等のシステムにおけるプログラムの暴走監視装置の
構成図である。同図において、分周回路３はNAND回路２
より出力された信号Ａを基にして２種類の異なる周期の
信号B,BBを発生させる。信号Ｂは切り換え回路８の端子
ＥおよびNAND回路４の一方の入力にそれぞれ入力され、
信号BBは切り換え回路８の端子Ｆに入力される。この切
り換え回路８は端子Ｄも備え、システムからの信号によ
りシステムの状態（例えばストップ状態等）に応じて端
子E,Fへの切り換えを選択することにより分周回路３の
出力信号B,BBのいずれか一方を選択して監視タイマ７に
入力しうるように構成されている。監視タイマ７の出力
はシステムからの信号により開閉の制御が行われるリレ
ー回路９を介してシステムに印加するように構成される
とともに、内部クロック制御フリップフロップ６のセッ
ト入力端に接続される。その他の構成は第２図と全く同
一である。
次に動作について説明する。まずシステムのプログラ
ムが正常に動作している場合について説明する。この状
態では、切り換え回路８は端子Ｅ側に切り換えられると
ともに、リレー回路９は導通されている。また両フリッ
プフロップ1,6の出力はともに“1"である。この場合に
は、信号A,B,Cおよび信号XOUTは従来と同様になる。た
だし、監視タイマ７にはクロック信号Ｃではなく分周回
路の出力信号Ｂが切り換え回路８を介して入力される点
が従来と異なる。すなわち従来使用していたクロック信
号Ｃとは周期は同じであるが逆極性の信号Ｂを用いて監
視タイマ７内でカウント動作を行っており、それ以外の
動作は従来と全く同じである。一方、システムのプログ
ラムが正常に動作しない場合も従来と同様に、システム
からの信号により監視タイマ７はカウント値をクリアし
なくなり、一定時間を経過した後監視タイマ７からオー
バーフロー信号が出力され、この信号がシステムの監視
タイマ割り込み信号としてリレー回路９を介してシステ
ムに送られる。システムがこの信号を受け付けると、シ
ステムはプログラムの暴走を検知するとともに、割り込
み処理を実行する。
ムが正常に動作している場合について説明する。この状
態では、切り換え回路８は端子Ｅ側に切り換えられると
ともに、リレー回路９は導通されている。また両フリッ
プフロップ1,6の出力はともに“1"である。この場合に
は、信号A,B,Cおよび信号XOUTは従来と同様になる。た
だし、監視タイマ７にはクロック信号Ｃではなく分周回
路の出力信号Ｂが切り換え回路８を介して入力される点
が従来と異なる。すなわち従来使用していたクロック信
号Ｃとは周期は同じであるが逆極性の信号Ｂを用いて監
視タイマ７内でカウント動作を行っており、それ以外の
動作は従来と全く同じである。一方、システムのプログ
ラムが正常に動作しない場合も従来と同様に、システム
からの信号により監視タイマ７はカウント値をクリアし
なくなり、一定時間を経過した後監視タイマ７からオー
バーフロー信号が出力され、この信号がシステムの監視
タイマ割り込み信号としてリレー回路９を介してシステ
ムに送られる。システムがこの信号を受け付けると、シ
ステムはプログラムの暴走を検知するとともに、割り込
み処理を実行する。
次に、システムのストップ命令が実行され、システム
からストップ命令信号が両フリップフロップ1,6のそれ
ぞれのリセット入力端に印加された場合の動作について
説明する。この時、システムからの信号により切り換え
回路８は端子Ｆ側に切り換えられるとともに、リレー回
路９は遮断される。この状態では、従来と同様に信号X
OUTおよび内部クロック（信号Ｃ）は“1"のままであ
り、分周回路３はストップ状態となる。そのため、信号
BBも一定レベルのままであり、監視タイマ７もストップ
状態となる。
からストップ命令信号が両フリップフロップ1,6のそれ
ぞれのリセット入力端に印加された場合の動作について
説明する。この時、システムからの信号により切り換え
回路８は端子Ｆ側に切り換えられるとともに、リレー回
路９は遮断される。この状態では、従来と同様に信号X
OUTおよび内部クロック（信号Ｃ）は“1"のままであ
り、分周回路３はストップ状態となる。そのため、信号
BBも一定レベルのままであり、監視タイマ７もストップ
状態となる。
次に、上記ストップ状態を解除し、システム動作を再
開させる動作について説明する。この場合、システムか
ら発振制御フリップフロップ１のリセット入力端に割り
込み信号が印加される。割り込み信号が印加されると、
発振制御フリッピフロップ１は“1"を出力し、それによ
りNAND回路２の出力は信号XINの反転信号である“0"を
出力するので、外付源発振回路（図示省略）中の発振子
（図示省略）は動作を再開する。こうして分周回路３に
NAND回路２からクロック信号Ａが入力されると信号Ａが
分周回路３により分周されて信号B,BBを出力する。そし
て、監視タイマ７にリレー回路８を介して分周回路３か
ら信号Ｂとは異なった周期の信号BBが入力され、監視タ
イマ７がシステムのプログラムが正常に動作した時と異
なる周期を持った信号BBによりカウントを開始する。そ
してカウント値があらかじめ監視タイマ７に設定された
値よりも大きくなると、監視タイマ７はオーバーフロー
信号を出力する。この時オーバーフロー信号は内部クロ
ック制御フリップフロップ６のセット入力端に印加され
るとともに、システムにも送られ、システム側ではオー
バーフロー信号に基づき切り換え回路８およびリレー回
路９の制御信号を作成して、この制御信号に基づき切り
換え回路８が端子Ｅ側に切り換えられるとともにリレー
回路９が導通される。そして、内部クロック制御フリッ
プフロップ６に監視タイマ７からオーバーフロー信号が
入力されるので、内部クロック制御フリップフロップ６
は“1"を出力する。NAND回路４に内部クロック制御フリ
ップフロップ６から“1"が入力されると、NAND回路４は
分周回路３からの信号Ｂの反転信号である内部クロック
を出力し、システムの動作が開始される。
開させる動作について説明する。この場合、システムか
ら発振制御フリップフロップ１のリセット入力端に割り
込み信号が印加される。割り込み信号が印加されると、
発振制御フリッピフロップ１は“1"を出力し、それによ
りNAND回路２の出力は信号XINの反転信号である“0"を
出力するので、外付源発振回路（図示省略）中の発振子
（図示省略）は動作を再開する。こうして分周回路３に
NAND回路２からクロック信号Ａが入力されると信号Ａが
分周回路３により分周されて信号B,BBを出力する。そし
て、監視タイマ７にリレー回路８を介して分周回路３か
ら信号Ｂとは異なった周期の信号BBが入力され、監視タ
イマ７がシステムのプログラムが正常に動作した時と異
なる周期を持った信号BBによりカウントを開始する。そ
してカウント値があらかじめ監視タイマ７に設定された
値よりも大きくなると、監視タイマ７はオーバーフロー
信号を出力する。この時オーバーフロー信号は内部クロ
ック制御フリップフロップ６のセット入力端に印加され
るとともに、システムにも送られ、システム側ではオー
バーフロー信号に基づき切り換え回路８およびリレー回
路９の制御信号を作成して、この制御信号に基づき切り
換え回路８が端子Ｅ側に切り換えられるとともにリレー
回路９が導通される。そして、内部クロック制御フリッ
プフロップ６に監視タイマ７からオーバーフロー信号が
入力されるので、内部クロック制御フリップフロップ６
は“1"を出力する。NAND回路４に内部クロック制御フリ
ップフロップ６から“1"が入力されると、NAND回路４は
分周回路３からの信号Ｂの反転信号である内部クロック
を出力し、システムの動作が開始される。
なお、上記の実施例ではシステムのプログラムが正常
に動作している場合に切り換え回路７を端子Ｅ側に切り
換えて分周回路３の出力信号Ｂに基づき監視タイマ７を
動作させて監視タイマ割り込み信号を出力させていた
が、切り換え回路８を端子Ｆ側に切り換えることによ
り、信号Ｂとは異なる周期の信号BBに基づき監視タイマ
７を動作させて上記とは異なった時間で監視タイマ割り
込み信号を出力させることも可能である。
に動作している場合に切り換え回路７を端子Ｅ側に切り
換えて分周回路３の出力信号Ｂに基づき監視タイマ７を
動作させて監視タイマ割り込み信号を出力させていた
が、切り換え回路８を端子Ｆ側に切り換えることによ
り、信号Ｂとは異なる周期の信号BBに基づき監視タイマ
７を動作させて上記とは異なった時間で監視タイマ割り
込み信号を出力させることも可能である。
また、上記の実施例では分周回路３の出力を２種類の
異なった周期の信号とし、そのうちどちらか一方を切り
換え回路８で選択することにより監視タイマ７がオーバ
ーフロー信号を出力するまでの時間を変化させていた
が、分周回路３の適当なタップから３種類以上の異なっ
た周期の信号を取出して、切り換え回路８でいずれか一
つの信号を切換え選択して監視タイマ７に入力するよう
に構成すれば監視タイマ７のオーバーフロー信号を出力
するまでの時間を３種類以上変化させることが可能とな
る。以上はシステムのプログラムが暴走してから監視タ
イマ７がオーバーフロー信号を出力するまでの時間と外
付源発振回路の発振子がストップ状態から安定状態にな
るまでの時間が異なる場合について説明したが、同一の
場合には、分周回路３からの出力信号は１つでもよく、
その信号を切り換え回路８を介さず監視タイマ７に直接
入力することにより同様の効果を奏する。
異なった周期の信号とし、そのうちどちらか一方を切り
換え回路８で選択することにより監視タイマ７がオーバ
ーフロー信号を出力するまでの時間を変化させていた
が、分周回路３の適当なタップから３種類以上の異なっ
た周期の信号を取出して、切り換え回路８でいずれか一
つの信号を切換え選択して監視タイマ７に入力するよう
に構成すれば監視タイマ７のオーバーフロー信号を出力
するまでの時間を３種類以上変化させることが可能とな
る。以上はシステムのプログラムが暴走してから監視タ
イマ７がオーバーフロー信号を出力するまでの時間と外
付源発振回路の発振子がストップ状態から安定状態にな
るまでの時間が異なる場合について説明したが、同一の
場合には、分周回路３からの出力信号は１つでもよく、
その信号を切り換え回路８を介さず監視タイマ７に直接
入力することにより同様の効果を奏する。
以上のように、この発明によれば、プログラムの暴走
時には内部クロックと同一周期の信号に基づき監視タイ
マが動作して監視タイマ割り込み信号が作成される一
方、システムのストップ状態からの解除時には外付源発
振回路が安定するまでの時間に対応した周期をもつ信号
に基づき監視タイマが動作してシステムに内部クロック
が与えられるように構成したので、システムの暴走監視
装置においてタイマの数を減少させる効果がある。
時には内部クロックと同一周期の信号に基づき監視タイ
マが動作して監視タイマ割り込み信号が作成される一
方、システムのストップ状態からの解除時には外付源発
振回路が安定するまでの時間に対応した周期をもつ信号
に基づき監視タイマが動作してシステムに内部クロック
が与えられるように構成したので、システムの暴走監視
装置においてタイマの数を減少させる効果がある。
第１図はこの発明の一実施例による監視タイマの構成
図、第２図は従来の監視タイマの構成図である。 図において、１は発振制御フリップフロップ、2,4はNAN
D回路、３は分周回路、６は内部クロック制御フリップ
フロップ、７は監視タイマ、９はリレー回路である。 なお、各図中同一符号は同一または相当部分を示す。
図、第２図は従来の監視タイマの構成図である。 図において、１は発振制御フリップフロップ、2,4はNAN
D回路、３は分周回路、６は内部クロック制御フリップ
フロップ、７は監視タイマ、９はリレー回路である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】コンピュータシステムからの割り込み信号
とストップ命令信号とがそれぞれセット，リセット入力
端に印加される発振制御フリップフロップと、 前記発振制御フリップフロップの出力と外付源発振回路
からの信号との非論理積を求めて前記外付減発振回路に
出力するNAND回路と、 前記NAND回路の出力信号を分周する分周回路と、 前記分周回路の出力に基づき動作し、リレー回路を介し
てシステムに出力信号を印加する監視タイマと、 前記監視タイマの出力信号をセット入力端に、システム
からの前記ストップ命令信号をリセット入力端にそれぞ
れ印加される内部クロック制御フリップフロップと、 前記内部クロック制御フリップフロップの出力と前記分
周回路の出力の非論理積を求めてコンピュータシステム
の内部クロックとして出力するNAND回路とを備えたコン
ピュータシステムの暴走監視装置。 - 【請求項２】前記分周回路が周期の異なる複数の信号を
出力し、この分周回路の出力のいずれかを択一的に選択
して前記監視タイマに入力する切り換え回路をさらに備
えた特許請求の範囲第１項記載のコンピュータシステム
の暴走監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62149569A JP2653654B2 (ja) | 1987-06-16 | 1987-06-16 | コンピュータシステムの暴走監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62149569A JP2653654B2 (ja) | 1987-06-16 | 1987-06-16 | コンピュータシステムの暴走監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63313247A JPS63313247A (ja) | 1988-12-21 |
| JP2653654B2 true JP2653654B2 (ja) | 1997-09-17 |
Family
ID=15478053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62149569A Expired - Fee Related JP2653654B2 (ja) | 1987-06-16 | 1987-06-16 | コンピュータシステムの暴走監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653654B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5281448B2 (ja) * | 2009-03-23 | 2013-09-04 | 富士通テン株式会社 | 電子制御装置、異常監視方法 |
| JP2014102662A (ja) | 2012-11-19 | 2014-06-05 | Nikki Co Ltd | マイクロコンピュータ暴走監視装置 |
-
1987
- 1987-06-16 JP JP62149569A patent/JP2653654B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63313247A (ja) | 1988-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676966B2 (ja) | シングルチップマイクロコンピュータ | |
| US4942559A (en) | Counter/timer circuit for a microcontroller | |
| JPS6240886B2 (ja) | ||
| JP2653654B2 (ja) | コンピュータシステムの暴走監視装置 | |
| JPH07281782A (ja) | クロック制御回路 | |
| KR960032138A (ko) | 마이크로 컴퓨터 | |
| JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
| JPH10124166A (ja) | マイクロコンピュータ | |
| JPH06231280A (ja) | マイクロコンピュータのクロック制御回路 | |
| JP2959223B2 (ja) | クロック発振器 | |
| JPH05313776A (ja) | パルス発生回路 | |
| KR900000087B1 (ko) | 병렬 동기 운전장치 | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0720963A (ja) | クロック発振器の動作制御回路 | |
| JPH0222716A (ja) | クロック制御回路 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ | |
| JPS6114548B2 (ja) | ||
| JPH0764668A (ja) | クロックジェネレータ | |
| JPS59189426A (ja) | クロツク供給制御方式 | |
| Markowitz et al. | On timing events in computer-controlled experiments | |
| JPS6337421B2 (ja) | ||
| JPH03198116A (ja) | マイクロコンピュータの発振安定回路 | |
| JPH0553797A (ja) | 計算装置 | |
| JPH036607A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |