JPH036607A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH036607A JPH036607A JP1141801A JP14180189A JPH036607A JP H036607 A JPH036607 A JP H036607A JP 1141801 A JP1141801 A JP 1141801A JP 14180189 A JP14180189 A JP 14180189A JP H036607 A JPH036607 A JP H036607A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- cpu
- clock
- oscillation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 description 50
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 18
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、更に詳述すれば
クロック信号に基づきプログラムを実行するＣＰＵを起
動する場合に時間遅れがないマイクロコンピュータを提
案するものである。
クロック信号に基づきプログラムを実行するＣＰＵを起
動する場合に時間遅れがないマイクロコンピュータを提
案するものである。
第２図は従来のマイクロコンピュータの一例を示すブロ
ック図である。割込要求源ｌの割込要求信号は割込要求
信号線５を介して、ＣＰＵ ２へ与えられる。ＣＰＵ
２は発振制御線６を介して発振の開始又は停止を指令す
る発振制御信号を、源クロック発振回路３０を備えるク
ロック信号発生ブロック３及び切換スイッチ４０とカウ
ンタ４１とを備えるクロック信号制御ブロック４に与え
る。クロック信号発生ブロック３が出力するクロック信
号は前記カウンタ４１及び切換スイッチ４０の一方の固
定接点４０ａに与えられる。切換スイッチ４０の可動接
点４０ｃは、カウンタ４１が所定のカウント数をカウン
トした場合に一方の固定設定４０ａ側に切り換わる。ま
たＣＰＩＪ ２からの発振の停止を指令する発振制御信
号により他方の固定接点４０ｂ側に切り換わるようにな
っている。また他方の固定接点４０ｂには“Ｈ”レベル
の信号が与えられている。前記クロック信号発生ブロッ
ク３からのクロック信号または″Ｈ″レベルの信号は切
換スイッチ４０及びクロック信号人力線８を介してＣＰ
Ｕ ２へ与えられる。
ック図である。割込要求源ｌの割込要求信号は割込要求
信号線５を介して、ＣＰＵ ２へ与えられる。ＣＰＵ
２は発振制御線６を介して発振の開始又は停止を指令す
る発振制御信号を、源クロック発振回路３０を備えるク
ロック信号発生ブロック３及び切換スイッチ４０とカウ
ンタ４１とを備えるクロック信号制御ブロック４に与え
る。クロック信号発生ブロック３が出力するクロック信
号は前記カウンタ４１及び切換スイッチ４０の一方の固
定接点４０ａに与えられる。切換スイッチ４０の可動接
点４０ｃは、カウンタ４１が所定のカウント数をカウン
トした場合に一方の固定設定４０ａ側に切り換わる。ま
たＣＰＩＪ ２からの発振の停止を指令する発振制御信
号により他方の固定接点４０ｂ側に切り換わるようにな
っている。また他方の固定接点４０ｂには“Ｈ”レベル
の信号が与えられている。前記クロック信号発生ブロッ
ク３からのクロック信号または″Ｈ″レベルの信号は切
換スイッチ４０及びクロック信号人力線８を介してＣＰ
Ｕ ２へ与えられる。
次にこのマイクロコンピュータの動作を説明する。
ＣＰＵ ２がストップ命令を実行するとき、ＣＰＵ ２
から発振制御線６を介してクロック信号発生ブロック３
及びクロック信号制御ブロック４へ発振の停止を指令す
る発振制御信号を与える。そうするとクロック信号発生
ブロック３の源クロック発振回路３０が発振を停止し、
また、クロック信号制御ブロック４に備えている切換ス
イッチ４０の可動接点４０ｃが固定接点４０Ｂ側に切り
換わって、クロック信号をＣＰｔ１２へ入力せず、ｃｐ
ｕクロック信号入力線８を”Ｈ″レベル保持する。これ
により、ＣＰＵ ２の動作が停止する。その停止状態に
おいて、割込要求源１が割込要求信号を出力すると、要
求信号線５を介してＣＰＵ ２に割込要求信号が与えら
れ、ＣＰＵ ２は発振制御線６を介してクロック信号発
生ブロック３及びクロック信号制御ブロック４に発振の
開始を指令する発振制御信号を与える。
から発振制御線６を介してクロック信号発生ブロック３
及びクロック信号制御ブロック４へ発振の停止を指令す
る発振制御信号を与える。そうするとクロック信号発生
ブロック３の源クロック発振回路３０が発振を停止し、
また、クロック信号制御ブロック４に備えている切換ス
イッチ４０の可動接点４０ｃが固定接点４０Ｂ側に切り
換わって、クロック信号をＣＰｔ１２へ入力せず、ｃｐ
ｕクロック信号入力線８を”Ｈ″レベル保持する。これ
により、ＣＰＵ ２の動作が停止する。その停止状態に
おいて、割込要求源１が割込要求信号を出力すると、要
求信号線５を介してＣＰＵ ２に割込要求信号が与えら
れ、ＣＰＵ ２は発振制御線６を介してクロック信号発
生ブロック３及びクロック信号制御ブロック４に発振の
開始を指令する発振制御信号を与える。
これにしたがって、クロック信号発生ブロック３の源ク
ロンク発振回路３０が発振を開始し、クロック信号出力
線７にクロック信号を出力する。そうするとクロック信
号制御ブロック４のカウンタ４１は入力された発振制御
信号によって動作し、クロック信号発生ブロック３から
のクロック信号をカウントし、そのカラン１−敗が所定
値に達すると、切換スイッチ４０の可動接点４０ｃを固
定接点４０ａ側へ切り換えて、クロック信号入力線８に
クロック信号発生ブロック３からのクロック信号を与え
て、ＣＰＵ ２を再起動させる。このようにして、マイ
クロコンピュータは、その非動作時には源クロック発振
回路３０の動作を停止させることにより消費電力を低減
させ、発振を開始した場合は、その発振動作が安定する
まではクロック信号をＣＰＵ ２へ与えないようにして
、ＣＰＵ ２の起動を停止させて発振開始時におけるｃ
ｐｕ２の誤動作を防止している。
ロンク発振回路３０が発振を開始し、クロック信号出力
線７にクロック信号を出力する。そうするとクロック信
号制御ブロック４のカウンタ４１は入力された発振制御
信号によって動作し、クロック信号発生ブロック３から
のクロック信号をカウントし、そのカラン１−敗が所定
値に達すると、切換スイッチ４０の可動接点４０ｃを固
定接点４０ａ側へ切り換えて、クロック信号入力線８に
クロック信号発生ブロック３からのクロック信号を与え
て、ＣＰＵ ２を再起動させる。このようにして、マイ
クロコンピュータは、その非動作時には源クロック発振
回路３０の動作を停止させることにより消費電力を低減
させ、発振を開始した場合は、その発振動作が安定する
まではクロック信号をＣＰＵ ２へ与えないようにして
、ＣＰＵ ２の起動を停止させて発振開始時におけるｃ
ｐｕ２の誤動作を防止している。
前述したように、ＣＰＵ ２にクロック信号を与える場
合は、源クロック発振回路３０が発振動作を開始してか
らＣＰ［Ｉ ２が起動するまでに時間遅れがあり、また
クロック信号を所定数カウントするカウンタを多段で構
成する必要があって、この部分のハードウェアが大型化
するという問題がある。
合は、源クロック発振回路３０が発振動作を開始してか
らＣＰ［Ｉ ２が起動するまでに時間遅れがあり、また
クロック信号を所定数カウントするカウンタを多段で構
成する必要があって、この部分のハードウェアが大型化
するという問題がある。
本発明は斯かる問題に鑑み、時間遅れなく ｃｐｕを起
動し得るとともに、クロック信号をカウントする部分の
ハードウェアが大型化しないマイクロコンピュータを提
供することを目的とする。
動し得るとともに、クロック信号をカウントする部分の
ハードウェアが大型化しないマイクロコンピュータを提
供することを目的とする。
本発明に係るマイクロコンピュータは、ｃｐｕ ニ与え
るクロック信号を分周する分周手段と、この分周手段の
分周クロックまたはクロック信号を選択してＣＰＵへ当
てえる切換手段とを設け、ＣＰＵの起動時は分周クロッ
クをＣＰＵへ与える構成にする。
るクロック信号を分周する分周手段と、この分周手段の
分周クロックまたはクロック信号を選択してＣＰＵへ当
てえる切換手段とを設け、ＣＰＵの起動時は分周クロッ
クをＣＰＵへ与える構成にする。
本発明のマイクロコンピュータにおける分周手段は、Ｃ
ＰＵに与えるクロック信号を分周する。切換手段は、ク
ロック信号又は分周手段の分周クロックを選択し、ＣＰ
Ｕの起動時は分周クロックをＣＰＵへ与え、ＣＰＵの起
動後はクロック信号をＣＰｕへ与える。
ＰＵに与えるクロック信号を分周する。切換手段は、ク
ロック信号又は分周手段の分周クロックを選択し、ＣＰ
Ｕの起動時は分周クロックをＣＰＵへ与え、ＣＰＵの起
動後はクロック信号をＣＰｕへ与える。
これによりＣＰＵの起動が早くなる。またクロック信号
をカウントするカウンタが不要になる。
をカウントするカウンタが不要になる。
Ｃ実施例〕
以下本発明をその実施例を示す図面によって詳述する。
第１図は本発明に係るマイクロコンピュータのブロック
図である。割込要求源１の割込要求信号は割込要求線５
を介してＣＰＵ ２へ与えられる。ＣＰＵ２が出力する
、発振の開始又は停止を指令する発振制御信号は、発振
制御線６を介してクロック信号発生プロ・７り３へ与え
られる。クロック信号発生ブロック４に備えている源ク
ロック発振回路３０の発振出力たるクロック信号は、ク
ロック信号出力線７を介してクロック信号制御ブロック
１４に備えている切換スイッチ１４０の一方の固定接点
１４０ａ及び１／８分周する分周器１４１に与えられる
。分周器１４１が出力する分周クロックは他方の固定接
点１４０ｂに与えられる。切換スイッチ１４０は可動接
点１４０Ｃを固定接点１４０ａ又は１４０ｂ側に切り換
えて、クロック信号発生ブロック３からのクロック信号
または分周器１４１の分周クロックを選択し、それをク
ロック信号入力線８を介してＣＰＵ ２へ与えるように
なっている。またＣＰＵ２からクロック信号制御ブロッ
ク１４に分周クロックを選択させるべく指令する分周ク
ロック選択信号がクロック信号制御線９を介してクロッ
ク信号制御ブロック１４へ与えられる。クロック信号制
御ブロック１４に分周クロック選択信号が与えられると
切換スイッチ１４０はその可動接点１４０ｃを、他方の
固定接点１４０ｂ側に切り換えるようになっている。
図である。割込要求源１の割込要求信号は割込要求線５
を介してＣＰＵ ２へ与えられる。ＣＰＵ２が出力する
、発振の開始又は停止を指令する発振制御信号は、発振
制御線６を介してクロック信号発生プロ・７り３へ与え
られる。クロック信号発生ブロック４に備えている源ク
ロック発振回路３０の発振出力たるクロック信号は、ク
ロック信号出力線７を介してクロック信号制御ブロック
１４に備えている切換スイッチ１４０の一方の固定接点
１４０ａ及び１／８分周する分周器１４１に与えられる
。分周器１４１が出力する分周クロックは他方の固定接
点１４０ｂに与えられる。切換スイッチ１４０は可動接
点１４０Ｃを固定接点１４０ａ又は１４０ｂ側に切り換
えて、クロック信号発生ブロック３からのクロック信号
または分周器１４１の分周クロックを選択し、それをク
ロック信号入力線８を介してＣＰＵ ２へ与えるように
なっている。またＣＰＵ２からクロック信号制御ブロッ
ク１４に分周クロックを選択させるべく指令する分周ク
ロック選択信号がクロック信号制御線９を介してクロッ
ク信号制御ブロック１４へ与えられる。クロック信号制
御ブロック１４に分周クロック選択信号が与えられると
切換スイッチ１４０はその可動接点１４０ｃを、他方の
固定接点１４０ｂ側に切り換えるようになっている。
次にこのように構成したマイクロコンピュータの動作を
説明する。いま、ＣＰ［Ｉ ２がストップ命令を実行す
るときは、ＣＰＵ ２から発振制御線６を介して発振を
停止すべく指令する発振制御信号をクロック信号発生ブ
ロック３へ与えるとともに、ＣＰＵ２からクロック信号
制御線９を介してクロック信号制御ブロック１４へ分周
クロック選択信号を与える。そうすると、クロック信号
発生ブロック３内の源クロック発振回路３０は発振を停
止する。一方、クロック信号制御ブロック１４内の切換
スイッチ１４０は可動接点１４０ｃを他方の固定接点１
４０ｂ側に切り換える。それによりクロック信号出力線
７から与えられたクロック信号を１／８分周した分周ク
ロックをクロック信号人力ｌｖ！８を介してＣＰＵ ２
へ与え得る状態になる。このような切換状態によりクロ
ック信号入力線８にはクロック信号が与えられなくなり
、ＣＰＵ ２の動作が停止する。
説明する。いま、ＣＰ［Ｉ ２がストップ命令を実行す
るときは、ＣＰＵ ２から発振制御線６を介して発振を
停止すべく指令する発振制御信号をクロック信号発生ブ
ロック３へ与えるとともに、ＣＰＵ２からクロック信号
制御線９を介してクロック信号制御ブロック１４へ分周
クロック選択信号を与える。そうすると、クロック信号
発生ブロック３内の源クロック発振回路３０は発振を停
止する。一方、クロック信号制御ブロック１４内の切換
スイッチ１４０は可動接点１４０ｃを他方の固定接点１
４０ｂ側に切り換える。それによりクロック信号出力線
７から与えられたクロック信号を１／８分周した分周ク
ロックをクロック信号人力ｌｖ！８を介してＣＰＵ ２
へ与え得る状態になる。このような切換状態によりクロ
ック信号入力線８にはクロック信号が与えられなくなり
、ＣＰＵ ２の動作が停止する。
さて、このようなＣＰＵ ２の動作停止状態において割
込要求＃１が割込要求信号を出力すると、割込要求信号
線５を介してＣＰＵ ２に割込要求信号が与えられ、Ｃ
ＰＵ ２は発振制御綿６を介してクロ。
込要求＃１が割込要求信号を出力すると、割込要求信号
線５を介してＣＰＵ ２に割込要求信号が与えられ、Ｃ
ＰＵ ２は発振制御綿６を介してクロ。
り信号発生ブロック３に発振を開始すべき指令の発振制
御信号を与え、源クロック信号発振回路３０は発振動作
を開始する。そして、源クロック（３号発振回路３０が
出力するクロック信号がクロック信号出力線７に与えら
れて、クロック信号制御ブロック１４内の分周器１４１
へ与えられる。そうすると分周器１４１は与えられたク
ロック信号を１７８分周し、その分周クロ、りをクロッ
ク信号入力線８を介してＣＰＵ ２に与え、それによっ
てＣＰＵ ２が直ちに再起動する。
御信号を与え、源クロック信号発振回路３０は発振動作
を開始する。そして、源クロック（３号発振回路３０が
出力するクロック信号がクロック信号出力線７に与えら
れて、クロック信号制御ブロック１４内の分周器１４１
へ与えられる。そうすると分周器１４１は与えられたク
ロック信号を１７８分周し、その分周クロ、りをクロッ
ク信号入力線８を介してＣＰＵ ２に与え、それによっ
てＣＰＵ ２が直ちに再起動する。
このように分周クロックをＣＰＵ ２に与えた時点では
、ＣＰＵ ２の処理速度はクロック信号を与えていると
きに比べて１’／８の遅い速度で処理動作を開始し、時
間遅れなくＣＰＵ２が再起動することになる。そして、
ＣＰＩＩ ２が、再起動した後に源クロック発振回路３
０の発振動作が安定した時点で、ＣＰＵ２からクロック
信号制御ブロック１４へ与えている分周クロック選択信
号を消滅させる。そうすると切換スイッチ１４０の可動
接点１４０ｃ’＋ｊ固定接点１４０ａ側に切り換わって
、クロック信号発生部３からのクロック信号をＣＰＵ
２へ与えることになる。それによりＣＰｊｌ ２の処理
速度はクロック信号による８倍の速度に復帰する。つま
り、ＣＰＵ２の起動時にはクロック信号より極めて低い
周波数の分周クロ７クをＣＰＵ２に与えるから、源クロ
ック信号発生部路３０の発振動作の不安定によりクロッ
ク信号に異常波形が含まれても、分周クロックはその影
響をうけず、ＣＰＵ ２は低速度で誤動作せずに処理動
作することになる。そして、源クロック信号発振回路３
０の発振動作を始めた直後から、時間遅れな（ＣＰＵ２
を再起動できることになる。そして、発振動作が安定し
た後は、クロック信号をＣＰＵ ２に与えて高速の処理
動作に復帰させることになる。
、ＣＰＵ ２の処理速度はクロック信号を与えていると
きに比べて１’／８の遅い速度で処理動作を開始し、時
間遅れなくＣＰＵ２が再起動することになる。そして、
ＣＰＩＩ ２が、再起動した後に源クロック発振回路３
０の発振動作が安定した時点で、ＣＰＵ２からクロック
信号制御ブロック１４へ与えている分周クロック選択信
号を消滅させる。そうすると切換スイッチ１４０の可動
接点１４０ｃ’＋ｊ固定接点１４０ａ側に切り換わって
、クロック信号発生部３からのクロック信号をＣＰＵ
２へ与えることになる。それによりＣＰｊｌ ２の処理
速度はクロック信号による８倍の速度に復帰する。つま
り、ＣＰＵ２の起動時にはクロック信号より極めて低い
周波数の分周クロ７クをＣＰＵ２に与えるから、源クロ
ック信号発生部路３０の発振動作の不安定によりクロッ
ク信号に異常波形が含まれても、分周クロックはその影
響をうけず、ＣＰＵ ２は低速度で誤動作せずに処理動
作することになる。そして、源クロック信号発振回路３
０の発振動作を始めた直後から、時間遅れな（ＣＰＵ２
を再起動できることになる。そして、発振動作が安定し
た後は、クロック信号をＣＰＵ ２に与えて高速の処理
動作に復帰させることになる。
本実施例ではクロック信号制御ブロック１４に、クロッ
ク信号発生ブロック３が出力するクロック信号を与えて
いるが、源クロック発振回路３０が出力するクロック信
号を直接与えてもよい。また、分周クロックを選択すべ
き分１周クロック選択信号をＣＰＵ ２からクロック信
号制御ブロック１４へ与えるようにしたが、発振動作が
安定するまでの時間を計時するタイマを別に設けてその
タイマが限時に達した時の信号をクロック信号制御ブロ
ック１４へ与えるようにしてもよい。更に、ストップ命
令を実行する場合に分周クロック選択信号を出力させて
切換スイッチ１４０を切り換えたが、ＣＰＵ ２を起動
させる場合に、ＣＰＵ ２に与えるクロック信号を分周
するようにしてもよい。
ク信号発生ブロック３が出力するクロック信号を与えて
いるが、源クロック発振回路３０が出力するクロック信
号を直接与えてもよい。また、分周クロックを選択すべ
き分１周クロック選択信号をＣＰＵ ２からクロック信
号制御ブロック１４へ与えるようにしたが、発振動作が
安定するまでの時間を計時するタイマを別に設けてその
タイマが限時に達した時の信号をクロック信号制御ブロ
ック１４へ与えるようにしてもよい。更に、ストップ命
令を実行する場合に分周クロック選択信号を出力させて
切換スイッチ１４０を切り換えたが、ＣＰＵ ２を起動
させる場合に、ＣＰＵ ２に与えるクロック信号を分周
するようにしてもよい。
なお、分周器１４１における分周比は一例であって１７
８に限定するものではない。更に、本実施例ではストッ
プ命令を実行する場合に、ＣＰＩＪ ２から発振制御信
号を出力しているが、周辺回路にその機能を備えしめて
、その周辺回路に対してＣＰＵ ２が起動をかけるよう
にすれば、源クロック信号発振回路３０の発振動作を前
述したと同様に停止させることができる。
８に限定するものではない。更に、本実施例ではストッ
プ命令を実行する場合に、ＣＰＩＪ ２から発振制御信
号を出力しているが、周辺回路にその機能を備えしめて
、その周辺回路に対してＣＰＵ ２が起動をかけるよう
にすれば、源クロック信号発振回路３０の発振動作を前
述したと同様に停止させることができる。
以上詳述したように、本発明はマイクロコンピュータの
ＣＰＵを起動させるときには、ＣＰＵに与えるクロック
信号を分周した分周クロックをＣＰ［Ｉに与えるように
したから、源クリック信号発振回路の発振開始直後から
ｃｐｕを誤動作させずに起動することができる。そのた
め、発振動作が安定するまで、ＣＰＵが起動せず時間遅
れが生じるという不都合が解消する。また、クロック信
号をカウントるための多段のカウンタが不要になり、そ
の部分のハードウェアを小型化できるマイクロコンピュ
ータを提供できる優れた効果を奏する。
ＣＰＵを起動させるときには、ＣＰＵに与えるクロック
信号を分周した分周クロックをＣＰ［Ｉに与えるように
したから、源クリック信号発振回路の発振開始直後から
ｃｐｕを誤動作させずに起動することができる。そのた
め、発振動作が安定するまで、ＣＰＵが起動せず時間遅
れが生じるという不都合が解消する。また、クロック信
号をカウントるための多段のカウンタが不要になり、そ
の部分のハードウェアを小型化できるマイクロコンピュ
ータを提供できる優れた効果を奏する。
第１図は本発明に係るマイクロコンピュータのブロック
図、第２図は従来のマイクロコンピュータのブロック図
である。 １・・・割込要求源 ２・・・ＣＰＵ ３・・・クロ
ック信号発生ブロック ４・・・クロック信号制御ブロ
ック６・・・発振制御線 ７・・・クロック信号出力線
８・・・クロック信号入力線 ９・・・クロック信号
制御線なお、図中、同一符号は同一、又は相当部分を示
す。
図、第２図は従来のマイクロコンピュータのブロック図
である。 １・・・割込要求源 ２・・・ＣＰＵ ３・・・クロ
ック信号発生ブロック ４・・・クロック信号制御ブロ
ック６・・・発振制御線 ７・・・クロック信号出力線
８・・・クロック信号入力線 ９・・・クロック信号
制御線なお、図中、同一符号は同一、又は相当部分を示
す。
Claims (1)
- （１）クロック信号に基づきＣＰＵがプログラムを実行
するマイクロコンピュータにおいて、 前記クロック信号を分周する分周手段と、 該分周手段の分周クロック又は前記クロック信号を選択
して前記ＣＰＵへ与える切換手段とを備え、ＣＰＵの起
動時は前記分周クロックを与える構成としてあることを
特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141801A JPH036607A (ja) | 1989-06-02 | 1989-06-02 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141801A JPH036607A (ja) | 1989-06-02 | 1989-06-02 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036607A true JPH036607A (ja) | 1991-01-14 |
Family
ID=15300453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141801A Pending JPH036607A (ja) | 1989-06-02 | 1989-06-02 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8028914B2 (en) | 2006-01-17 | 2011-10-04 | Shiseido Co., Ltd. | Laminated material having recorded information thereon, article to which the same is affixed, information reading method, and information reading apparatus |
-
1989
- 1989-06-02 JP JP1141801A patent/JPH036607A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8028914B2 (en) | 2006-01-17 | 2011-10-04 | Shiseido Co., Ltd. | Laminated material having recorded information thereon, article to which the same is affixed, information reading method, and information reading apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676966B2 (ja) | シングルチップマイクロコンピュータ | |
| KR100301720B1 (ko) | 클록제어장치 및 방법 | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| JP3460736B2 (ja) | クロック制御回路 | |
| US7293185B2 (en) | Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock | |
| JPH036607A (ja) | マイクロコンピュータ | |
| KR100386720B1 (ko) | 마이크로 컴퓨터 | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0720964A (ja) | 消費電力セービング回路及びその制御方法 | |
| CN109753313B (zh) | 一种用于唤醒处理器的装置和方法 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| US5594895A (en) | Method and apparatus for switching between clock generators only when activity on a bus can be stopped | |
| US5737212A (en) | Flag setting circuit for microcontroller | |
| JPS61109126A (ja) | １チップマイクロコンピュ−タ | |
| JP2653654B2 (ja) | コンピュータシステムの暴走監視装置 | |
| CN109683975B (zh) | 一种用于唤醒处理器的电路和方法 | |
| JPH11143574A (ja) | クロック発生回路およびクロック発生方法 | |
| JPS61122733A (ja) | マイクロプロセツサ装置 | |
| JPH0222716A (ja) | クロック制御回路 | |
| KR100278272B1 (ko) | 전력제어시스템 | |
| JPH06259164A (ja) | クロック信号生成集積回路 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JPS6370321A (ja) | マイクロプロセツサ | |
| JPH049336B2 (ja) |