KR100386720B1 - 마이크로 컴퓨터 - Google Patents

마이크로 컴퓨터 Download PDF

Info

Publication number
KR100386720B1
KR100386720B1 KR10-2000-0027363A KR20000027363A KR100386720B1 KR 100386720 B1 KR100386720 B1 KR 100386720B1 KR 20000027363 A KR20000027363 A KR 20000027363A KR 100386720 B1 KR100386720 B1 KR 100386720B1
Authority
KR
South Korea
Prior art keywords
oscillation
clock
cpu
clock signal
generation circuit
Prior art date
Application number
KR10-2000-0027363A
Other languages
English (en)
Other versions
KR20010049380A (ko
Inventor
구보겐지
Original Assignee
미쓰비시 덴키 시스템 엘에스아이 디자인 가부시키가이샤
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 덴키 시스템 엘에스아이 디자인 가부시키가이샤, 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시 덴키 시스템 엘에스아이 디자인 가부시키가이샤
Publication of KR20010049380A publication Critical patent/KR20010049380A/ko
Application granted granted Critical
Publication of KR100386720B1 publication Critical patent/KR100386720B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Retry When Errors Occur (AREA)
  • Debugging And Monitoring (AREA)

Abstract

CPU(1)가 오동작(誤動作)하여 레지스터(4)와 레지스터(5)의 쌍방에 제어값 "1"을 저장하면, 메인 클럭 발생 회로(7)와 서브 클럭 발생 회로(8)의 쌍방이 클럭 신호의 발진을 정지하여 시스템이 데드 록(dead lock) 상태에 빠지는 등의 과제가 있었다.
전환 스위치(19)가 선택하고 있는 클럭 신호를 발진하는 클럭 발진원에 대하여, CPU(11)로부터 클럭 신호의 발진 정지 지령을 수신하면, 부정한 정지 처리의 발생을 검출하여 인터럽션 신호를 CPU(11)에 출력한다.

Description

마이크로 컴퓨터{MICROCOMPUTER}
본 발명은 복수의 클럭 발진원을 내장하는 마이크로 컴퓨터에 관한 것이다.
근래의 기기 조립형 마이크로 컴퓨터에 있어서는, 복수의 클럭 발진원을 내장하고 있고, 용도나 사용되는 장소에 따라 가장 적절한 클럭 발진원을 선택하여 동작하는 것이 일반적으로 되어 있다.
예컨대, 주된 동작에서는 ㎒ 주파수대의 고속인 클럭 신호를 사용하는 한편, 사용 정지 상태(슬립(sleep) 상태)에서는 32㎑ 시계용 주파수대의 저속인 클럭 신호를 사용함과 동시에, 고속인 클럭 신호를 발진하는 클럭 발진원을 정지하여 저소비 전력을 실현한다.
도 7은 종래의 마이크로 컴퓨터를 나타내는 구성도로서, 도면에 있어, 참조부호(1)는 마이크로 컴퓨터의 CPU, 참조부호(2)는 CPU(1)와 시스템 클럭으로서 클럭 신호를 생성하는 클럭 발생 회로(3)를 접속하는 버스, 참조부호(4)는 메인 클럭 발생 회로(7)의 발진 상태를 제어하는 제어값을 저장하는 레지스터, 참조부호(5)는서브 클럭 발생 회로(8)의 발진 상태를 제어하는 제어값을 저장하는 레지스터, 참조부호(6)는 전환 스위치(9)를 제어하여 2개의 접속처, 즉 2개의 입력 단자를 전환하여 그 중 하나를 출력 단자에 접속하는 제어값을 저장하는 레지스터이다.
메인 클럭 발생 회로(7)는 ㎒ 주파수대의 고속인 클럭 신호 즉 메인 클럭 신호를 발진하고, 서브 클럭 발생 회로(8)는 메인 클럭 발생 회로(7)보다 저속인 클럭 신호 즉 서브 클럭 신호를 발진한다. 또한, 전환 스위치(9)는 입력 단자(9a)를 거쳐서 인가되는 메인 클럭 발생 회로(7)로부터의 고속인 클럭 신호 또는 입력 단자(9b)를 거쳐서 인가되는 서브 클럭 발생 회로(8)로부터의 저속인 클럭 신호를 선택하여 CPU(1) 등에 출력 단자(9c)를 거쳐서 출력한다.
다음으로 동작에 대하여 설명한다.
CPU(1)는 고속인 동작을 실현해야 할 필요가 있는 경우에는, 메인 클럭 발생 회로(7)가 발진하는 클럭 신호를 사용하기 위해, 레지스터(4)에 제어값 "0"을 저장하고, 레지스터(5)에 제어값 "1"을 저장한다. 또한, 레지스터(6)에는 제어값 "1"을 저장한다.
이에 따라, 메인 클럭 발생 회로(7)는 클럭 신호를 발진하는 한편, 서브 클럭 발생 회로(8)는 클럭 신호의 발진을 정지한다. 또한, 전환 스위치(9)는 출력 단자(9c)를 입력 단자(9a)측에 접속하고, 메인 클럭 발생 회로(7)가 발진하는 클럭 신호를 시스템 클럭으로서 CPU(1) 등에 출력한다.
한편, CPU(1)는 슬립 상태를 유지하는 등의 경우에는, 전력의 소비를 저감화하기 위해, 서브 클럭 발생 회로(8)가 발진하는 클럭 신호를 사용하고, 메인 클럭발생 회로(7)의 발진을 정지하도록 한다. 이 경우, CPU(1)는 레지스터(4)에 제어값 "1"을 저장하고, 레지스터(5)에 제어값 "0"을 저장한다. 또한, 레지스터(6)에는 제어값 "0"을 저장한다.
이에 따라, 서브 클럭 발생 회로(8)는 클럭 신호의 발진을 개시하고, 메인 클럭 발생 회로(7)는 클럭 신호의 발진을 정지한다. 또한, 전환 스위치(9)는 출력 단자(9c)를 입력 단자(9b)측에 접속하고, 서브 클럭 발생 회로(8)가 발진하는 클럭 신호를 시스템 클럭으로서 CPU(1) 등에 출력한다.
종래의 마이크로 컴퓨터는 이상과 같이 구성되어 있으므로, 용도나 사용되는 장소에 따라 가장 적절한 클럭 신호를 선택하여 동작할 수 있지만, CPU(1)가 오동작하여 레지스터(4)와 레지스터(5)의 쌍방에 제어값 "1"을 저장하면, 메인 클럭 발생 회로(7)와 서브 클럭 발생 회로(8)의 쌍방이 클럭 신호의 발진을 정지하여, 시스템이 데드 록 상태에 빠지는 문제점이 있었다. 여기서, 데드 록 상태란, 전원의 차단 또는 시스템에 대한 리셋 이외에는 시스템이 복귀할 수 없게 되는 록 상태를 말한다. 따라서, 제어가 록되어 복귀할 수 없는 데드 록 상태는 마이크로 컴퓨터를 구비한 시스템에는 치명적으로 될 수 있다.
또, 시스템이 데드 록 상태에 빠지는 것을 방지하기 위해서, 선택중인 클럭 발진원에 대한 클럭 신호의 발진 정지 지령을 수신하더라도, 그 발진 정지 지령을 무시하고, 클럭 신호의 발진을 계속하게 하는 기술이 일본 특허 공개 공보 평성제3-231319호에 개시되어 있다. 그러나, 이것만으로는, CPU는 자기의 오동작을 인식할 수가 없기 때문에, 오동작 발생 원인을 제거하는 등의 회복 처리를 실시할 수 없고, 또한 이상(異常)한 상태에 빠질 가능성이 있다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, CPU의 오동작에 대한 회복 처리를 실시할 수 있는 마이크로 컴퓨터를 얻는 것을 목적으로 한다.
본 발명에 관한 마이크로 컴퓨터는 선택된 클럭 신호의 발진을 정지시키는 발진 정지 지령을 상기 CPU로부터 수신하면, 상기 CPU가 부정한 정지 지령을 발신했음을 검출하는 부정 검출 수단을 마련한 것이다.
본 발명에 관한 마이크로 컴퓨터는 부정한 정지 처리의 발생을 검출하면 CPU에 대하여 인터럽션 신호를 출력하도록 한 것이다.
본 발명에 관한 마이크로 컴퓨터는 선택 수단에 의해 선택된 클럭 신호의 발진을 감시하고, 그 클럭 신호의 발진 정지를 검출하는 발진 정지 검출 수단을 마련한 것이다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
도 1은 본 발명의 실시예 1에 의한 마이크로 컴퓨터를 도시하는 구성도,
도 2는 클럭 발생 회로(13)의 상태 천이를 나타내는 상태 천이도,
도 3은 본 발명의 실시예 2에 의한 마이크로 컴퓨터를 도시하는 구성도,
도 4는 본 발명의 실시예 4에 의한 마이크로 컴퓨터를 도시하는 구성도,
도 5는 본 발명의 실시예 5에 의한 마이크로 컴퓨터를 도시하는 구성도,
도 6은 클럭 발생 회로(13)의 상태 천이를 도시하는 상태 천이도,
도 7은 종래의 마이크로 컴퓨터를 도시하는 구성도.
도면의 주요 부분에 대한 부호의 설명
11 : CPU 12 : 버스
13 : 클럭 발생 회로 14, 15, 16 : 레지스터
17 : 메인 클럭 발생 회로(클럭 발진원)
18 : 서브 클럭 발생 회로(클럭 발진원)
19 : 전환 스위치(선택 수단) 19a, 19b : 입력 단자
19c : 출력 단자
20, 21 : 논리 게이트 (발진 정지 수단)
22, 23 : 논리 게이트(부정 검출 수단)
31 : 발진 정지 검출 회로(발진 정지 검출 수단)
32 : 논리 게이트(발진 정지 검출 수단)
이하, 본 발명의 실시예에 대하여 도면을 참조하여 구체적으로 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 마이크로 컴퓨터를 도시하는 구성도로서, 도면에 있어, 참조부호(11)는 마이크로 컴퓨터의 CPU, 참조부호(12)는 CPU(11)와 시스템 클럭으로서 클럭 신호를 생성하는 클럭 발생 회로(13)를 접속하는 버스, 참조부호(14)는 메인 클럭 발생 회로(17)의 발진 상태를 제어하는 제어값을 저장하는 레지스터, 참조부호(15)는 서브 클럭 발생 회로(18)의 발진 상태를 제어하는 제어값을 저장하는 레지스터, 참조부호(16)는 CPU(11)가 출력하는 선택 지령에 대응하는 전환 스위치(선택 수단)(19)가 2개의 접속처 즉 2개의 입력 단자를 전환하여 그 한쪽을 출력 단자에 접속하도록 제어하기 위한 제어값을 저장하는 레지스터이다.
본 실시예에 따르면, 마이크로 컴퓨터는 2개의 클럭 발진원, 즉 ㎒ 주파수대의 고속인 클럭 신호를 발진하는 메인 클럭 발생 회로(17)와, 메인 클럭 발생 회로(17)보다 저주파인 클럭 신호를 발진하는 링 발진기 등의 서브 클럭 발생 회로(18)를 구비하고 있다. 또, 3개 이상의 클럭 발진원을 구비하고 있더라도 무방하다.
전환 스위치(19)는 레지스터(16)에 저장되어 있는 제어값에 따라서 입력 단자(19a)를 거쳐서 인가된 메인 클럭 발생 회로(17)로부터의 메인 클럭 신호 또는 입력 단자(19b)를 거쳐서 인가된 서브 클럭 발생 회로(18)로부터의 서브 클럭 신호중 어느 한쪽을 선택하여 출력 단자(19c)를 거쳐서 선택한 클럭 신호를 CPU 등에 출력한다.
참조부호(20)는 전환 스위치(19)가 서브 클럭 발생 회로(18)의 클럭 신호를선택하고 있을 때, 레지스터(14)에 제어값 "1"이 저장되면, 메인 클럭 발생 회로(17)에 대하여 클럭 신호의 발진을 정지시키는 한편, 전환 스위치(19)가 메인 클럭 발생 회로(17)의 클럭 신호를 선택하고 있을 때, 레지스터(14)에 제어값 "1"이 저장되더라도, CPU(11)가 출력하는 발진 정지 지령을 무시하는 논리 게이트이고, 참조부호(21)는 전환 스위치(19)가 메인 클럭 발생 회로(17)의 클럭 신호를 선택하고 있을 때, 레지스터(15)에 제어값 "1"이 저장되면, 서브 클럭 발생 회로(18)에 대하여 클럭 신호의 발진을 정지시키는 한편, 전환 스위치(19)가 서브 클럭 발생 회로(18)의 클럭 신호를 선택하고 있을 때, 레지스터(15)에 제어값 "1"이 저장되더라도, CPU(11)가 출력하는 발진 정지 지령을 무시하는 논리 게이트이다. 또, 논리 게이트(20, 21)로 발진 정지 수단이 구성되어 있다.
참조부호(22)는 전환 스위치(19)가 메인 클럭 발생 회로(17)의 클럭 신호를 선택하고 있을 때, 레지스터(14)에 제어값 "1"이 저장되면, CPU(11)의 부정 정지 지령의 발생을 검출하고, CPU(11)에 대하여 인터럽션 신호 INT 1을 출력하는 논리 게이트이고, 참조부호(23)는 전환 스위치(19)가 서브 클럭 발생 회로(18)의 클럭 신호를 선택하고 있을 때, 레지스터(15)에 제어값 "1"이 저장되면, CPU(11)의 부정 정지 지령의 발생을 검출하고, CPU(11)에 대하여 인터럽션 신호 INT 2를 출력하는 논리 게이트이다. 또, 논리 게이트(22, 23)로 부정 검출 수단이 구성되어 있다.
도 2는 클럭 발생 회로(13)의 상태 천이를 나타내는 상태 천이도이다.
다음으로 동작에 대하여 설명한다.
여기서는, 설명의 편의상, 클럭 발생 회로(13)가 다음과 같은 초기 상태에있는 것으로 한다.
·초기 상태
1)메인 클럭 발생 회로(17)는 발진 상태
→레지스터(14)에 저장되어 있는 제어값은 "0"
2)서브 클럭 발생 회로(18)는 발진 상태
→레지스터(15)에 저장되어 있는 제어값은 "0"
3)서브 클럭 발생 회로(18)의 클럭 신호를 선택
→레지스터(16)에 저장되어 있는 제어값은 "0"
CPU(11)는 상기한 바와 같은 초기 상태에 있어서, 고속인 동작을 실현할 필요가 발생하면, 메인 클럭 발생 회로(17)가 발진하는 클럭 신호를 사용하기 위해 메인 클럭 발생 회로(17)의 선택을 지시하는 선택 지령을 레지스터(16)에 출력하고, 레지스터(16)에 저장되어 있는 제어값을 "1"로 오버 라이트(over write)한다. 이에 따라, 전환 스위치(19)는 출력 단자(19c)의 접속처를 입력 단자(19b)로부터 입력 단자(19a)로 전환하기 때문에, 클럭 발생 회로(13)는 초기 상태로부터 메인 처리 상태 A로 이행한다. 즉, 메인 클럭 발생 회로(17)의 클럭 신호가 선택되고, 그 클럭 신호가 시스템 클럭으로서 CPU(11) 등에 출력된다.
·메인 처리 상태 A
1)메인 클럭 발생 회로(17)는 발진 상태
→레지스터(14)에 저장되어 있는 제어값은 "0"
2)서브 클럭 발생 회로(18)는 발진 상태
→레지스터(15)에 저장되어 있는 제어값은 "0"
3)메인 클럭 발생 회로(17)의 클럭 신호를 선택
→레지스터(16)에 저장되어 있는 제어값은 "1"
클럭 발생 회로(13)가 상기한 바와 같은 메인 처리 상태 A로 이행하면, CPU(11)는 메인 클럭 발생 회로(17)의 클럭 신호를 시스템 클럭으로서 사용하는데, 시스템에 있어서, 서브 클럭 발생 회로(18)의 클럭 신호를 사용하는 회로 소자 등이 존재하지 않는 경우에는, 소비 전력의 저감화를 도모하기 위해서, 서브 클럭 발생 회로(18)의 정지를 지시하는 발진 정지 지령을 레지스터(15)에 출력하고, 레지스터(15)에 저장되어 있는 제어값을 "1"로 오버 라이트한다.
이에 따라, 서브 클럭 발생 회로(18)는 클럭 신호의 발진을 정지하기 때문에, 클럭 발생 회로(13)는 메인 처리 상태 A로부터 메인 처리 상태 B로 이행한다.
·메인 처리 상태 B
1)메인 클럭 발생 회로(17)는 발진 상태
→레지스터(14)에 저장되어 있는 제어값은 "0"
2)서브 클럭 발생 회로(18)는 정지 상태
→레지스터(15)에 저장되어 있는 제어값은 "1"
3)메인 클럭 발생 회로(17)의 클럭 신호를 선택
→레지스터(16)에 저장되어 있는 제어값은 "1"
클럭 발생 회로(13)가 메인 처리 상태 B로 유지되고 있는 동안에 서브 클럭 발생 회로(18)의 클럭 신호를 사용하는 회로 소자 등이 나타난 경우에는, 혹은,CPU(11)가 슬립 상태로 이행하는 경우에는, 서브 클럭 발생 회로(18)의 발진을 재개(再開)시키기 위해서, CPU(11)는 서브 클럭 발생 회로(18)의 기동을 지시하는 지령을 레지스터(15)에 출력하고, 레지스터(15)에 저장되어 있는 제어값을 "0"으로 오버 라이트한다.
이에 따라, 서브 클럭 발생 회로(18)는 클럭 신호의 발진을 재개하기 때문에, 클럭 발생 회로(13)는 메인 처리 상태 B로부터 메인 처리 상태 A로 이행한다.
·메인 처리 상태 A
1)메인 클럭 발생 회로(17)는 발진 상태
→레지스터(14)에 저장되어 있는 제어값은 "0"
2)서브 클럭 발생 회로(18)는 발진 상태
→레지스터(15)에 저장되어 있는 제어값은 "0"
3)메인 클럭 발생 회로(17)의 클럭 신호를 선택
→레지스터(16)에 저장되어 있는 제어값은 "1"
단, 만약 클럭 발생 회로(13)가 논리 게이트(20)를 포함하고 있지 않으면, 메인 처리 상태 B에 있어서, CPU(11)가 메인 클럭 발생 회로(17)의 정지를 지시하는 발진 정지 지령을 레지스터(14)에 출력하고, 레지스터(14)에 저장되어 있는 제어값을 "1"로 오버 라이트하는 오동작이 발생하면, 종래와 같이, 메인 클럭 발생 회로(17)가 클럭 신호의 발진을 정지하여 시스템이 데드 록 상태에 빠진다. 이에 대하여, 본 실시예 1에서는 메인 클럭 발생 회로(17)의 클럭 신호가 선택되어 있을 때, 레지스터(14)에 저장되어 있는 제어값이 "1"로 오버 라이트되더라도, 논리 게이트(20)가 메인 클럭 발생 회로(17)의 발진 정지 지령을 무시하기 때문에, 메인 클럭 발생 회로(17)의 발진이 계속되어 시스템이 데드 록 상태에 빠지는 일은 없다.
이 때, 논리 게이트(22)는 상기한 바와 같은 오동작이 발생하면, 즉 전환 스위치(19)가 메인 클럭 발생 회로(17)의 클럭 신호를 선택하고 있을 때, 레지스터(14)에 제어값 "1"이 저장되면, 그 정지 처리 실행의 지령이 부정 지령임(즉 부정 정지 처리의 기동)을 검출하고, CPU(11)에 대하여 인터럽션 신호 INT 1을 출력한다. 이에 따라, CPU(11)는 자기의 동작이 이상 상태에 있는 것을 인터럽션 신호에 의해 인식하는 것이 가능하게 되고, 그 결과, 마이크 컴퓨터가 내장된 시스템 전체가 예상하지 못한 이상한 상태로 빠지지 않도록 필요한 회복 처리를 실행한 후에, 대기 또는 정지하는 등의 상태로 천이하는 것이 가능하게 된다.
CPU(11)는 상기한 바와 같은 메인 처리 상태 A로 이행한 후, 고속인 동작을 실현할 필요가 없어지면, 서브 클럭 발생 회로(18)가 발진하는 클럭 신호를 사용하기 위해서, 서브 클럭 발생 회로(18)의 선택을 지시하는 선택 지령을 레지스터(16)에 출력하고, 레지스터(16)에 저장되어 있는 제어값을 "0"으로 오버 라이트한다.
이에 따라, 전환 스위치(19)는 출력 단자(19c)의 접속처를 입력 단자(19a)로부터 입력 단자(19b)로 전환하기 때문에, 클럭 발생 회로(13)는 메인 처리 상태 A로부터 초기 상태로 이행한다. 즉, 서브 클럭 발생 회로(18)의 클럭 신호가 선택되고, 그 클럭 신호가 시스템 클럭으로서 CPU(11)등에 출력된다.
·초기 상태
1)메인 클럭 발생 회로(17)는 발진 상태
→레지스터(14)에 저장되어 있는 제어값은 "0"
2)서브 클럭 발생 회로(18)는 발진 상태
→레지스터(15)에 저장되어 있는 제어값은 "0"
3)서브 클럭 발생 회로(18)의 클럭 신호를 선택
→레지스터(16)에 저장되어 있는 제어값은 "0"
CPU(11)는 상기한 바와 같은 초기 상태로 이행하면, 서브 클럭 발생 회로(18)의 클럭 신호를 시스템 클럭으로서 사용하는데, 시스템에 있어서, 메인 클럭 발생 회로(17)의 클럭 신호를 사용하는 회로 소자 등이 존재하지 않는 경우나 슬립 상태로 이행할 경우에는, 소비 전력의 저감화를 도모하기 위해서, 메인 클럭 발생 회로(17)의 정지를 지시하는 발진 정지 지령을 레지스터(14)에 출력하고, 레지스터(14)에 저장되어 있는 제어값을 "1"로 오버 라이트한다.
이에 따라, 메인 클럭 발생 회로(17)는 클럭 신호의 발진을 정지하기 때문에, 클럭 발생 회로(13)는 초기 상태에서 저소비 전력 상태로 이행한다.
·저소비 전력 상태
1)메인 클럭 발생 회로(17)는 정지 상태
→레지스터(14)에 저장되어 있는 제어값은 "1"
2)서브 클럭 발생 회로(18)는 발진 상태
→레지스터(15)에 저장되어 있는 제어값은 "0"
3)서브 클럭 발생 회로(18)의 클럭 신호를 선택
→레지스터(16)에 저장되어 있는 제어값은 "0"
CPU(11)는 상기한 바와 같은 저소비 전력 상태에 있어서, 고속인 동작을 실현하는 등의 사정이 발생하면, 메인 클럭 발생 회로(17)의 발진을 재개시키기 위해서, 메인 클럭 발생 회로(17)의 기동을 지시하는 지령을 레지스터(14)에 출력하고, 레지스터(14)에 저장되어 있는 제어값을 "0"으로 오버 라이트한다.
이에 따라, 메인 클럭 발생 회로(17)는 클럭 신호의 발진을 재개하기 때문에, 클럭 발생 회로(13)는 저소비 전력 상태로부터 초기 상태로 이행한다.
·초기 상태
1)메인 클럭 발생 회로(17)는 발진 상태
→레지스터(14)에 저장되어 있는 제어값은 "0"
2)서브 클럭 발생 회로(18)는 발진 상태
→레지스터(15)에 저장되어 있는 제어값은 "0"
3)서브 클럭 발생 회로(18)의 클럭 신호를 선택
→레지스터(16)에 저장되어 있는 제어값은 "0"
단, 만약 클럭 발생 회로(13)가 논리 게이트(21)를 포함하지 않으면, 상기 저소비 전력 상태에 있어서, CPU(11)가 서브 클럭 발생 회로(18)의 정지를 지시하는 발진 정지 지령을 레지스터(15)에 출력하고, 레지스터(15)에 저장되어 있는 제어값을 "1"로 오버 라이트하는 오동작이 발생하면, 종래예와 같이, 서브 클럭 발생 회로(18)가 클럭 신호의 발진을 정지하여 시스템이 데드 록 상태에 빠진다. 이에 대하여, 본 실시예 1에서는, 서브 클럭 발생 회로(18)의 클럭 신호가 선택되고 있을 때, 레지스터(15)에 저장되어 있는 제어값이 "1"로 오버 라이트되더라도, 논리 게이트(21)가 서브 클럭 발생 회로(18)의 발진 정지 지령을 무시하기 때문에, 서브 클럭 발생 회로(18)의 발진이 계속되어 시스템이 데드 록 상태에 빠지는 일은 없다.
이 때, 논리 게이트(23)는 상기한 바와 같은 오동작이 발생하면, 즉 전환 스위치(19)가 서브 클럭 발생 회로(18)의 클럭 신호를 선택하고 있을 때, 레지스터(15)에 제어값 "1"이 저장되면, 그 정지 처리 실행의 지령이 부정 지령임(즉 부정 정지 처리의 기동)을 검출하고, CPU(11)에 대하여 인터럽션 신호 INT 2를 출력한다. 이에 따라, CPU(11)는 자기의 동작이 이상 상태에 있는 것을 인터럽션 신호에 의해 인식하는 것이 가능하게 되고, 그 결과, 마이크로 컴퓨터가 내장된 시스템 전체가 예상하지 못한 이상한 상태로 빠지지 않도록 필요한 회복 처리를 한 후에, 대기 또는 정지하는 등의 상태로 천이하는 것이 가능하게 된다.
이상의 설명에서 명백하듯이, 본 실시예 1에 의하면 전환 스위치(19)가 선택하고 있는 클럭 신호를 발진하는 클럭 발진원에 대하여 CPU(11)로부터 클럭 신호의 발진 정지 지령을 수신하면, 부정한 정지 처리의 발생을 검출하여 인터럽션 신호를 CPU(11)에 출력하도록 구성했기 때문에, CPU(11)가 오동작하여 부정한 정지 처리 지령을 발신했을 때에 CPU(11)에 회복 처리를 실시시킬 수 있는 효과를 나타낸다.
(실시예 2)
상기 실시예 1에서는, 논리 게이트(22, 23)가 CPU(11)의 부정 정지 지령의발생을 검출하면, CPU(11)에 대하여 인터럽션 신호 INT 1, INT 2를 출력하는 것에 대하여 나타냈는데, 도 3에 도시하는 바와 같이 논리 게이트(22, 23)가 CPU(11)의 부정 정지 지령의 발생을 검출하면, CPU(11)에 대하여 리셋 신호 RST 1, RST 2를 출력하도록 하더라도 무방하다.
이에 따라, CPU(11)가 오동작을 하여 부정 정지 지령을 발신했을 때에, CPU(11)를 리셋하여 CPU(11)의 상태를 정상 상태로 되돌릴 수 있는 효과를 얻을 수 있다.
(실시예 3)
상기 실시예 2에서는, 논리 게이트(22, 23)가 CPU(11)의 부정 정지 지령의 발생을 검출하면, CPU(11)에 대하여 리셋 신호 RST 1, RST 2를 출력하는 것에 대하여 나타냈는데, 논리 게이트(22, 23)가 CPU(11)의 부정 정지 지령의 발생을 검출하면, 마이크로 컴퓨터가 내장된 시스템 전체에 대하여 리셋 신호 RST 1, RST 2를 출력하도록 하더라도 무방하다.
이에 따라, CPU(11)가 오동작하여 부정 정지 지령을 발신했을 때에, 시스템 전체를 리셋하여 시스템 전체의 상태를 정상 상태로 되돌릴 수 있는 효과를 얻을 수 있다.
(실시예 4)
도 4는 본 발명의 실시예 4에 의한 마이크로 컴퓨터를 나타내는 구성도로서,도면에 있어, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내므로 설명을 생략한다.
참조부호(31)는 메인 클럭 발생 회로(17)의 클럭 신호의 발진을 감시하고, 그 클럭 신호의 발진 정지를 검출하는 발진 정지 검출 회로이고, 참조부호(32)는 메인 클럭 발생 회로(17)의 클럭 신호가 선택되어 있을 때, 발진 정지 검출 회로(31)가 클럭 신호의 발진 정지를 검출하면, CPU(11)에 대하여 인터럽션 신호를 출력하는 논리 게이트이다. 또, 발진 정지 검출 회로(31) 및 논리 게이트(32)로 발진 정지 검출 수단이 구성되어 있다.
다음으로 동작에 대하여 설명한다.
상기 실시예 1에서는, 논리 게이트(22, 23)가 CPU(11)의 부정 정지 지령의 발생을 검출하면, CPU(11)에 대하여 인터럽션 신호 INT 1, INT 2를 출력하는 것에 대하여 나타내었다. 이에 대하여, 본 실시예 4에 의하면, 클럭 발생 회로(13)가 저소비 전력 상태에 있을 때, CPU(11)가 메인 클럭 발생 회로(17)의 선택을 지시하는 오동작이 발생했을 때, CPU(11)에 대하여 인터럽션 신호를 출력한다.
즉, 클럭 발생 회로(13)가 저소비 전력 상태에 있는 경우, 메인 클럭 발생 회로(17)는 클럭 신호의 발진을 정지하고 있기 때문에, 전환 스위치(19)가 메인 클럭 발생 회로(17)의 클럭 신호를 선택하면, 시스템이 데드 록 상태에 빠지게 된다.
따라서, 본 실시예 4에서는, 발진 정지 검출 회로(31)가 상시 메인 클럭 발생 회로(17)의 클럭 신호의 발진을 감시하고, 그 클럭 신호의 발진 정지를 검출하며, 메인 클럭 발생 회로(17)가 클럭 신호의 발진을 정지하고 있을 때, CPU(11)가메인 클럭 발생 회로(17)의 선택을 지시하는 선택 지령을 출력하고, 레지스터(16)에 제어값 "1"이 저장되면, 논리 게이트(32)가 CPU(11)에 대하여 인터럽션 신호를 출력하도록 한다.
이에 따라, 상기 실시예 1과 마찬가지의 효과를 얻을 수 있다.
또, 본 실시예 4의 한 변형으로는, 메인 클럭 발생 회로(17)의 클럭 신호의 발진을 감시하고, 그 클럭 신호의 발진 정지를 검출하는 발진 정지 검출 회로(31) 대신에, 서브 클럭 발생 회로(18)의 클럭 신호의 발진을 감시하고, 그 클럭 신호의 발진 정지를 검출하는 발진 정지 검출 회로를 구비하고 있더라도 무방하다. 이 경우에는, 메인 처리 상태 B에 있어서, CPU(11)가 서브 클럭 발생 회로(18)의 선택을 지시하는 오동작이 발생하더라도, CPU(11)에 오동작에 대한 회복 처리를 실시하게 할 수 있는 효과를 얻을 수 있다.
(실시예 5)
상기 실시예 4에서는, 논리 게이트(32)가 CPU(11)의 부정한 전환 지령의 발생을 검출하면, CPU(11)에 대하여 인터럽션 신호를 출력하는 것에 대하여 나타냈는데, 도 5 및 도 6에 도시하는 바와 같이 논리 게이트(32)가 CPU(11)의 부정한 전환 지령의 발생을 검출하면, CPU(11)에 대하여 리셋 신호를 출력하도록 해도 무방하다.
이에 따라, CPU(11)가 오동작하여 부정한 전환 지령을 발신했을 때에, CPU(11)를 리셋하여 CPU(11)의 상태를 정상 상태(초기 상태)로 되돌릴 수 있는 효과를 얻을 수 있다.
(실시예 6)
상기 실시예 5에서는, 논리 게이트(32)가 CPU(11)의 부정한 전환 지령의 발생을 검출하면, CPU(11)에 대하여 리셋 신호를 출력하는 것에 대하여 나타냈는데, 논리 게이트(32)가 CPU(11)의 부정한 전환 지령의 발생을 검출하면, 마이크로 컴퓨터가 내장된 시스템 전체에 대하여 리셋 신호를 출력하도록 해도 무방하다.
이에 따라, CPU(11)가 오동작하여 부정한 전환 지령을 발신했을 때에, 시스템 전체를 리셋하여 시스템 전체의 상태를 정상 상태로 되돌릴 수 있는 효과를 얻을 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
이상과 같이, 본 발명에 따르면, 선택 수단에 의해 선택된 클럭 신호를 발진하는 클럭 발진원에 대하여, CPU로부터 클럭 신호의 발진 정지 지령을 수신하면, 부정한 정지 처리의 발생을 검출하는 부정 검출 수단을 마련하도록 구성했기 때문에, CPU에 오동작에 대한 회복 처리를 실시하게 할 수 있는 효과가 있다.
본 발명에 따르면, 부정한 정지 처리의 발생을 검출하면 CPU에 대하여 인터럽션 신호를 출력하도록 구성했기 때문에, CPU에 오동작에 대한 회복 처리를 실시하게 할 수 있는 효과가 있다.
본 발명에 따르면, 선택 수단에 의해 선택된 클럭 신호의 발진을 감시하고, 그 클럭 신호의 발진 정지를 검출하는 발진 정지 검출 수단을 마련하도록 구성했기 때문에, CPU에 오동작에 대한 회복 처리를 실시하게 할 수 있는 효과가 있다.

Claims (3)

  1. 발진 주파수가 서로 다른 복수의 클럭 발진원과,
    CPU가 출력하는 선택 지령에 따라서, 상기 복수의 클럭 발진원이 발진하는 클럭 신호중에서, 실제 동작에 사용하는 클럭 신호를 선택하는 선택 수단과,
    상기 선택 수단에 의해 선택된 클럭 신호 이외의 클럭 신호의 발진 정지 지령을 상기 CPU로부터 수신하면, 대응하는 클럭 발진원에 대하여 그 클럭 신호의 발진을 정지시키는 복수의 발진 정지 수단과,
    상기 선택된 클럭 신호의 발진을 정지시키는 발진 정지 지령을 상기 CPU로부터 수신하면, 상기 CPU가 부정한 정지 지령을 발신했음을 검출하는 복수의 부정 검출 수단을 포함하되,
    상기 복수의 발진 정지 수단 각각은, 해당 클럭 발진원과 CPU와의 사이에서 직렬로 접속된 레지스터와 하나의 논리 게이트에 의해 구성되며,
    상기 복수의 부정 검출 수단 각각은, 해당 레지스터의 값을 감시하는 하나의 논리 게이트로
    구성되는 것을 특징으로 하는 마이크로 컴퓨터.
  2. 제 1 항에 있어서,
    부정 검출 수단은 부정한 정지 처리의 발생을 검출하면 CPU에 대하여 인터럽션 신호를 출력하는 것을 특징으로 마이크로 컴퓨터.
  3. 발진 주파수가 서로 다른 복수의 클럭 발진원과,
    CPU가 출력하는 선택 지령에 따라서, 상기 복수의 클럭 발진원이 발진하는 클럭 신호 중에서, 실제 동작에 사용하는 클럭 신호를 선택하는 선택 수단과,
    상기 선택 수단에 의해 선택된 클럭 신호 이외의 클럭 신호를 발진하는 클럭 발진원에 대하여, 상기 CPU로부터 클럭 신호의 발진 정지 지령을 수신하면, 상기 클럭 발진원에 대하여 클럭 신호의 발진을 정지시키는 복수의 발진 정지 수단과,
    상기 선택 수단에 의해 선택된 클럭 신호의 발진을 감시하고, 그 클럭 신호의 발진 정지를 검출하는 발진 정지 검출 수단을 포함하되,
    상기 복수의 발진 정지 수단 각각은, 해당 클럭 발진원과 CPU와의 사이에서 직렬로 접속된 레지스터와 하나의 논리 게이트에 의해 구성되는 것을 특징으로 하는 마이크로 컴퓨터.
KR10-2000-0027363A 1999-11-17 2000-05-22 마이크로 컴퓨터 KR100386720B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-327229 1999-11-17
JP32722999A JP2001142559A (ja) 1999-11-17 1999-11-17 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
KR20010049380A KR20010049380A (ko) 2001-06-15
KR100386720B1 true KR100386720B1 (ko) 2003-06-09

Family

ID=18196771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0027363A KR100386720B1 (ko) 1999-11-17 2000-05-22 마이크로 컴퓨터

Country Status (4)

Country Link
US (1) US6606713B1 (ko)
JP (1) JP2001142559A (ko)
KR (1) KR100386720B1 (ko)
TW (1) TW470872B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4671549B2 (ja) * 2001-07-09 2011-04-20 ルネサスエレクトロニクス株式会社 マイクロコンピュータ発振切り替え回路
US7234092B2 (en) * 2002-06-11 2007-06-19 On-Chip Technologies, Inc. Variable clocked scan test circuitry and method
US7200784B2 (en) * 2003-01-24 2007-04-03 On-Chip Technologies, Inc. Accelerated scan circuitry and method for reducing scan test data volume and execution time
US7403122B1 (en) * 2006-02-15 2008-07-22 Impinj, Inc. RFID tag circuits operable at different speeds
DE102012209712A1 (de) * 2012-06-11 2013-12-12 Robert Bosch Gmbh Aktive Funktionseinschränkung eines Mikrocontrollers
US9519330B2 (en) * 2013-10-22 2016-12-13 Wisconsin Alumni Research Foundation Energy-efficient multicore processor architecture for parallel processing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890003482A (ko) * 1987-08-29 1989-04-15 신훈철 선반을 이용한 소형 공작물의 내면 브로우칭 가공방법과 그에 적합한 홀더
JPH0651864A (ja) * 1992-04-24 1994-02-25 Nec Corp 計算機
JPH06124135A (ja) * 1992-10-09 1994-05-06 Nippon Motorola Ltd Ｃｐｕクロック選択供給回路の誤動作保護回路
US5852728A (en) * 1995-01-12 1998-12-22 Hitachi, Ltd. Uninterruptible clock supply apparatus for fault tolerant computer system
KR19990029205A (ko) * 1997-09-24 1999-04-26 에노모토 다츠야 집적 회로에 내장된 발진 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261082A (en) * 1987-11-20 1993-11-09 Hitachi, Ltd. Semiconductor integrated circuit having a plurality of oscillation circuits
JP2626125B2 (ja) 1990-02-06 1997-07-02 日本電気株式会社 マイクロコンピュータ
JP2676966B2 (ja) * 1990-03-16 1997-11-17 日本電気株式会社 シングルチップマイクロコンピュータ
JPH09319456A (ja) * 1996-06-03 1997-12-12 Mitsubishi Electric Corp 発振停止検出装置
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
JP2000122749A (ja) * 1998-10-20 2000-04-28 Mitsubishi Electric Corp 発振停止検出装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890003482A (ko) * 1987-08-29 1989-04-15 신훈철 선반을 이용한 소형 공작물의 내면 브로우칭 가공방법과 그에 적합한 홀더
JPH0651864A (ja) * 1992-04-24 1994-02-25 Nec Corp 計算機
JPH06124135A (ja) * 1992-10-09 1994-05-06 Nippon Motorola Ltd Ｃｐｕクロック選択供給回路の誤動作保護回路
US5852728A (en) * 1995-01-12 1998-12-22 Hitachi, Ltd. Uninterruptible clock supply apparatus for fault tolerant computer system
KR19990029205A (ko) * 1997-09-24 1999-04-26 에노모토 다츠야 집적 회로에 내장된 발진 회로

Also Published As

Publication number Publication date
TW470872B (en) 2002-01-01
US6606713B1 (en) 2003-08-12
KR20010049380A (ko) 2001-06-15
JP2001142559A (ja) 2001-05-25

Similar Documents

Publication Publication Date Title
US6600345B1 (en) Glitch free clock select switch
JP5317356B2 (ja) クロック制御信号生成回路、クロックセレクタ、及び情報処理装置
US5623234A (en) Clock system
US4931748A (en) Integrated circuit with clock generator
KR100386720B1 (ko) 마이크로 컴퓨터
JP4151566B2 (ja) マイクロコンピュータ
JP3460736B2 (ja) クロック制御回路
JP5281448B2 (ja) 電子制御装置、異常監視方法
US5568100A (en) Synchronous power down clock oscillator device
JP3148445B2 (ja) マルチプレクサ回路
US6823413B2 (en) Interrupt signal processing apparatus
JP2000137699A (ja) マイクロコンピュータ
KR100281220B1 (ko) 외부 동기신호와 동기하여 동작하는 제어기를 갖는마이크로컴퓨터
KR100304991B1 (ko) 이중화보드 절체회로
KR100278272B1 (ko) 전력제어시스템
JP2546536B2 (ja) スタンバイ制御回路
GB2307996A (en) Flag setting circuit for microcontroller
JP2669360B2 (ja) クロック発生装置
JPH103324A (ja) 高信頼クロックを有する情報処理装置
KR100407569B1 (ko) 발진제어기능을구비한발진회로
JP2000035903A (ja) マイクロコンピュータの暴走監視装置
JPH036607A (ja) マイクロコンピュータ
JP2003022144A (ja) マイクロコンピュータ発振切り替え回路
JPH0316423A (ja) 発振検出回路
JPH0883134A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080508

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee