KR100281220B1 - 외부 동기신호와 동기하여 동작하는 제어기를 갖는마이크로컴퓨터 - Google Patents

Abstract

CPU 를 포함하고 내부 클럭신호에 동기하여 동작하는 회로를 내장한 마이크로컴퓨터에서, OSD 제어기는 내부 클럭신호 및 외부 수평동기신호와 동기하여 동작하며, 발진회로는 그 회로와 OSD 제어기에 공동으로 사용된 내부클럭신호를 발생하기 위하여, 외부 발진기에 접속된다. 발진 제어회로부는 각 수평 동기신호의 인가전에 그 회로로 CPU 정지 요구신호를 발생하기 위한 수평동기신호를 수신함으로써, 정지처리가 완결된 후 회로는 CPU 정지신호를 발생한다. 발진 제어회로부가 CPU 정지신호를 수신할 때, 발진 제어회로부는 발진 회로가 내부 클럭신호의 발생을 중지하도록 한다. 이후, 각 수평동기신호에 응답하여, 발진회로부는 발진회로가 내부 클럭신호의 발생을 재개토록 한다. 그 결과, 내부 클럭신호가 수평동기신호에 동기하여 발생되게 된다.

Description

외부 동기신호와 동기하여 동작하는 제어기를 갖는 마이크로컴퓨터

본 발명은 마이크로컴퓨터에 관한 것으로, 특히, 외부 동기신호에 동기하여 동작하는 제어기를 내장한 마이크로컴퓨터에 관한 것이다.

종래기술에서, 이러한 유형의 마이크로컴퓨터는 CRT 디스플레이 또는 텔레비젼 수신기의 "온 스크린 디스플레이 (이하, "OSD" 로 약칭함) 를 수반한 제품에서 제어용으로 폭넓게 이용되고 있다. OSD 제어기를 내장한 종래 마이크로컴퓨터는 단지 OSD 제어기로만 사용되는 전용 발진회로와, OSD 디스플레이의 질을 향상시키기 위하여 CPU 를 포함하는 타회로부에만 사용되는 또다른 전용 발진회로를 포함하거나, 또는 선택적으로는 필요한 외부단자의 개수를 줄이기 위하여 외부단자를 공통적으로 이용하여 OSD 제어기와 CPU 등의 타회로부를 포함한다.

도 1 을 참조하면, 종래 마이크로컴퓨터의 첫 번째 예의 발진원 부분의 블럭도를 나타낸 것이다. 나타낸 종래기술의 마이크로컴퓨터는 일반적으로 참조번호 10으로 지시되며, OSD 제어기 (14) 에만 사용되는 전용 발진회로 (12) 및 CPU를 포함하는 타회로부 (18) 에만 사용되는 또다른 전용 발진회로 (14) 를 포함한다. 발진회로 (12) 는 일조의 외부단자 (20 및 22) 를 통하여 수정 공진기와 같은 외부 발진기 (미도시됨) 에 접속되어, 외부 발진기와 동조하여 클럭신호를 발생하며, 또한 수평 동기신호를 수신하기 위하여 또다른 외부단자 (24) 를 통하여 접속되어, 발진회로 (12) 가 수평동기신호 (

) 에 의해 제어된다. 한편, 발진회로 (16) 는 일조의 외부단자 (26 및 28) 를 통하여 또다른 외부 발진기 (미도시됨) 에 접속되어, 그 외부 발진기와 동조하여 클럭신호를 발생한다.

도 2 를 참조하면, 도 1 에 나타낸 종래 기술의 첫번째 마이크로컴퓨터의 예의 발진원 부분의 동작을 설명하는 타이밍 챠트를 나타낸 것이다. 도 2 로부터 알수 있는 바와 같이, 수평동기신호 (

) 가 활성화 될 때, 도 2 의 "a" 로 나타낸 바와 같이, 즉시 OSD 제어기용 발진회로 (12) 가 그 발진을 중지하고, 수평동기신호 (

) 가 비활성으로 주어지자 마자 다시 발진을 개시함으로써, 발진회로 (12) 의 출력이 수평동기신호 (

) 와 동기된다. 한편, CPU 를 포함하는 타회로부용 발진회로 (16) 는 OSD 제어기(14) 용 발진회로 (12) 와 독립적으로 발진한다.

도 3 을 참조하면, 종래기술의 두번째 마이크로컴퓨터의 예의 발진원 부분의 블럭도를 나타낸 것이다. 나타낸 종래기술의 마이크로컴퓨터는 일반적으로 참고번호 30 으로 지시되며, OSD 제어기 (34) 와 CPU 를 포함하는 타회로부 (36) 에 공동으로 제공되어진 발진회로 (32) 를 포함한다.

발진회로 (32) 는 일조의 외부단자 (38 및 40) 를 통하여 예를들어 수정 공진기와 같은 외부 발진기 (미도시됨) 에 접속되는 한편, 수평 동기신호 (

) 가 또다른 외부단자 (42) 를 통하여 OSD 제어기 (34) 에 인가되나, 발진회로 (32) 에는 인가되지 않는다.

도 4 를 참조하면, 도 1 에 나타낸 종래기술에서 첫번째 마이크로컴퓨터의 예의 발진원 부분을 설명하는 타이밍 챠트를 나타낸 것이다. 도 2 에 나타낸 바와 같이, 발진회로 (32) 는 수평동기신호 (

) 와 비동기적으로 동작한다. 따라서, 발진회로 (32) 는 도 1 의 종래기술의 첫번째 마이크로컴퓨터의 예와는 달리, 발진의 중지와 재개가 수행되지 않는다.

상술한 종래기술의 마이크로컴퓨터는 하기와 같은 문제점을 갖는다.

첫번째 문제점으로는, OSD 디스플레이 질을 향상시키기 위하여, 다수의 외부단자가 마이크로컴퓨터에 대하여 요구되며, 주변 회로의 잡음 대책이 복잡하게 된다. 외부 단자 개수의 저장을 보상하고 잡음 대책을 수행하기 위하여 필요한 주변 회로 부품의 개수 증가로 비용이 증가되며 실장면적이 증가된다. 이는 소형화와 제품의 저가격화를 저해하게 된다.

이의 이유로는, 수평동기신호 (

) 의 전이와 발진회로에서 발생된 클럭의 전이 사이의 시간차이가 하나의 수평주기로부터 도 4 에 나타낸 바와 같이 또다른 수평주기 까지 서로 다르면, OSD 상에 편이가 발생하고, 그 결과, OSD 디스플레이 질이 열화된다. 이 편이를 "수평 편이" 라 지칭한다.

이러한 수평 편이를 방지하기 위하여, 발진회로가 중지된 후, 도 1 에 나타낸 종래기술의 첫번째 마이크로컴퓨터에서의 발진회로 (12) 와 같이, 각 수평동기신호에서 발진을 재개하도록 한다.

그러나, 만약 클럭 인가의 갑작스런 중지의 결과로서, "스파이크 (spike) 잡음" 가 발생하게 되면, CPU 를 포함하는 타회로부를 오동작시킬 가능성이 있다. 이로 인해, OSD 제어기 (14) 및 CPU 를 포함하는 타회로부 (18) 는 전용 발진회로 (12 및 16) 를 각각 가질 것이 요구된다.

두번째 문제점으로는, 만약 외부단자의 개수를 줄이기 위하여 외부단자가 공동으로 사용하게 되면, OSD 디스플레이 질이 열화된다. 발진 회로가 OSD 제어기 및 CPU 를 포함하는 타회로부에 공동으로 사용되게 되면, 발진회로의 출력이 수평 동기신호와 동기되지 않으며, 그 결과, 이전에 설명한 바와 같이 수평편이가 OSD 에 발생하기 때문이다.

따라서, 본 발명의 목적은 상술한 종래기술의 단점을 해결한 OSD 제어기를 내장한 마이크로컴퓨터를 제공하는데 있다.

본 발명의 또다른 목적은 종래기술에서 OSD 제어기에 대해서만 제공되었던 외부단자 및 외부 부품이 생략되면서도 OSD 디스플레이 질을 유지하는, OSD 제어기를 내장한 마이크로컴퓨터를 제공하는데 있다.

본 발명의 상기 및 타 목적들은, 내부에,

중앙처리부를 포함하고 내부 클럭신호와 동기하여 동작하는 회로;

내부 클럭신호와 외부장치로부터 인가되는 일정주기를 갖는 동기신호와 동기하여 동작하는 제어기;

상기 회로와 상기 제어기 양자에 내부클럭신호를 발생하기 위하여, 외부 발진기에 접속된 발진회로; 및

동기신호 인가전에 CPU 정지요구신호를 상기 회로로 발생하여 상기 회로가 CPU 정지신호를 하기 수단에 발생하는 동기신호 수신수단을 포함하고, 상기 수단은, CPU 정지신호를 수신할 때 발진회로가 내부 클럭신호의 발생을 중지하도록 하며, 또한, 상기 수단은 발진 재개신호로서 동기신호를 수신할 때 발진회로가 내부 클럭펄스의 발생을 재개하도록 함으로써, 상기 내부 클럭신호가 동기신호에 동기하여 발생되는 마이크로 컴퓨터에 의해 본 발명에 따라 달성된다.

바람직한 일 실시예에서, 상기 수단은,

기준값을 유지하는 기준값 유지수단;

각 동기 신호로 초기화되며 내부 클럭신호를 계수하는 계수수단;

상기 계수수단의 계수값이 상기 기준값 유지수단의 기준값과 일치하게 될 때 일치신호를 발생하기 위하여, 상기 계수수단에 의해 계수된 계수값과 상기 기준값 유지수단의 기준값과 비교하는 비교수단;

상기 일치신호에 응답하여 상기 회로로 상기 CPU 정지요구신호를 발생하는 정지요구수단; 및

상기 CPU 정지신호에 응답하여 상기 발진회로에 발진 중지신호를 발생함으로써 상기 발진회로가 내부 클럭신호의 발생을 중지하도록 하고, 또한, 발진 재개신호인 각 동기신호에 응답하여 발진 중지신호를 비활성화시켜 상기 발진회로가 내부 클럭신호의 발생을 재개하도록 하는 발진 제어수단을 포함한다.

또다른 바람직한 실시예에서, 상기 수단은,

각 동기신호에 응답하여 발진 중지 및 발진 재개 기능이 수행되었는지의 여부를 나타내는 플래그 신호를 갖는 회로에 의해 설정되는 플래그 수단; 및

상기 계수값이 초기화되기 직전에 상기 계수수단의 계수값을 유지하여 그 유지된 값이 상기 회로에 인가되는 유지수단을 더 구비하고, 각 동기신호에 응답하여 발진 중지 및 발진 재개기능이 수행되지 않았음을 나타내는 비활성 플래그 신호로 상기 플래그 수단이 설정되어질 때 상기 플래그 수단에 의해 상기 정지요구수단 및 발진 제어수단이 금지상태로 되는 것을 포함한다.

상기 플래그 수단이 비활성 플래그신호로 설정되어질 때, 상기 회로는 상기 유지수단의 값을 기초하여 상기 기준값 유지수단에 기준값을 설정하고, 이후 플래그 수단은 각 동기신호에 응답하여 발진 중지 및 발진 재개기능이 수행되었음을 나타내는 활성 플래그 신호로 설정되고, 상기 정지요구수단 및 발진 제어수단이 허가상태로 됨으로써, 발진 중지 및 재개기능이 각 동기신호에 응답하여 수행되어진다.

또한, 또다른 바람직한 실시예에서, 상기 수단은,

지연된 일치신호를 출력하기 위하여 일치신호를 수신하는 지연수단; 및

상기 동기신호와 상기 지연된 일치신호를 수신하여 발진 재개신호로서 논리 OR 신호를 발진 제어수단에 출력하는 논리 OR 수단을 더 구비함으로써,

상기 동기신호가 중지되더라도, 발진 중지 및 재개 기능이 반복되는 것을 포함한다.

소정 실시예에서, 제어기는 온 스크린 디스플레이 (on screen display) 용 제어기이며, 동기신호는 그 온 스크린 디스플레이용 수평 동기신호이다.

도 1 은 종래기술의 첫번째 마이크로컴퓨터의 예의 발진원 부분의 블럭도.

도 2 는 도 1 에 나타낸 종래기술의 첫번째 마이크로컴퓨터의 예의 발진원 부분의 동작을 설명하는 타이밍 챠트.

도 3 은 종래기술의 두번째 마이크로컴퓨터의 예의 발진원 부분의 블럭도.

도 4 는 도 3 에 나타낸 종래기술의 두번째 마이크로컴퓨터의 예의 발진원 부분의 동작을 설명하는 타이밍 챠트.

도 5 는 본 발명에 따른 마이크로컴퓨터의 실시예 1 의 발진원 부분의 블럭도.

도 6 은 도 5 에 나타낸 마이크로컴퓨터의 실시예 1 의 발진원 부분의 동작을 설명하는 타이밍 챠트.

도 7 은 본 발명에 따른 마이크로컴퓨터의 실시예 2 의 발진원 부분의 블럭도.

도 8 은 본 발명에 따른 마이크로컴퓨터의 실시예 3 의 발진원 부분의 블럭도.

※ 도면의 주요부분에 대한 부호의 설명

50 : 마이크로컴퓨터 52 : OSD (on screen display) 제어기

54 : CPU 를 포함하는 타회로부 54A : CPU

56 : 발진회로 58, 60 : 외부단자

62 : 기준값 레지스터 64 : 카운터

66 : 비교기 68 : 정지 요구회로

70 : 발진 제어회로 72 : 반전 버퍼

74 : 외부단자 76 : 캡쳐 레지스터

78 : 플래그 회로 80, 82 : AND 게이트

84 : 지연회로 86 : OR 게이트

본 발명의 상기 및 다른 목적, 특징 및 이점은, 첨부도면을 참조한 하기 본 발명의 바람직한 실시예의 설명으로 부터 명확히 이해할 수 있을 것이다.

도 5 를 참조하면, 본 발명에 따른 마이크로컴퓨터의 실시예 1 의 발진원 부분의 블럭도를 나타낸 것이다.

나타낸 마이크로컴퓨터는 일반적으로 참고번호 50 으로 지시되며, OSD 제어기는 참고번호 52 로 지시되고, CPU 를 포함하는 타회로부는 참고번호 54 로 지시된다. CPU 는 참고번호 54A 로 지시된다. 발진원 부분은 OSD 제어기 (52) 와 CPU (54A) 를 포함하는 타회로부 (54) 양자에 인가되는 클럭신호 (S11) 를 발생하는 발진회로 (56) 를 포함한다. 이 발진회로 (56) 는 일조의 외부단자 (58 및 60) 를 통하여 수정 공진기와 같은 외부 발진기 (미도시됨) 에 접속된다. 또한, 그 발진회로 (56) 에 더하여, 발진원 부분은 기준값 레지스터 (62), 카운터 (64), 비교기 (66), 정지 요구회로 (68) 및 발진 제어회로 (70) 를 포함한다.

기준값 레지스터 (62) 는 CPU (54A) 에 의해 미리 기준값으로 설정된다. 카운터 (64) 는 외부 수평동기신호 (

) 를 수신하는 외부단자 (74) 에 접속된 입력을 갖는 반전 버퍼 (72) 로부터 출력된 내부 반전 수평동기신호 (S10) 에 의해 초기화된다. 또한, 카운터 (64) 는 발진회로 (56) 에 의해 발생된 클럭신호 (S11) 를 수신하여 계수하기 위하여 접속된다. 비교기 (66) 는 그 카운터 (64) 의 계수값과 레지스터 (62) 의 기준값을 비교하여, 그 카운터 (64) 의 계수값이 레지스터 (62) 의 기준값과 일치하게 될 때 일치신호 (S12) 를 발생한다.

정지 요구회로 (68) 는 일치신호 (S12) 를 수신하도록 접속된 세트 입력 및 내부 반전 수평동기신호 (S10) 를 수신하도록 접속된 리세트 입력을 갖는 세트-리셋 플립플롭으로 구성된다. 그 일치신호 (S12) 에 응답하여, CPU 정지요구신호 (S13) 에 CPU (54A) 를 포함하는 타회로부의 동작을 정지하도록 요구하기 위하여, 요구회로 (플립플롭) (68) 는 CPU 를 포함하는 타회로부 (54) 로 CPU 정지요구신호 (S13) 를 발생한다. 실제로, CPU (54A) 를 포함하는 타회로부 (54) 가 그들의 동작을 정지할 때, CPU (54A) 를 포함하는 타회로부 (54) 는 CPU 정지신호 (S14) 를 발생한다.

발진 제어회로 (70) 는 CPU 정지신호 (S14) 를 수신하도록 접속된 세트 입력 및 내부 반전 수평동기신호 (S10) 를 발진 재개신호로서 수신하도록 접속된 리셋 입력을 갖는 세트-리셋 플립플롭으로 구성된다. CPU 정지신호 (S13) 에 응답하여, 제어회로 (플립플롭) (70) 는 발진회로 (56) 가 클럭신호 (S11) 의 발생을 중지하도록 하기 위하여 발진회로 (56) 에 발진 중지신호 (S16) 를 발생한다. 한편, 내부 반전 수평동기신호 (S10) 에 응답하여, 제어회로 (플립플롭) (70) 는 발진회로 (56) 가 클럭신호 (S11) 의 발생을 재개하도록 발진 중지신호 (S16) 를 비활성화시킨다.

이하, 본 발명에 따른 마이크로컴퓨터의 실시예 1 의 발진원 부분의 동작을 도 5 에 나타낸 마이크로컴퓨터의 실시예 1 의 발진원 부분의 동작을 설명하는 타이밍 챠트인 도 6 을 참조하여 설명한다.

먼저, 발진원 부분의 동작은 외부 수평동기신호 (

) 가 일정주기로 연속적으로 인가되는 것을 전제로 한다. 한편, 기준값 레지스터 (62) 는, 외부 수평동기신호 (

) 의 한 주기에 대응하는 클럭신호 (S11) 의 개수에서, CPU (54A) 를 포함하는 타회로부 (54) 가 정지요구신호 (S13) 를 수신하는 순간에서 CPU (54A) 를 포함하는 타회로부 (54) 가 CPU 정지신호 (S14) 를 발생하는 순간까지의 클럭신호 (S11) 의 개수 (이하, "CPU 정지 클럭수"라함) 를, 감산하여 얻은, 지정된 값 (도 6 에서 "n") 으로 미리 설정된다.

먼저, 외부 수평동기신호 (

) 가 논리 로우레벨로 활성화될 때 (즉, 내부 수평동기신호 (S10) 가 논리 하이레벨로 활성될 때), 카운터 (64) 는 소거되어, 외부 수평동기신호 (

) 의 비활성 주기동안에, 발진회로 (56) 에서 발생된 클럭신호 (S11) 를 계수하기 위하여 초기화된다. 비교기 (66) 는 카운터 (64) 의 계수값과 레지스터 (62) 의 기준값 ("n") 과 비교하고, 카운터 (64) 의 계수값이 레지스터 (62) 의 기준값 ("n") 과 일치하게 될 때 일치신호 (S12) 를 발생한다. 일치신호 (S12) 에 응답하여, 정지 요구회로 (68) 은 CPU (54A) 를 포함하는 타회로부 (54) 에 정지 요구신호를 출력한다. 정지 요구신호 (S13) 에 응답하여, CPU (54A) 를 포함하는 타회로부 (54) 는 정지하는 처리로 진행하고, 정지처리가 완결될 때, CPU (54A) 를 포함하는 타회로부 (54) 는 발진 제어회로 (70) 로 CPU 정지신호 (S14) 를 출력한다.

CPU 정지신호 (S14) 에 응답하여, 발진 제어회로 (70) 는 발진 회로 (56) 에 인가된 발진 중지신호 (S16) 를 활성화시켜, 발진회로 (56) 를 발진 중지상태가 되게 한다. 외부 수평동기신호 (

), 따라서 외부 수평신호 (S10) 가 비활성상태로부터 활성상태로 변화할 때, 내부 수평동기신호 (S10) 는 발진 회로 (56) 가 클럭신호 (S11) 의 발생을 재개하도록 발진 제어회로 (70) 를 리셋시킨다. 동시에, 카운터 (64) 는 소거되어, 내부 수평동기신호에 의해 초기화된다.

따라서, 도 6 으로부터 알수 있는 바와 같이, 상술한 발진회로 (56) 의 발진의 중지 및 재개가 반복된다, 즉, 외부 수평동기신호 (

) 에 동기하여 클럭신호 (S11) 가 OSD 제어기 (52) 에 인가되며, 그 결과, 수평편이에 의해 유발될 수도 있는 디스플레이 질의 열화를 극복하는 것이 가능하게 된다. 한편, 발진회로 (56) 의 발진이 CPU 에 유리한 타이밍에서 중지되므로, 즉, CPU 에 악영향을 주지 않으므로, "스파이크 잡음" 과 같은 CPU 오동작을 유발시키지 않게 된다.

또한, 발진회로 (56) 가 OSD 제어기 (52) 및 CPU (54A) 를 포함하는 타회로부 (54) 에 공동으로 사용되므로, 필요한 외부단자의 개수를 줄이는 것이 가능하게 된다. 게다가, 외부의 마이크로컴퓨터에 접속되어지는 외부 발진기의 개수가 2개에서 1개로 감소될 수 있으므로, 잡음 대책이 용이하게 됨과 동시에, 외부회로 부품의 개수가 감소되어, 비용이 절감된다.

도 7 을 참조하면, 본 발명에 따른 마이크로컴퓨터의 실시예 2 의 발진원 부분의 블럭도를 나타낸 것이다. 도 7 에서, 도 5 에 나타낸 구성요소와 유사한 구성요소는 동일한 참고번호로 주어지며, 이하, 그 설명은 설명의 간결화를 위하여 생략하기로 한다.

도 5 와 도 7 간의 비교로 알수 있는 바와 같이, 도 7 의 실시예 2 는 실시예 1 에 포함된 구성요소에 더하여, 캡쳐 레지스터 (76), 플래그 회로 (78) 및 AND 게이트 (80 및 82) 를 포함한다.

캡쳐 레지스터 (76) 는 카운터 (64) 가 초기화되기 전에 카운터 (64) 의 계수값을 캡쳐하여 저장한다. 캡쳐 레지스터 (76) 에 캡쳐 및 저장된 계수값은 클럭신호 (S11) 의 개수로 볼 때 외부 수평동기신호 (

) 의 일정주기로 나타나며, CPU (54A) 를 포함하는 타회로부 (54) 로부터 읽혀진다.

플래그 회로 (78) 는 도시된 발진원 부분이 사용되고 있는지의 여부를 나타내는 플래그 신호를 갖는 CPU (54A) 에 의해 설정된다. AND 게이트 (80) 는 플래그 회로 (78) 의 출력과 비교기 (62) 로부터 출력된 일치신호 (S12) 를 수신하고, AND 게이트 (80) 의 출력은 정지 요구회로 (플립플롭) (68) 의 세트 입력에 접속된다. 따라서, AND 게이트 (80) 는 플래그 회로 (78) 에 설정된 플래그 신호에 의해, 요구회로 (플립플롭) (68) 의 세트입력에 인가된 일치신호 (S12) 를 마스크한다.

AND 게이트 (82) 는 플래그 회로 (78) 의 출력과 내부 수평동기신호 (S10) 를 수신하며, AND 게이트 (82) 의 출력은 발진 제어회로 (플립플롭) (70) 의 리셋 입력에 접속된다. 따라서, AND 게이트 (82) 는 플래그 회로 (78) 에 설정된 플래그 신호에 의해, 발진 제어회로 (플립플롭) (70) 의 리셋 입력에 발진 재개신호로서 인가된 내부 수평동기신호를 마스크한다. 따라서, 플래그 회로 (78) 에 설정된 플래그 신호가 논리 로우 레벨 ("0") 이면, 정지 요구회로 (플립플롭) (68) 및 발진 제어회로 (플립플롭) (70) 가 비동작 상태로 유지된다. 따라서, 플래그 신호를 제어함으로써, 정지 요구회로 (플립플롭) (68) 및 발진 제어회로 (플립플롭) (70) 가 활성상태 또는 비활성 상태로 선택적으로 유지된다.

이하, 본 발명에 따른 마이크로컴퓨터의 실시예 2 의 발진원의 동작을 설명한다.

먼저, CPU (54A) 는 나타낸 발진원의 기능이 사용되는지의 여부를 나타내는 플래그회로 (78) 로 "0" 을 설정한다. 그러므로, 일치신호 (S12) 및 내부 수평동기신호 (S10) 가 AND 게이트 (80 및 82) 에 의해 각각 마스크되어져, 일치신호 (S12) 및 내부 수평동기신호 (S10) 가 더 이상 정지 요구회로 (플립플롭) (68) 및 발진 제어회로 (플립플롭) (70) 에 각각 인가되지 않는다. 그 결과, 도시된 발진원 부분의 발진 중지 및 재개 기능이 금지상태로 된다. 따라서, 발진회로 (56) 가 계속 발진하게 된다.

한편, 매시 외부 수평동기신호 (

) 가 인가되어, 카운터 (64) 가 초기화되기 직전에 카운터 (64) 의 계수값이 캡쳐 레지스터 (76) 에 의해 캡쳐되어 샘플링됨으로써, CPU (54A) 는 현재의 수평동기신호 (

) 의 하나의 주기에 대응하는 클럭신호의 개수를 얻는다. 더욱이, CPU (54A) 는 구해진 클럭신호의 수에서 상술한 "CPU 정지 클럭수" 를 감산하여, 그 감산결과의 수치를 기준값 레지스터 (62) 에 저장한다.

그후, CPU (54A) 는 AND 게이트 (80 및 82) 의 마스킹을 취소하도록 플래그 회로 (78) 의 값을 변경하여 "1" 로 설정한다. 그 결과, 실시예 2 는 실시예 1 과 유사하게 동작한다.

본 발명에 따른 실시예 2 의 발진원 부분에서, 기준값은 일주기의 수평동기신호 (

) 에 대응하는 변수로서 설정된다. 따라서, 실시예 2 의 발진원은 복수개의 서로다른 수평동기신호 주기를 갖는 응용에 적용될 수도 있으며, 실시예 2 의 발진원 부분은 수평동기신호에 무관하게 클럭 발진회로의 주파수를 선택할 수도 있다.

도 8 을 참조하면, 본 발명에 따른 마이크로컴퓨터의 실시예 3 의 발진원 부분의 블럭도를 나타낸 것이다. 도 8 에서, 도 7 과 유사한 구성요소는 동일한 참조번호로 주어지며, 그 설명은 설명의 간결성을 위하여 생략하기로 한다.

도 7 및 8 로부터 알수 있는 바와 같이, 도 8 에 나타낸 실시예 3 은 실시예 2 에서 포함된 구성요소에 더하여, 지연회로 (84) 및 OR 게이트 (86) 을 포함한다.

지연회로 (84) 는 일치신호 (S12) 를 수신하여, 지연된 일치신호 (S17) 를 출력한다. 지연회로 (84) 의 지연시간은 수평동기신호 (S10 또는

) 의 편이에 대한 허용 시간에 더하여, CPU (54A) 를 포함하는 타회로부 (54) 의 정지 처리에 필요한 클럭신호의 개수에 대응하는 시간보다 더 짧지 않도록 설정된다. OR 게이트 (86) 는 지연된 일치신호 (S17) 및 내부 수평동기신호 (S10) 를 수신하여, AND 게이트 (82) 에 논리 OR 출력을 출력함으로써, 논리 OR 출력이 발진 제어회로 (플립플롭) (70) 의 리셋 입력에 발진 재개신호로서 인가된다.

이하, AND 게이트 (80 및 82) 의 마스킹을 제거하도록 플래그 회로 (78) 가 "1" 로 이미 설정된 것으로 가정하여, 본 발명에 따른 마이크로컴퓨터의 실시예 3 의 발진원 부분의 동작을 설명한다.

카운터 (64) 의 계수값이 레지스터 (62) 의 기준값과 일치하게 될 때, 비교기 (66) 는 일치신호 (S12) 를 출력한다. 이 일치신호 (S12) 에 응답하여, 지연회로 (84) 는 수평동기신호 (S10 또는

) 의 편이에 대한 허용 시간에 더하여, CPU (54A) 를 포함하는 타회로부 (54) 의 정지 처리에 필요한 클럭신호의 개수에 대응하는 시간보다 더 짧지 않은 지연시간후에 지연된 일치신호 (S17) 를 출력한다. 이 지연된 일치신호 (S17) 는 OR 게이트 (86) 에 인가되며, 여기서 발진 제어회로 (70) 에 지연된 일치신호 (S17) 의 논리 OR 출력 및 내부 수평동기신호 (S10) 를 발진 재개신호로서 발생한다.

이 실시예 3 에서는, CPU 가 정지된 후에 내부 수평동기신호 (S10) 가 정지되더라도, CPU 는 지연회로 (84) 의 지연시간에 대응하는 시간 후에 재개될 수도 있다.

따라서, 도 8 에 나타낸 실시예 3 은 수평동기신호 (S10 또는

) 의 중지와 같은 예기치 못한 고장에 대처할 수 있다.

본 발명의 실시예 1, 2 및 3 은 OSD 제어기를 내장하는 마이크로컴퓨터의 경우에 대하여 설명하였다. 그러나, 마이크로컴퓨터가 개량된 반도체 소자 설계기술로 단일칩상에 실현되는 경우에도, 잡음 대책 및 외부단자의 개수의 기억이 필연적으로 발생될 수도 있다. 본 발명은 이러한 상황하에서 효과적으로 이용될 수 있다.

상술한 설명으로부터 알수 있는 바와 같이, 본 발명에 따른 마이크로 컴퓨터는 OSD 디스플레이 질을 저감시킴이 없이, 외부단자의 개수와 외부부품의 개수를 줄일 수 있으므로, 외부단자가 또다른 용도로 사용될 수도 있다. 이러한 이점에 대한 이유로는 동일한 클럭신호가 OSD 제어기 및 CPU 를 포함하는 타회로부에 공동으로 인가되며, 또한, CPU 를 포함하는 타회로부에 악영향을 주지 않고 수평동기신호에 기초하여 제어되기 때문이다.

더욱이, 본 발명에 따른 마이크로컴퓨터를 포함하는 시스템에서는, 잡음 대책이 용이해 짐으로써, 시스템의 비용이 절감될 수 있다. 이의 이유로는, 동일 클럭신호가 OSD 제어기 및 CPU 를 포함하는 타회로부에 공동으로 인가되므로, 고주파수 발진회로의 개수가 줄여질 수 있다.

따라서, 본 발명은 특정 실시예를 참조하여 도시 및 설명하였다. 그러나, 본 발명은 나타낸 구조의 설명에 한정되지 않고, 첨부된 청구범위의 범주내에서 변화와 변경이 이루어질 수도 있음에 주의하여야 한다.

Claims (8)

1. 중앙처리부를 포함하고 내부 클럭신호와 동기하여 동작하는 회로;

   내부 클럭신호와 외부장치로부터 인가되는 일정주기를 갖는 동기신호와 동기하여 동작하는 제어기;

   상기 회로와 상기 제어기 양자에 상기 내부클럭신호를 발생하기 위하여, 외부 발진기에 접속된 발진회로; 및

   상기 회로가 CPU 정지신호를 하기 수단으로 발생하도록 상기 동기신호 인가전에 CPU 정지요구신호를 상기 회로로 발생하는 동기신호 수신수단을 내부에 포함하고, 상기 수단은 상기 CPU 정지신호를 수신할 때 상기 발진회로가 상기 내부 클럭신호의 발생을 중지하도록 하며, 또한, 상기 수단은 발진 재개신호로서 상기 동기신호를 수신할 때 상기 발진회로가 상기 내부 클럭펄스의 발생을 재개하도록 함으로써, 상기 내부 클럭신호가 상기 동기신호에 동기하여 발생되는 것을 특징으로 하는 마이크로 컴퓨터.
2. 제 1 항에 있어서, 상기 수단은,

   기준값을 유지하는 기준값 유지수단;

   각 동기 신호로 초기화되며 상기 내부 클럭신호를 계수하는 계수수단;

   상기 계수수단의 계수값이 상기 기준값 유지수단의 상기 기준값과 일치하게 될 때 일치신호를 발생시키기 위하여, 상기 계수수단의 상기 계수값과 상기 기준값 유지수단의 상기 기준값을 비교하는 비교수단;

   상기 일치신호에 응답하여 상기 회로로 상기 CPU 정지요구신호를 발생하는 정지요구수단; 및

   상기 CPU 정지신호에 응답하여 상기 발진회로에 발진 중지신호를 발생함으로써 상기 발진회로가 상기 내부 클럭신호의 발생을 중지하도록 하고, 또한, 발진 재개신호인 각 동기신호에 응답하여 상기 발진 중지신호를 비활성화시켜 상기 발진회로가 상기 내부 클럭신호의 발생을 재개하도록 하는 발진 제어수단을 포함하는 것을 특징으로 하는 마이크로컴퓨터.
3. 제 2 항에 있어서, 상기 수단은,

   각 동기신호에 응답하여 발진 중지 및 발진 재개 기능이 수행되었는지의 여부를 나타내는 플래그 신호를 갖는 상기 회로에 의해 설정되고, 각 동기신호에 응답하여 발진 중지 및 발진 재개기능이 수행되지 않았음을 나타내는 비활성 플래그 신호로 설정되어질 때 상기 정지요구수단 및 상기 발진 제어수단이 금지상태로 되게 하는 플래그 수단; 및

   상기 계수값이 초기화되기 직전에 상기 계수수단의 계수값을 유지하여 그 유지된 값이 상기 회로에 인가하는 유지수단을 더 포함하고,

   상기 플래그 수단이 상기 비활성 플래그신호로 설정되어질 때, 상기 회로는 상기 유지수단의 값을 기초하여 상기 기준값 유지수단에 상기 기준값을 설정하고, 상기 플래그 수단은 각 동기신호에 응답하여 발진 중지 및 발진 재개기능이 수행되었음을 나타내는 활성 플래그 신호로 설정된 후, 상기 정지요구수단 및 상기 발진 제어수단이 허가상태로 됨으로써, 발진 중지 및 재개기능이 각 동기신호에 응답하여 수행되어지는 것을 특징으로 하는 마이크로컴퓨터.
4. 제 3 항에 있어서, 상기 수단은,

   지연된 일치신호를 출력하기 위하여 일치신호를 수신하는 지연수단; 및

   상기 동기신호와 상기 지연된 일치신호를 수신하여 논리 OR 출력신호를 발진재개신호로서 상기 발진 제어수단에 출력하는 논리 OR 수단을 더 포함함으로써,

   상기 동기신호가 중지되더라도, 발진 중지 및 재개 기능이 반복되는 것을 특징으로 하는 마이크로컴퓨터.
5. 제 4 항에 있어서, 상기 제어기는 온 스크린 디스플레이용 제어기이고, 상기 동기신호는 상기 온 스크린 디스플레이용 수평 동기신호인 것을 특징으로 하는 마이크로컴퓨터.
6. 제 2 항에 있어서, 상기 정지요구수단은 상기 일치신호를 수신하도록 접속된 세트 입력과 상기 동기신호를 수신하도록 접속된 리셋 입력을 갖고, 상기 CPU 정지요구신호를 발생하는 출력을 갖는 제 1 세트-리셋 플립플롭으로 구성되고, 상기 발진 제어수단은 상기 CPU 정지신호를 수신하도록 접속된 세트입력과 상기 동기신호를 수신하도록 접속된 리셋입력을 갖고 상기 발진 중지신호를 발생하는 출력을 갖는 제 2 세트-리셋 플립플롭으로 구성되는 것을 특징으로 하는 마이크로컴퓨터.
7. 제 6 항에 있어서, 상기 수단은,

   각 동기신호에 응답하여 발진 중지 및 발진 재개 기능이 수행되었는지의 여부를 나타내는 플래그 신호를 갖는 상기 회로에 의해 설정되는 플래그 수단;

   상기 플래그 수단의 출력에 접속된 제 1 입력과 상기 일치신호에 접속된 제 2 입력을 갖고, 출력이 상기 제 1 세트-리셋 플립플롭의 상기 세트 입력에 접속됨으로써, 상기 플래그 수단이 각 동기신호에 응답하여 발진 중지 및 발진 재개기능이 수행되지 않았음을 나타내는 비활성 플래그 신호로 설정되어질 때 상기 플래그 수단에 의해 상기 정지 요구수단이 금지상태로 되게 하는 제 1 AND 게이트;

   상기 플래그 수단의 출력에 접속된 제 1 입력과 상기 일치신호에 접속된 제 2 입력을 갖고, 출력이 상기 제 2 세트-리셋 플립플롭의 상기 리셋 입력에 접속됨으로써, 상기 플래그 수단이 활성 플래그 신호로 설정되어질 때 상기 플래그 수단에 의해 상기 발진 제어수단이 금지상태로 되게 하는 제 2 AND 게이트;

   계수수단이 초기화되기 전에 상기 계수수단의 계수값을 유지하기 위하여 각 동기신호에 응답하고, 상기 유지수단의 값이 상기 회로에 인가되어지는 캡쳐 레지스터를 더 포함하고,

   상기 플래그 수단이 상기 비활성 플래그신호로 설정되어질 때, 상기 회로는 상기 유지수단의 값을 기초하여 상기 기준값 유지수단에 상기 기준값을 설정하고, 이후 상기 플래그 수단은 각 동기신호에 응답하여 발진 중지 및 발진 재개기능이 수행되었음을 나타내는 활성 플래그 신호로 설정되고, 상기 정지요구수단 및 상기 발진 제어수단이 허가상태로 됨으로써, 발진 중지 및 재개기능이 각 동기신호에 응답하여 수행되어지는 것을 특징으로 하는 마이크로컴퓨터.
8. 제 7 항에 있어서, 상기 수단은,

   지연된 일치신호를 출력하기 위하여 일치신호를 수신하는 지연수단; 및

   상기 동기신호와 상기 지연된 일치신호를 수신하여 논리 OR 신호를 발진재개신호로서 상기 발진 제어수단에 출력하는 논리 OR 수단을 더 포함함으로써,

   상기 동기신호가 중지되더라도, 발진 중지 및 재개 기능이 반복되는 것을 특징으로 하는 마이크로컴퓨터.

Images