JPH03130670A - クロツク発振異常検出回路 - Google Patents
クロツク発振異常検出回路Info
- Publication number
- JPH03130670A JPH03130670A JP26753689A JP26753689A JPH03130670A JP H03130670 A JPH03130670 A JP H03130670A JP 26753689 A JP26753689 A JP 26753689A JP 26753689 A JP26753689 A JP 26753689A JP H03130670 A JPH03130670 A JP H03130670A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- logic
- signal
- abnormal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 51
- 230000005856 abnormality Effects 0.000 title claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000001934 delay Effects 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 abstract description 15
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はディジタル回路で使用さするクロック信号の発
根回路、さらに詳しく云えば、水晶振動子によるクロッ
ク発振回路の異常発振検出回路に関する。
根回路、さらに詳しく云えば、水晶振動子によるクロッ
ク発振回路の異常発振検出回路に関する。
（従来の技術）
水晶振動子を利用し之クロック発振回路は。
その発振周期が高精度であることから、ディジタル回路
等では多用さｎている。
等では多用さｎている。
しかしながら１発振回路の構成要素、方法によっては動
作が不安定となシ、異常発振する場合があつ念。かかる
場合は、はとんどが３逓倍の異常発振となっていた。
作が不安定となシ、異常発振する場合があつ念。かかる
場合は、はとんどが３逓倍の異常発振となっていた。
クロック発振の異常はクロック発振回路によって所定の
駆動がなさ扛ているシステムを暴走させる結果となる。
駆動がなさ扛ているシステムを暴走させる結果となる。
そこで従来はこの異常発振をチエツクする方法として、
水晶振動子の負荷容量を変化させ念シ、供給電源を瞬断
させたシ、さらには電圧を変化させる等して、その際の
周波数を計数することによって行なってい念。
水晶振動子の負荷容量を変化させ念シ、供給電源を瞬断
させたシ、さらには電圧を変化させる等して、その際の
周波数を計数することによって行なってい念。
（発明が解決しようとする課題）
このように従来のクロック発振異常の検出は故意に異常
状態を作シ出して、その安定性を調べることができた。
状態を作シ出して、その安定性を調べることができた。
しかしながら、クロック発振回路がシステムに組込まｎ
稼動した状態で、供給電源の瞬断等によって一時的に起
きる異常については検出できないという欠点があった。
稼動した状態で、供給電源の瞬断等によって一時的に起
きる異常については検出できないという欠点があった。
本発明の目的は上記欠点を解決するもので。
クロック発振回路がシステムに組込まれ稼動状態で容易
に、その異常発振を検出できるクロック発振異常検出回
路を提供することにある。
に、その異常発振を検出できるクロック発振異常検出回
路を提供することにある。
（課題を解決するための手段）
前記目的を達成するために本発明によるクロック発振異
常検出回路はクロック発振信号をその周期の４分の１周
期分連結させる遅延回路と。
常検出回路はクロック発振信号をその周期の４分の１周
期分連結させる遅延回路と。
前記遅延回路出力の前縁または後縁によって前記クロッ
ク発振信号の論理を記憶するラッチ回路と、前記ラッチ
回路出力が論理１ま次は０のとき、前記クロック発振信
号により、前記論理の数を計数し、一定値以上になった
とき１発振異常信号を出力する計数回路とから構成しで
ある。
ク発振信号の論理を記憶するラッチ回路と、前記ラッチ
回路出力が論理１ま次は０のとき、前記クロック発振信
号により、前記論理の数を計数し、一定値以上になった
とき１発振異常信号を出力する計数回路とから構成しで
ある。
（実 施 例）
以下１図面を参照して本発明をさらに詳しく説明する。
第１図は本発明によるクロック発振異常検出回路の実施
例を示すブロック図である。
例を示すブロック図である。
第２図および第３図は第１図の回路の正常動作および異
常動作のタイミングを示す図である。
常動作のタイミングを示す図である。
この実施例で使用しているクロック発振信号論理ラッチ
回路４は遅延出力の立下がりエツジで２ツチするタイプ
の回路である。
回路４は遅延出力の立下がりエツジで２ツチするタイプ
の回路である。
クロック発振信号ｌが入力すると、クロック発振信号１
は遅延回路２によってクロック発振周期の１４遅延させ
らｎる。
は遅延回路２によってクロック発振周期の１４遅延させ
らｎる。
クロック発振信号論理ラッチ回路４はｌ／４遅延出力３
の立ち下がシエッジでクロック発振信号の論理を２ツチ
する。
の立ち下がシエッジでクロック発振信号の論理を２ツチ
する。
異常回数計数回路６はラッチ回路出力５の論理が１であ
ったとき、クロック発振信号によってその論理ｌＯ数を
計数し、３回以上になると発振異常検出信号７を出力す
る。
ったとき、クロック発振信号によってその論理ｌＯ数を
計数し、３回以上になると発振異常検出信号７を出力す
る。
次に第２図および第３図のタイミング図によって正常お
よび異常動作をＮｙ？、ＢＡする。
よび異常動作をＮｙ？、ＢＡする。
正常動作では遅延回路出力３の立ち下がシェツジによる
クロック発振信号１０ラッチ回路出力５の論理はＯであ
るので、計数回路６は動作しない。したがって、異常回
数計数回路６の出カフは論理Ｏで異常検出は行なわｎな
い。
クロック発振信号１０ラッチ回路出力５の論理はＯであ
るので、計数回路６は動作しない。したがって、異常回
数計数回路６の出カフは論理Ｏで異常検出は行なわｎな
い。
異常動作では、遅延回路出力３の立ち下がシエツジによ
るクロック発振信号ｌのラッチ回路出力５の論理はｌと
なるので、計数回路６はクロック発振信号の立ち下がシ
毎に計数を行ない。
るクロック発振信号ｌのラッチ回路出力５の論理はｌと
なるので、計数回路６はクロック発振信号の立ち下がシ
毎に計数を行ない。
３個の論理工の計数によって発振異常検出信号を論理１
とし異常検出を行なう。
とし異常検出を行なう。
（発明の効果）
以上−説明したように本発明は偽周期遅延回路と、クロ
ック発振信号論理ラッチ回路と。
ック発振信号論理ラッチ回路と。
異常回数計数回路とから構成することにより。
通常のクロック発振では計数回路は異常を出力せず、３
逓倍の異常発振時に計数回路が動作し。
逓倍の異常発振時に計数回路が動作し。
異常を検出できる。
ま次１回路構成が簡単であるので、システムに組込み、
システムの信頼性９品質を向上させることができる。
システムの信頼性９品質を向上させることができる。
第１図は本発明によるクロック発振異常検出回路の実施
例を示すブロック図、第２図は第１図の回路の正常動作
時のタイミング図、第３図は第１図の回路の異常動作時
のタイミング図である。 ｉ−・・クロック発振信号 ２・・・１／１周期遅延回路 ３・・・遅延回路出力 ４・・・クロック発ｍ信号論理ラッチ回路５・・・ラッ
チ回路出力 ６・・・異常回数計数回路 ７・・・発振異常検出出力
例を示すブロック図、第２図は第１図の回路の正常動作
時のタイミング図、第３図は第１図の回路の異常動作時
のタイミング図である。 ｉ−・・クロック発振信号 ２・・・１／１周期遅延回路 ３・・・遅延回路出力 ４・・・クロック発ｍ信号論理ラッチ回路５・・・ラッ
チ回路出力 ６・・・異常回数計数回路 ７・・・発振異常検出出力
Claims (1)
- クロック発振信号をその周期の４分の１周期分遅延させ
る遅延回路と、前記遅延回路出力の前縁または後縁によ
つて前記クロツク発振信号の論理を記憶するラッチ回路
と、前記ラッチ回路出力が論理１または０のとき、前記
クロック発振信号により、前記論理の数を計数し、一定
値以上になつたとき、発振異常信号を出力する計数回路
とから構成したことを特徴とするクロック発振異常検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01267536A JP3110028B2 (ja) | 1989-10-13 | 1989-10-13 | クロツク発振異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01267536A JP3110028B2 (ja) | 1989-10-13 | 1989-10-13 | クロツク発振異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03130670A true JPH03130670A (ja) | 1991-06-04 |
| JP3110028B2 JP3110028B2 (ja) | 2000-11-20 |
Family
ID=17446188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01267536A Expired - Fee Related JP3110028B2 (ja) | 1989-10-13 | 1989-10-13 | クロツク発振異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110028B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7172528B2 (ja) | 2018-12-06 | 2022-11-16 | 村田機械株式会社 | 搬送車 |
-
1989
- 1989-10-13 JP JP01267536A patent/JP3110028B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3110028B2 (ja) | 2000-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159279A (en) | Apparatus and method for detecting out-of-lock condition in a phase lock loop | |
| KR890017866A (ko) | 필터회로 | |
| JP2001326566A (ja) | クロック異常検出回路 | |
| US4034303A (en) | Electronic pulse generating circuit for eliminating spike pulses | |
| JPH03130670A (ja) | クロツク発振異常検出回路 | |
| US6115438A (en) | Method and circuit for detecting a spurious lock signal from a lock detect circuit | |
| JPH11251885A (ja) | 半導体装置 | |
| US5126594A (en) | Voltage spike detection circuit for use in detecting clock edge transitions within a serial communication system | |
| KR19990060348A (ko) | 자체클럭을 이용한 클럭 감시회로 | |
| JPH07235831A (ja) | 周波数異常検出回路 | |
| KR0153601B1 (ko) | 프리런닝 루프회로 | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| JP2001237681A (ja) | 入力断検出装置 | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ | |
| KR100259353B1 (ko) | 효율적인 지연시간 측정을 위한 링 발진기 회로 | |
| JP2581024B2 (ja) | クロック異常検出回路 | |
| JPH05219097A (ja) | タイミング信号監視回路 | |
| JPS61131654A (ja) | ３状態信号復号方式 | |
| JPH01314450A (ja) | 異常クロック検出回路 | |
| KR20020017017A (ko) | 교환 시스템의 클럭 모니터링 장치 | |
| KR19980020699A (ko) | 인터럽트 발생 회로 | |
| JPH05122032A (ja) | 発振停止検出装置 | |
| JPH11163691A (ja) | デューティ補正回路 | |
| JPH05108414A (ja) | シングルチツプ・マイクロコンピユータ | |
| JPH04278614A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |