JP3110028B2 - クロツク発振異常検出回路 - Google Patents
クロツク発振異常検出回路Info
- Publication number
- JP3110028B2 JP3110028B2 JP01267536A JP26753689A JP3110028B2 JP 3110028 B2 JP3110028 B2 JP 3110028B2 JP 01267536 A JP01267536 A JP 01267536A JP 26753689 A JP26753689 A JP 26753689A JP 3110028 B2 JP3110028 B2 JP 3110028B2
- Authority
- JP
- Japan
- Prior art keywords
- clock oscillation
- circuit
- clock
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はデイジタル回路で使用されるクロツク信号の
発振回路、さらに詳しく云えば、水晶振動子によるクロ
ツク発振回路の異常発振検出回路に関する。
発振回路、さらに詳しく云えば、水晶振動子によるクロ
ツク発振回路の異常発振検出回路に関する。
（従来の技術） 水晶振動子を利用したクロツク発振回路は、その発振
周期が高精度であることから、デイジタル回路等では多
用されている。
周期が高精度であることから、デイジタル回路等では多
用されている。
しかしながら、発振回路の構成要素、方法によつては
動作が不安定となり、異常発振する場合があつた。かか
る場合は、ほとんどが３逓倍の異常発振となつていた。
動作が不安定となり、異常発振する場合があつた。かか
る場合は、ほとんどが３逓倍の異常発振となつていた。
クロツク発振の異常はクロツク発振回路によつて所定
の駆動がなされているシステムを暴走させる結果とな
る。
の駆動がなされているシステムを暴走させる結果とな
る。
そこで従来はこの異常発振をチエツクする方法とし
て、水晶振動子の負荷容量を変化させたり、供給電源を
瞬断させたり、さらには電圧を変化させる等して、その
際の周波数を計数することによつて行なつていた。
て、水晶振動子の負荷容量を変化させたり、供給電源を
瞬断させたり、さらには電圧を変化させる等して、その
際の周波数を計数することによつて行なつていた。
（発明が解決しようとする課題） このように従来のクロツク発振異常の検出は故意に異
常状態を作り出して、その安定性を調べることができ
た。
常状態を作り出して、その安定性を調べることができ
た。
しかしながら、クロツク発振回路がシステムに組込ま
れ稼動した状態で、供給電源の瞬断等によつて一時的に
起きる異常については検出できないという欠点があつ
た。
れ稼動した状態で、供給電源の瞬断等によつて一時的に
起きる異常については検出できないという欠点があつ
た。
本発明の目的は上記欠点を解決するもので、クロツク
発振回路がシステムに組込まれ稼動状態で容易に、その
異常発振を検出できるクロツク発振異常検出回路を提供
することにある。
発振回路がシステムに組込まれ稼動状態で容易に、その
異常発振を検出できるクロツク発振異常検出回路を提供
することにある。
（課題を解決するための手段） 前記目的を達成するために本発明によるクロック発振
異常検出回路は、クロック発振信号をその正常時の周期
の４分の１周期分遅延させる遅延回路と、 前記遅延回路出力の前縁または後縁によって前記クロ
ック発振信号の論理を記憶するラッチ回路と、 前記ラッチ回路出力において、異常動作状態であるこ
とを示す出力が継続しているとき、前記クロック発振信
号を計数し、一定値以上になったとき、発振異常信号を
出力する計数回路をから構成してある。
異常検出回路は、クロック発振信号をその正常時の周期
の４分の１周期分遅延させる遅延回路と、 前記遅延回路出力の前縁または後縁によって前記クロ
ック発振信号の論理を記憶するラッチ回路と、 前記ラッチ回路出力において、異常動作状態であるこ
とを示す出力が継続しているとき、前記クロック発振信
号を計数し、一定値以上になったとき、発振異常信号を
出力する計数回路をから構成してある。
（実 施 例） 以下、図面を参照して本発明をさらに詳しく説明す
る。第１図は本発明によるクロック発振異常検出回路の
実施例を示すブロツク図である。第２図および第３図は
第１図の回路の正常動作および異常動作のタイミングを
示す図である。この実施例で使用しているクロツク発振
信号論理ラツチ回路４は遅延出力の立下がりエツジでラ
ツチするタイプの回路である。
る。第１図は本発明によるクロック発振異常検出回路の
実施例を示すブロツク図である。第２図および第３図は
第１図の回路の正常動作および異常動作のタイミングを
示す図である。この実施例で使用しているクロツク発振
信号論理ラツチ回路４は遅延出力の立下がりエツジでラ
ツチするタイプの回路である。
クロツク発振信号１が入力すると、クロツク発振信号
１は遅延回路２によつてクロツク発振周期の1/4遅延さ
せられる。
１は遅延回路２によつてクロツク発振周期の1/4遅延さ
せられる。
クロツク発振信号論理ラツチ回路４は1/4遅延出力３
の立ち下がりエツジでクロツク発振信号の論理をラツチ
する。
の立ち下がりエツジでクロツク発振信号の論理をラツチ
する。
異常回数計数回路はラッチ回路出力５の論理が異常動
作状態であることを示す論理１であったとき、前記クロ
ック発振信号を計数し、３回以上になると、発振異常検
出信号７を出力する。
作状態であることを示す論理１であったとき、前記クロ
ック発振信号を計数し、３回以上になると、発振異常検
出信号７を出力する。
次に第２図および第３図のタイミング図によつて正常
および異常動作を説明する。
および異常動作を説明する。
正常動作では遅延回路出力３の立ち下がりエツジによ
るクロツク発振信号１のラツチ回路出力５の論理は０で
あるので、計数回路６は動作しない。したがつて、異常
回数計数回路６の出力７は論理０で異常検出は行なわれ
ない。
るクロツク発振信号１のラツチ回路出力５の論理は０で
あるので、計数回路６は動作しない。したがつて、異常
回数計数回路６の出力７は論理０で異常検出は行なわれ
ない。
異常動作では、遅延回路出力３の立ち下がりエツジに
よるクロツク発振信号１のラツチ回路出力５の論理は１
となるので、計数回路６はクロツク発振信号の立ち下が
り毎に計数を行ない、３個の論理１の計数によつて発振
異常検出信号を論理１とし異常検出を行なう。
よるクロツク発振信号１のラツチ回路出力５の論理は１
となるので、計数回路６はクロツク発振信号の立ち下が
り毎に計数を行ない、３個の論理１の計数によつて発振
異常検出信号を論理１とし異常検出を行なう。
（発明の効果） 以上、説明したように本発明は1/4周期遅延回路と、
クロツク発振信号論理ラツチ回路と、異常回数計数回路
とから構成することにより、通常のクロツク発振では計
数回路は異常を出力せず、３逓倍の異常発振時に計数回
路が動作し、異常を検出できる。
クロツク発振信号論理ラツチ回路と、異常回数計数回路
とから構成することにより、通常のクロツク発振では計
数回路は異常を出力せず、３逓倍の異常発振時に計数回
路が動作し、異常を検出できる。
また、回路構成が簡単であるので、システムに組込
み、システムの信頼性、品質を向上させることができ
る。
み、システムの信頼性、品質を向上させることができ
る。
第１図は本発明によるクロツク発振異常検出回路の実施
例を示すブロツク図、第２図は第１図の回路の正常動作
時のタイミング図、第３図は第１図の回路の異常動作時
のタイミング図である。 １……クロツク発振信号 ２……1/4周期遅延回路 ３……遅延回路出力 ４……クロツク発振信号論理ラツチ回路 ５……ラツチ回路出力 ６……異常回数計数回路 ７……発振異常検出出力
例を示すブロツク図、第２図は第１図の回路の正常動作
時のタイミング図、第３図は第１図の回路の異常動作時
のタイミング図である。 １……クロツク発振信号 ２……1/4周期遅延回路 ３……遅延回路出力 ４……クロツク発振信号論理ラツチ回路 ５……ラツチ回路出力 ６……異常回数計数回路 ７……発振異常検出出力
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−53624（ＪＰ，Ａ) 特開 昭63−123216（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/00 G01R 29/02 H03K 5/19
Claims (1)
- 【請求項１】クロック発振信号をその正常時の周期の４
分の１周期分遅延させる遅延回路と、 前記遅延回路出力の前縁または後縁によって前記クロッ
ク発振信号の論理を記憶するラッチ回路と、 前記ラッチ回路出力において、異常動作状態であること
を示す出力が継続しているとき、前記クロック発振信号
を計数し、一定値以上になったとき、発振異常信号を出
力する計数回路とから構成したことを特徴とするクロッ
ク発振異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01267536A JP3110028B2 (ja) | 1989-10-13 | 1989-10-13 | クロツク発振異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01267536A JP3110028B2 (ja) | 1989-10-13 | 1989-10-13 | クロツク発振異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03130670A JPH03130670A (ja) | 1991-06-04 |
| JP3110028B2 true JP3110028B2 (ja) | 2000-11-20 |
Family
ID=17446188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01267536A Expired - Fee Related JP3110028B2 (ja) | 1989-10-13 | 1989-10-13 | クロツク発振異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110028B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7172528B2 (ja) | 2018-12-06 | 2022-11-16 | 村田機械株式会社 | 搬送車 |
-
1989
- 1989-10-13 JP JP01267536A patent/JP3110028B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7172528B2 (ja) | 2018-12-06 | 2022-11-16 | 村田機械株式会社 | 搬送車 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03130670A (ja) | 1991-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159279A (en) | Apparatus and method for detecting out-of-lock condition in a phase lock loop | |
| JP3110028B2 (ja) | クロツク発振異常検出回路 | |
| US4034303A (en) | Electronic pulse generating circuit for eliminating spike pulses | |
| US5734273A (en) | Phase lock detector | |
| JPS6199415A (ja) | 周波数カウンタ装置 | |
| JP2722582B2 (ja) | グリッチ検出回路 | |
| JPH06188872A (ja) | 同期保護回路 | |
| JP3132611B2 (ja) | トリガ回路 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JPH05219097A (ja) | タイミング信号監視回路 | |
| GB2379027A (en) | Pulse mid-point detector | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| JP2598547Y2 (ja) | 半導体試験装置用パターン発生器 | |
| JP2000307558A (ja) | クロック断検出回路 | |
| JPH01212368A (ja) | パルス幅計測回路 | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| JP2824080B2 (ja) | 周期計測回路 | |
| KR890004865Y1 (ko) | 카운터를 이용한 지연단축형 분주회로 | |
| JP2581024B2 (ja) | クロック異常検出回路 | |
| JPH0756579Y2 (ja) | 周波数継電器装置 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| SU1742812A1 (ru) | Указатель экстремума | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JP2580824B2 (ja) | クロック障害検出回路 | |
| JPH05297035A (ja) | 周波数検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |