JP2580824B2 - クロック障害検出回路 - Google Patents
クロック障害検出回路Info
- Publication number
- JP2580824B2 JP2580824B2 JP2062938A JP6293890A JP2580824B2 JP 2580824 B2 JP2580824 B2 JP 2580824B2 JP 2062938 A JP2062938 A JP 2062938A JP 6293890 A JP6293890 A JP 6293890A JP 2580824 B2 JP2580824 B2 JP 2580824B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- clock
- signal
- failure detection
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック信号の障害検出回路に関する。
従来、クロック障害検出回路は単安定マルチバイブレ
ータ（以下モノマルチと記す）とこのモノマルチと接続
する抵抗とコンデンサを組み合わせて構成されていた。
第５図に従来のクロック障害検出回路を示す。第５図に
おいて、モノマルチMMは入力されるクロックの変化点
（立上りまたは立下り）を検出し、コンデンサＣと抵抗
Ｒの値により決まるある一定の時間幅Ｔをもつパルスを
出力する。クロックの周期が時間幅Ｔよりも短い場合は
モノマルチMMは出力信号を出し続けた状態になり、クロ
ックが停止すると、停止した瞬間から時間Ｔだけ経過し
た後にモノマルチMMの出力も停止する動作を行う。第６
図にタイムチャートを示す。今、モノマルチMMはクロッ
クの立上りを検出して時間幅Ｔのパルスを出力し、クロ
ックの周期（tn−tn-1）がＴよりも短いとする。クロッ
クが周期tn−tn-1で規則的にモノマルチMMに入力されれ
ば、モノマルチMMの出力信号はハイレベルのまま維持さ
れるが、時間t3の位置でクロックが断となり、立上り変
化がなくなると、時間t2の位置から時間Ｔだけ経過した
後にモノマルチMMの出力はローレベルになる。時間t4の
位置で再び立上り変化があると、モノマルチMMの出力も
再びハイレベルに復旧する。つまり、モノマルチMMの出
力がローレベルになったことで、クロックの障害が発生
したことが検出できる。
ータ（以下モノマルチと記す）とこのモノマルチと接続
する抵抗とコンデンサを組み合わせて構成されていた。
第５図に従来のクロック障害検出回路を示す。第５図に
おいて、モノマルチMMは入力されるクロックの変化点
（立上りまたは立下り）を検出し、コンデンサＣと抵抗
Ｒの値により決まるある一定の時間幅Ｔをもつパルスを
出力する。クロックの周期が時間幅Ｔよりも短い場合は
モノマルチMMは出力信号を出し続けた状態になり、クロ
ックが停止すると、停止した瞬間から時間Ｔだけ経過し
た後にモノマルチMMの出力も停止する動作を行う。第６
図にタイムチャートを示す。今、モノマルチMMはクロッ
クの立上りを検出して時間幅Ｔのパルスを出力し、クロ
ックの周期（tn−tn-1）がＴよりも短いとする。クロッ
クが周期tn−tn-1で規則的にモノマルチMMに入力されれ
ば、モノマルチMMの出力信号はハイレベルのまま維持さ
れるが、時間t3の位置でクロックが断となり、立上り変
化がなくなると、時間t2の位置から時間Ｔだけ経過した
後にモノマルチMMの出力はローレベルになる。時間t4の
位置で再び立上り変化があると、モノマルチMMの出力も
再びハイレベルに復旧する。つまり、モノマルチMMの出
力がローレベルになったことで、クロックの障害が発生
したことが検出できる。
上述した従来のクロック障害検出回路は障害検出対象
となるクロックをモノマルチに入力し、このモノマルチ
の出力信号を直接クロック障害検出信号として用いてい
るため、次の欠点を有する。
となるクロックをモノマルチに入力し、このモノマルチ
の出力信号を直接クロック障害検出信号として用いてい
るため、次の欠点を有する。
第１にモノマルチの出力パルス幅はあまり小さくする
ことはできないため、クロックの周期がモノマルチの出
力パルス幅に比べて十分小さい場合、クロックの瞬断の
ような短時間の障害は検出できない。
ことはできないため、クロックの周期がモノマルチの出
力パルス幅に比べて十分小さい場合、クロックの瞬断の
ような短時間の障害は検出できない。
第２にクロックの周波数が高い方向に変動した場合、
この周波数異常は検出できない。
この周波数異常は検出できない。
第３にクロックの周波数が低い方向に変動した場合、
このクロックの周期がモノマルチのパルス幅より小さい
限り、周波数異常は検出できない。
このクロックの周期がモノマルチのパルス幅より小さい
限り、周波数異常は検出できない。
本発明のクロック障害検出回路は受信した外部クロッ
ク信号で歩進する第１カウンタと、前記外部クロック信
号より低い周波数で発振する発振器から受信したクロッ
ク信号で歩進する第２カウンタと、前記外部クロック信
号より高い周波数で発振する発振器から受信したクロッ
ク信号で歩進する第３カウンタと、前記第２カウンタの
桁上り信号を受信して歩進しかつ前記第１カウンタの桁
上り信号を受信してリセット動作をする第４カウンタ
と、前記第１カウンタの桁上り信号を受信して歩進しか
つ前記第３カウンタの桁上り信号を受信してリセット動
作をする第５カウンタとを備える。
ク信号で歩進する第１カウンタと、前記外部クロック信
号より低い周波数で発振する発振器から受信したクロッ
ク信号で歩進する第２カウンタと、前記外部クロック信
号より高い周波数で発振する発振器から受信したクロッ
ク信号で歩進する第３カウンタと、前記第２カウンタの
桁上り信号を受信して歩進しかつ前記第１カウンタの桁
上り信号を受信してリセット動作をする第４カウンタ
と、前記第１カウンタの桁上り信号を受信して歩進しか
つ前記第３カウンタの桁上り信号を受信してリセット動
作をする第５カウンタとを備える。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す。カウンタCNT0は障
害検出対象となるクロック（周波数はIN）を受けて歩
進し、カウント値がＮになると桁上り信号（CO）を出力
すると同時に、この桁上り信号で自己のカウンタCNT0を
リセット（RST）する動作を行う。カウンタCNT1は発振
器OSC1（周波数はＬ）からクロックを受けて歩進し、
カウント値がＮになると桁上り信号（CO）を出力すると
同時に、この桁上り信号で自己のカウンタCNT1をリセッ
ト（RST）する動作を行う。カウンタCNT2についても発
振器OSC2（周波数はＨ）からのクロックを受けて、上
述のカウンタCNT0,CNT1と同様の動作を行う。カウンタC
NT3はカウンタCNT1の桁上り信号（CO）を受けて歩進
し、カウンタCNT0の桁上り信号（CO）を受けてリセット
動作を行う。カウンタCNT4はカウンタCNT0の桁上り信号
（CO）を受けて歩進し、カウンタCNT2の桁上り信号（C
O）を受けてリセット動作を行う。ゲートGTはオア回路
であり、カウンタCNT3のカウント値＝２の信号とカウン
タCNT4のカウント値＝２の信号を受け、それらの論理和
（オア論理）をとり、その結果を出力信号として出力し
ている。
害検出対象となるクロック（周波数はIN）を受けて歩
進し、カウント値がＮになると桁上り信号（CO）を出力
すると同時に、この桁上り信号で自己のカウンタCNT0を
リセット（RST）する動作を行う。カウンタCNT1は発振
器OSC1（周波数はＬ）からクロックを受けて歩進し、
カウント値がＮになると桁上り信号（CO）を出力すると
同時に、この桁上り信号で自己のカウンタCNT1をリセッ
ト（RST）する動作を行う。カウンタCNT2についても発
振器OSC2（周波数はＨ）からのクロックを受けて、上
述のカウンタCNT0,CNT1と同様の動作を行う。カウンタC
NT3はカウンタCNT1の桁上り信号（CO）を受けて歩進
し、カウンタCNT0の桁上り信号（CO）を受けてリセット
動作を行う。カウンタCNT4はカウンタCNT0の桁上り信号
（CO）を受けて歩進し、カウンタCNT2の桁上り信号（C
O）を受けてリセット動作を行う。ゲートGTはオア回路
であり、カウンタCNT3のカウント値＝２の信号とカウン
タCNT4のカウント値＝２の信号を受け、それらの論理和
（オア論理）をとり、その結果を出力信号として出力し
ている。
今、障害検出対象となるクロックの周波数INと発振
器OSC1の周波数Ｌと発振器OSC2の周波数Ｈとの間に
はＬ＜IN＜Ｈとなる関係が成り立つとする。第２
図にカウンタCNT0,CNT1,CNT2の桁上り信号（CO）とカウ
ンタCNT3,CNT4のカウント値とを表すタイムチャートを
示す。このタイムチャートに示すようにＬ＜IN＜
Ｈの関係が成り立っている限り、カウンタCNT3,CNT4の
値は０又は１となり、ゲートGTの出力には信号が送出さ
れることはない。
器OSC1の周波数Ｌと発振器OSC2の周波数Ｈとの間に
はＬ＜IN＜Ｈとなる関係が成り立つとする。第２
図にカウンタCNT0,CNT1,CNT2の桁上り信号（CO）とカウ
ンタCNT3,CNT4のカウント値とを表すタイムチャートを
示す。このタイムチャートに示すようにＬ＜IN＜
Ｈの関係が成り立っている限り、カウンタCNT3,CNT4の
値は０又は１となり、ゲートGTの出力には信号が送出さ
れることはない。
次に、障害検出対象のクロックの周波数INが異常と
なり、低い周波数の方向に変動して、IN＜Ｌ＜Ｈ
となった場合のタイムチャートを第３図に示す。このタ
イムチャートに示すように、カウンタCNT0の動作速度が
遅くなるため、カウンタCNT0の桁上り信号（CO）の１周
期の間にカウンタCNT1の桁上り信号（CO）が２つ発生す
る場合が必ず存在することになる。従って、カウンタCN
T3の値が２となる時間が存在し、ゲートGTの出力に信号
が現われる。
なり、低い周波数の方向に変動して、IN＜Ｌ＜Ｈ
となった場合のタイムチャートを第３図に示す。このタ
イムチャートに示すように、カウンタCNT0の動作速度が
遅くなるため、カウンタCNT0の桁上り信号（CO）の１周
期の間にカウンタCNT1の桁上り信号（CO）が２つ発生す
る場合が必ず存在することになる。従って、カウンタCN
T3の値が２となる時間が存在し、ゲートGTの出力に信号
が現われる。
逆に、障害検出対象のクロック周波数INが高い周波
数の方向に変動してＬ＜Ｈ＜INとなった場合のタ
イムチャートを第４図に示す。このタイムチャートに示
すように、カウンタCNT0の動作速度が速くなるため、カ
ウンタCNT2の桁上がり信号（CO）の１周期の間に，カウ
ンタCNT0の桁上がり信号（CO）が２つ発生する場合が必
ず存在することになる。従って、カウンタCNT4の値が２
となる時間が存在し、ゲートGTの出力に信号が現われ
る。このゲートGTの出力信号をクロック障害検出信号と
して用いればよい。
数の方向に変動してＬ＜Ｈ＜INとなった場合のタ
イムチャートを第４図に示す。このタイムチャートに示
すように、カウンタCNT0の動作速度が速くなるため、カ
ウンタCNT2の桁上がり信号（CO）の１周期の間に，カウ
ンタCNT0の桁上がり信号（CO）が２つ発生する場合が必
ず存在することになる。従って、カウンタCNT4の値が２
となる時間が存在し、ゲートGTの出力に信号が現われ
る。このゲートGTの出力信号をクロック障害検出信号と
して用いればよい。
以上説明したように本発明によれば、周波数の異なる
２つの発振器とカウンタとを用いることにより、クロッ
クの瞬断のような短時間の障害も検出可能であり、かつ
クロックの周波数が高低どちらに変動してもクロック異
常が検出可能となる。
２つの発振器とカウンタとを用いることにより、クロッ
クの瞬断のような短時間の障害も検出可能であり、かつ
クロックの周波数が高低どちらに変動してもクロック異
常が検出可能となる。
第１図，第２図，第３図及び第４図は本発明の一実施例
を示す図、第５図及び第６図は従来のクロック障害検出
回路を示す図である。 CNT0,CNT1,CNT2,CNT3,CNT4……カウンタ、OSC1,OSC2…
…発振器、GT……ゲート。
を示す図、第５図及び第６図は従来のクロック障害検出
回路を示す図である。 CNT0,CNT1,CNT2,CNT3,CNT4……カウンタ、OSC1,OSC2…
…発振器、GT……ゲート。
Claims (1)
- 【請求項１】受信した外部クロック信号で歩進する第１
カウンタと、前記外部クロック信号より低い周波数で発
振する発振器から受信したクロック信号で歩進する第２
カウンタと、前記外部クロック信号より高い周波数で発
振する発振器から受信したクロック信号で歩進する第３
カウンタと、前記カウンタの桁上り信号を受信して歩進
しかつ前記第１カウンタの桁上り信号を受信してリセッ
ト動作をする第４カウンタと、前記第１カウンタの桁上
り信号を受信して歩進しかつ前記第３カウンタの桁上り
信号を受信してリセット動作をする第５カウンタとを備
えることを特徴とするクロック障害検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062938A JP2580824B2 (ja) | 1990-03-13 | 1990-03-13 | クロック障害検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062938A JP2580824B2 (ja) | 1990-03-13 | 1990-03-13 | クロック障害検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03262319A JPH03262319A (ja) | 1991-11-22 |
| JP2580824B2 true JP2580824B2 (ja) | 1997-02-12 |
Family
ID=13214744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2062938A Expired - Lifetime JP2580824B2 (ja) | 1990-03-13 | 1990-03-13 | クロック障害検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580824B2 (ja) |
-
1990
- 1990-03-13 JP JP2062938A patent/JP2580824B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03262319A (ja) | 1991-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391240B2 (en) | Clock anomaly detection circuit and clock anomaly detection method | |
| US5818265A (en) | Digital phase detector | |
| JP2580824B2 (ja) | クロック障害検出回路 | |
| JPH0918306A (ja) | クロック異常検出回路 | |
| KR100221496B1 (ko) | 동기상태 감시회로 | |
| JP2911130B2 (ja) | 位相差検出装置 | |
| JP2984802B2 (ja) | 入力信号異常検出回路 | |
| JP2742828B2 (ja) | 原点回路 | |
| JP2824080B2 (ja) | 周期計測回路 | |
| JP3505932B2 (ja) | 原点検出装置 | |
| JP3372891B2 (ja) | クロック断検出回路 | |
| JP3110028B2 (ja) | クロツク発振異常検出回路 | |
| JPS5921061B2 (ja) | 演算処理装置の暴走検知及び復帰装置 | |
| JP2885494B2 (ja) | クロックパルス発生回路 | |
| JPH028492B2 (ja) | ||
| JPH0226427B2 (ja) | ||
| JPH01212368A (ja) | パルス幅計測回路 | |
| JP2605497B2 (ja) | 振動式センサ | |
| JPH087701Y2 (ja) | カウンタ計数用のクロック信号入力回路 | |
| JPH03283056A (ja) | 磁気ディスク装置 | |
| JPS598426A (ja) | 波形異常検出器 | |
| JPH0316313A (ja) | パルス欠如検出器 | |
| JPH03250226A (ja) | ウォッチドッグタイマー | |
| JPH06132798A (ja) | パルス検出回路 | |
| JPH0378586B2 (ja) |