JPH0918306A - クロック異常検出回路 - Google Patents
クロック異常検出回路Info
- Publication number
- JPH0918306A JPH0918306A JP16071895A JP16071895A JPH0918306A JP H0918306 A JPH0918306 A JP H0918306A JP 16071895 A JP16071895 A JP 16071895A JP 16071895 A JP16071895 A JP 16071895A JP H0918306 A JPH0918306 A JP H0918306A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- abnormality
- counting
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 回路構成簡単にして、クロックがその１／２
周期を超えて無変化状態にあることを高精度に検出する
こと。 【構成】 受信クロックＲＣＫは変化点検出回路２で異
常検出用クロック源１からの高周波クロックＣＫに同期
化された上、同期化受信クロックの立上り、立下りそれ
ぞれの変化点が検出されるが、この変化点検出信号６が
得られる度に、クロックＣＫを計数している計数回路７
がリセットされている状態で、クロックＲＣＫの異常に
より、回路７が一時的にせよリセットされなければ、判
定回路８からは、計数値が閾値９を上回った旨の判定結
果が得られるものである。
周期を超えて無変化状態にあることを高精度に検出する
こと。 【構成】 受信クロックＲＣＫは変化点検出回路２で異
常検出用クロック源１からの高周波クロックＣＫに同期
化された上、同期化受信クロックの立上り、立下りそれ
ぞれの変化点が検出されるが、この変化点検出信号６が
得られる度に、クロックＣＫを計数している計数回路７
がリセットされている状態で、クロックＲＣＫの異常に
より、回路７が一時的にせよリセットされなければ、判
定回路８からは、計数値が閾値９を上回った旨の判定結
果が得られるものである。
Description
【０００１】
【産業上の利用分野】本発明は、受信クロックが所定周
期で交互に立上り、立下っていないことを高精度に検出
するためのクロック異常検出回路に関するものである。
期で交互に立上り、立下っていないことを高精度に検出
するためのクロック異常検出回路に関するものである。
【０００２】
【従来の技術】これまで、この種クロックが異常状態に
あるか否かを監視するには、専らリトリガブル・モノス
テ−ブル・マルチバイブレ−タ（以下、再トリガ可ワン
ショット回路と称す）が用いられているのが実情であ
る。再トリガ可ワンショット回路は、図３に示すよう
に、回路本体に対し抵抗ＲおよびコンデンサＣが外付け
された状態として構成されており、これに、監視対象と
しての受信クロックＲＣＫがトリガ入力として印加され
るものとなっている。さて、受信クロックＲＣＫ自体
は、本来、所定周期で立上り、また立下っていることか
ら、したがって、抵抗ＲとコンデンサＣによって定まる
時定数に応じた期間内に、受信クロックＲＣＫが周期的
に立上がるか、または立下がる場合は、その度に再トリ
ガ可ワンショット回路は再トリガされる結果として、そ
のトリガ出力（Ｑ出力）状態は常時“Ｈ”状態におかれ
るものとなっている。しかしながら、その期間内に、受
信クロックＲＣＫが周期的に立上がらないか、または立
下がらない場合には、そのトリガ出力（Ｑ出力）状態は
少なくとも一時的に“Ｌ”状態におかれることは明らか
である。即ち、この“Ｌ”状態の出現を以て、受信クロ
ックＲＣＫの異常が検出され得るものである。
あるか否かを監視するには、専らリトリガブル・モノス
テ−ブル・マルチバイブレ−タ（以下、再トリガ可ワン
ショット回路と称す）が用いられているのが実情であ
る。再トリガ可ワンショット回路は、図３に示すよう
に、回路本体に対し抵抗ＲおよびコンデンサＣが外付け
された状態として構成されており、これに、監視対象と
しての受信クロックＲＣＫがトリガ入力として印加され
るものとなっている。さて、受信クロックＲＣＫ自体
は、本来、所定周期で立上り、また立下っていることか
ら、したがって、抵抗ＲとコンデンサＣによって定まる
時定数に応じた期間内に、受信クロックＲＣＫが周期的
に立上がるか、または立下がる場合は、その度に再トリ
ガ可ワンショット回路は再トリガされる結果として、そ
のトリガ出力（Ｑ出力）状態は常時“Ｈ”状態におかれ
るものとなっている。しかしながら、その期間内に、受
信クロックＲＣＫが周期的に立上がらないか、または立
下がらない場合には、そのトリガ出力（Ｑ出力）状態は
少なくとも一時的に“Ｌ”状態におかれることは明らか
である。即ち、この“Ｌ”状態の出現を以て、受信クロ
ックＲＣＫの異常が検出され得るものである。
【０００３】なお、この種技術に関するものとしては、
例えば特開平２ー２９６４１１号公報が挙げられる。こ
れによる場合、２つのカウンタ各々では、それぞれ受信
クロック、自律クロック（周期は受信クロックに同一）
が独立に計数されている状態で、それらカウンタ各々で
の計数値のその絶対差が設定値に達したことを以て、受
信クロックの異常が検出されたものとなっている。
例えば特開平２ー２９６４１１号公報が挙げられる。こ
れによる場合、２つのカウンタ各々では、それぞれ受信
クロック、自律クロック（周期は受信クロックに同一）
が独立に計数されている状態で、それらカウンタ各々で
の計数値のその絶対差が設定値に達したことを以て、受
信クロックの異常が検出されたものとなっている。
【０００４】
【発明が解決しようとする課題】しかしながら、再トリ
ガ可ワンショット回路によるクロック異常検出において
は、その回路本体に外付けされている抵抗、コンデンサ
各々の回路定数は任意に高精度に設定され得ないばかり
か、それら回路定数は周囲の環境状態や経年変化により
大きく変化する虞があり、これがためにトリガ出力のパ
ルス幅がばらつき、クロック異常は高精度に検出され得
ないものとなっている。また、上記公報による場合に
は、クロック異常は一応高精度に検出可とされている
も、回路構成の複雑化は否めないものとなっている。よ
って、本発明の目的は、回路構成簡単にして、クロック
がその１／２周期を超えて無変化状態にあることを高精
度に検出し得るクロック異常検出回路を供するにある。
ガ可ワンショット回路によるクロック異常検出において
は、その回路本体に外付けされている抵抗、コンデンサ
各々の回路定数は任意に高精度に設定され得ないばかり
か、それら回路定数は周囲の環境状態や経年変化により
大きく変化する虞があり、これがためにトリガ出力のパ
ルス幅がばらつき、クロック異常は高精度に検出され得
ないものとなっている。また、上記公報による場合に
は、クロック異常は一応高精度に検出可とされている
も、回路構成の複雑化は否めないものとなっている。よ
って、本発明の目的は、回路構成簡単にして、クロック
がその１／２周期を超えて無変化状態にあることを高精
度に検出し得るクロック異常検出回路を供するにある。
【０００５】
【課題を解決するための手段】上記目的は、その構成要
素として、受信クロックの１／ｎの周期を以て高周波ク
ロックを発振出力する異常検出用クロック源と、該クロ
ック源からの高周波クロックに受信クロックを同期化し
た上、同期化受信クロックの立上り、立下りそれぞれの
変化点を検出する変化点検出回路と、該変化点検出回路
から変化点検出信号が得られる度に計数値がリセットさ
れつつ、上記異常検出用クロック源からの高周波クロッ
クを計数する計数回路と、該計数回路からの計数値を設
定閾値と常時比較することによって、受信クロックが該
受信クロックの１／２周期を超えて無変化状態にあるこ
とを以て異常として判定する判定回路とを具備せしめる
ことで達成される。
素として、受信クロックの１／ｎの周期を以て高周波ク
ロックを発振出力する異常検出用クロック源と、該クロ
ック源からの高周波クロックに受信クロックを同期化し
た上、同期化受信クロックの立上り、立下りそれぞれの
変化点を検出する変化点検出回路と、該変化点検出回路
から変化点検出信号が得られる度に計数値がリセットさ
れつつ、上記異常検出用クロック源からの高周波クロッ
クを計数する計数回路と、該計数回路からの計数値を設
定閾値と常時比較することによって、受信クロックが該
受信クロックの１／２周期を超えて無変化状態にあるこ
とを以て異常として判定する判定回路とを具備せしめる
ことで達成される。
【０００６】
【作用】受信クロックは、変化点検出回路で異常検出用
クロック源からの高周波クロックに同期化された上、同
期化受信クロックの立上り、立下りそれぞれの変化点が
検出されるが、この変化点検出信号をリセット信号とし
て、異常検出用クロック源からの高周波クロックを計数
している計数回路がリセットされるようにしたものであ
る。しかして、受信クロックが正常な状態では、計数回
路の計数値は設定閾値に達する前にリセットされ、その
設定閾値を上回ることはないものである。しかしなが
ら、受信クロックの異常により、計数回路がリセットさ
れるべき時点でリセットされなければ、その計数値は設
定閾値を上回るようになるが、この旨の判定結果を以て
受信クロックの異常が検出され得るものである。
クロック源からの高周波クロックに同期化された上、同
期化受信クロックの立上り、立下りそれぞれの変化点が
検出されるが、この変化点検出信号をリセット信号とし
て、異常検出用クロック源からの高周波クロックを計数
している計数回路がリセットされるようにしたものであ
る。しかして、受信クロックが正常な状態では、計数回
路の計数値は設定閾値に達する前にリセットされ、その
設定閾値を上回ることはないものである。しかしなが
ら、受信クロックの異常により、計数回路がリセットさ
れるべき時点でリセットされなければ、その計数値は設
定閾値を上回るようになるが、この旨の判定結果を以て
受信クロックの異常が検出され得るものである。
【０００７】
【実施例】以下、本発明を図１，図２により説明する。
さて、図１には本発明によるクロック異常検出回路の一
例での具体的回路構成が示されているが、これによる場
合、クロック異常検出回路は、受信クロックＲＣＫの１
／ｎの周期を以て高周波クロックＣＫを発振出力する異
常検出用クロック源１と、異常検出用クロック源１から
の高周波クロックＣＫに受信クロックＲＣＫをフリップ
フロップ３，４により同期化せしめた上、同期化受信ク
ロックの立上り、立下りそれぞれの変化点を排他的論理
和ゲート５によって検出する変化点検出回路２と、変化
点検出回路２から変化点検出信号（ＥＤ）６が得られる
度に計数値Ｑn （実際には、Ｑn 〜Ｑ0 であるが、図面
の簡単化上、Ｑn として示す）がリセットされつつ、異
常検出用クロック源１からの高周波クロックＣＫを計数
する計数回路（具体的には（ｎ＋１）ビットカウンタ）
７と、計数回路７からの計数値Ｑn を設定閾値９と常時
比較することによって、受信クロックＲＣＫがその１／
２周期を超えて無変化状態にあることを以て異常（障害
検出ＡＬＭ）として判定する判定回路８とから構成され
たものとなっている。但し、上記（ｎ＋１）ビットカウ
ンタにおける「ｎ」と、受信クロックの１／ｎにおける
「ｎ」との間には直接的な関係はなく、（ｎ＋１）ビッ
トカウンタにおける「ｎ」の値としては、受信クロック
ＲＣＫ、高周波クロックＣＫの周期をそれぞれＴ、ｔと
して、Ｔ／２＜ｔ×２n+1 を満足する最小整数値として
設定されればよいものである。
さて、図１には本発明によるクロック異常検出回路の一
例での具体的回路構成が示されているが、これによる場
合、クロック異常検出回路は、受信クロックＲＣＫの１
／ｎの周期を以て高周波クロックＣＫを発振出力する異
常検出用クロック源１と、異常検出用クロック源１から
の高周波クロックＣＫに受信クロックＲＣＫをフリップ
フロップ３，４により同期化せしめた上、同期化受信ク
ロックの立上り、立下りそれぞれの変化点を排他的論理
和ゲート５によって検出する変化点検出回路２と、変化
点検出回路２から変化点検出信号（ＥＤ）６が得られる
度に計数値Ｑn （実際には、Ｑn 〜Ｑ0 であるが、図面
の簡単化上、Ｑn として示す）がリセットされつつ、異
常検出用クロック源１からの高周波クロックＣＫを計数
する計数回路（具体的には（ｎ＋１）ビットカウンタ）
７と、計数回路７からの計数値Ｑn を設定閾値９と常時
比較することによって、受信クロックＲＣＫがその１／
２周期を超えて無変化状態にあることを以て異常（障害
検出ＡＬＭ）として判定する判定回路８とから構成され
たものとなっている。但し、上記（ｎ＋１）ビットカウ
ンタにおける「ｎ」と、受信クロックの１／ｎにおける
「ｎ」との間には直接的な関係はなく、（ｎ＋１）ビッ
トカウンタにおける「ｎ」の値としては、受信クロック
ＲＣＫ、高周波クロックＣＫの周期をそれぞれＴ、ｔと
して、Ｔ／２＜ｔ×２n+1 を満足する最小整数値として
設定されればよいものである。
【０００８】その回路動作であるが、図２にその一例で
の回路動作を示す。図示のように、受信クロックＲＣＫ
が正常状態にある場合には、計数回路７はＴ／２毎にリ
セットされることから、その計数値Ｑn は“２”を超え
ることはないものとなっている。しかしながら、受信ク
ロックＲＣＫが異常状態に陥り、一時的にせよその信号
レベルが“Ｌ”状態に変化すべき時点に“Ｈ”状態、ま
たは“Ｈ”状態に変化すべき時点に“Ｌ”状態に引き続
きおかれたとすれば、その時点で変化点検出信号６が得
られず、したがって、計数回路７では、その計数値Ｑｎ
が正常時の最大値である“２”を超えて、更に更新され
るところとなるものである。さて、判定回路８は計数回
路７の計数値Ｑn が“３”以上にあることを閾値９によ
って判定するために設けられているが、より速やかに受
信クロックＲＣＫの異常を検出するには、閾値９として
“３”が設定されれば必要十分なわけである（図示の例
では、閾値９は“６”に設定）。換言すれば、閾値９と
して“３”が設定されている場合には、計数値Ｑn が
“３”に達したことを以て、受信クロックＲＣＫが異常
であることを示す障害検出信号ＡＬＭが判定回路８より
出力されればよいものである。因みに、本例では、障害
検出信号ＡＬＭは計数回路７での計数イネ−ブル制御信
号として帰還されており、障害検出信号ＡＬＭが得られ
た時点から、異常が回復されるまでの間、計数回路７で
の計数動作は停止されたものとなっている。計数回路７
に対し、設定閾値が相異なる判定回路を複数備える場合
には、受信クロックＲＣＫの異常はその態様（瞬断、断
絶異常等）が区分けされた状態として検出され得るもの
である。
の回路動作を示す。図示のように、受信クロックＲＣＫ
が正常状態にある場合には、計数回路７はＴ／２毎にリ
セットされることから、その計数値Ｑn は“２”を超え
ることはないものとなっている。しかしながら、受信ク
ロックＲＣＫが異常状態に陥り、一時的にせよその信号
レベルが“Ｌ”状態に変化すべき時点に“Ｈ”状態、ま
たは“Ｈ”状態に変化すべき時点に“Ｌ”状態に引き続
きおかれたとすれば、その時点で変化点検出信号６が得
られず、したがって、計数回路７では、その計数値Ｑｎ
が正常時の最大値である“２”を超えて、更に更新され
るところとなるものである。さて、判定回路８は計数回
路７の計数値Ｑn が“３”以上にあることを閾値９によ
って判定するために設けられているが、より速やかに受
信クロックＲＣＫの異常を検出するには、閾値９として
“３”が設定されれば必要十分なわけである（図示の例
では、閾値９は“６”に設定）。換言すれば、閾値９と
して“３”が設定されている場合には、計数値Ｑn が
“３”に達したことを以て、受信クロックＲＣＫが異常
であることを示す障害検出信号ＡＬＭが判定回路８より
出力されればよいものである。因みに、本例では、障害
検出信号ＡＬＭは計数回路７での計数イネ−ブル制御信
号として帰還されており、障害検出信号ＡＬＭが得られ
た時点から、異常が回復されるまでの間、計数回路７で
の計数動作は停止されたものとなっている。計数回路７
に対し、設定閾値が相異なる判定回路を複数備える場合
には、受信クロックＲＣＫの異常はその態様（瞬断、断
絶異常等）が区分けされた状態として検出され得るもの
である。
【０００９】
【発明の効果】以上、説明したように、請求項１によれ
ば、回路構成簡単にして、クロックがその１／２周期を
超えて無変化状態にあることを高精度に検出し得るもの
となっている。
ば、回路構成簡単にして、クロックがその１／２周期を
超えて無変化状態にあることを高精度に検出し得るもの
となっている。
【図１】図１は、本発明によるクロック異常検出回路の
一例での具体的回路構成を示す図
一例での具体的回路構成を示す図
【図２】図２は、一例でのその回路動作を説明するため
の図
の図
【図３】図３は、従来技術に係るクロック異常検出回路
の構成を示す図
の構成を示す図
１…異常検出用クロック源、２…変化点検出回路、７…
計数回路、８…判定回路、９…閾値
計数回路、８…判定回路、９…閾値
Claims (1)
- 【請求項１】 受信クロックが所定周期で交互に立上
り、立下っていないことを検出するためのクロック異常
検出回路であって、受信クロックの１／ｎ（ｎ：一般に
２以上の任意整数、以下、同様）の周期を以て高周波ク
ロックを発振出力する異常検出用クロック源と、該クロ
ック源からの高周波クロックに受信クロックを同期化し
た上、同期化受信クロックの立上り、立下りそれぞれの
変化点を検出する変化点検出回路と、該変化点検出回路
から変化点検出信号が得られる度に計数値がリセットさ
れつつ、上記異常検出用クロック源からの高周波クロッ
クを計数する計数回路と、該計数回路からの計数値を設
定閾値と常時比較することによって、受信クロックが該
受信クロックの１／２周期を超えて無変化状態にあるこ
とを以て異常として判定する判定回路と、からなる構成
のクロック異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16071895A JPH0918306A (ja) | 1995-06-27 | 1995-06-27 | クロック異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16071895A JPH0918306A (ja) | 1995-06-27 | 1995-06-27 | クロック異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918306A true JPH0918306A (ja) | 1997-01-17 |
Family
ID=15720977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16071895A Pending JPH0918306A (ja) | 1995-06-27 | 1995-06-27 | クロック異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918306A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686802B2 (en) | 2001-12-07 | 2004-02-03 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer having built-in phase locked loop circuit synchronized with external clock and detecting an interruption of the external clock by utilizing continuous outputs of the PLL circuit |
| JP2010032452A (ja) * | 2008-07-31 | 2010-02-12 | Oval Corp | 流量計 |
| JP2014077784A (ja) * | 2012-10-05 | 2014-05-01 | Lsis Co Ltd | パルス信号に対する遮断周波数検出装置及びその方法 |
| JP2019121927A (ja) * | 2018-01-05 | 2019-07-22 | 日本電波工業株式会社 | クロック切替え装置 |
| JP2022031885A (ja) * | 2018-01-05 | 2022-02-22 | 日本電波工業株式会社 | クロック切替え装置 |
| WO2023042520A1 (ja) * | 2021-09-16 | 2023-03-23 | ローム株式会社 | 半導体装置、表示装置、車両 |
-
1995
- 1995-06-27 JP JP16071895A patent/JPH0918306A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686802B2 (en) | 2001-12-07 | 2004-02-03 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer having built-in phase locked loop circuit synchronized with external clock and detecting an interruption of the external clock by utilizing continuous outputs of the PLL circuit |
| JP2010032452A (ja) * | 2008-07-31 | 2010-02-12 | Oval Corp | 流量計 |
| JP2014077784A (ja) * | 2012-10-05 | 2014-05-01 | Lsis Co Ltd | パルス信号に対する遮断周波数検出装置及びその方法 |
| US9088286B2 (en) | 2012-10-05 | 2015-07-21 | Lsis Co., Ltd. | Method and apparatus for detecting cut-off frequency of pulse signal |
| JP2019121927A (ja) * | 2018-01-05 | 2019-07-22 | 日本電波工業株式会社 | クロック切替え装置 |
| JP2022031885A (ja) * | 2018-01-05 | 2022-02-22 | 日本電波工業株式会社 | クロック切替え装置 |
| WO2023042520A1 (ja) * | 2021-09-16 | 2023-03-23 | ローム株式会社 | 半導体装置、表示装置、車両 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157699A (en) | Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input | |
| US4165458A (en) | Signal decision system | |
| US7391240B2 (en) | Clock anomaly detection circuit and clock anomaly detection method | |
| KR950005940B1 (ko) | 클럭 감시 회로 | |
| US4446437A (en) | Pulse monitor circuit | |
| JPH0918306A (ja) | クロック異常検出回路 | |
| US20020008548A1 (en) | Device for detecting abnormality of clock signal | |
| US6343096B1 (en) | Clock pulse degradation detector | |
| US4583054A (en) | Frequency time standard failure monitor | |
| JP4805547B2 (ja) | 位相同期回路のジッタ検出回路 | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| JPH03267833A (ja) | クロック断検出回路 | |
| JPH04306930A (ja) | クロック異常検出器 | |
| JPH06204993A (ja) | クロック断検出回路 | |
| JP3168560B2 (ja) | 故障判定回路 | |
| KR100297650B1 (ko) | 수신 디지탈 데이타의 감시 방법 | |
| JP2604644B2 (ja) | クロック装置の外部マスタークロック異常検出回路 | |
| JP2947003B2 (ja) | バイポーラクロック擾乱検出回路 | |
| KR100221496B1 (ko) | 동기상태 감시회로 | |
| JPH0567967A (ja) | クロツク発生装置 | |
| JP2580824B2 (ja) | クロック障害検出回路 | |
| KR100301576B1 (ko) | 직렬 통신 시스템에서의 직렬 통신 부하 감시장치 및 방법 | |
| JPH01192217A (ja) | クロック信号断検出回路 | |
| JPH02296411A (ja) | 受信クロック断検出回路 | |
| JP2970690B2 (ja) | 同期制御回路 |