JPH087701Y2 - カウンタ計数用のクロック信号入力回路 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、カウンタのカウント計数用に供給される
クロック信号を入力させるカウンタ計数用のクロック信
号入力回路に関する。

〔従来の技術〕

従来のカウンタ計数用のクロック信号入力回路として
は例えば第４図に示すように、クロック入力信号とこの
クロック入力信号に対するイネーブル信号とが直接入力
され、その論理積をとるANDゲート５により構成されて
いた。そしてこのANDゲート５からの論理積出力がカウ
ンタ４のCK（クロック）入力端子に供給され、カウント
が行われていた。

〔考案が解決しようとする問題点〕

ところでクロック入力信号の立ち上がりエッジを計数
したい場合、通常このクロック入力信号に対するイネー
ブル信号がLOW（以下“L"という）からHIGH（以下“H"
という）に立ち上がった後にクロック入力信号が“L"か
ら“H"に立ち上がった場合を一カウントとして計数を行
うが、この従来技術では第５図に示すように、例えば時
刻t1において、クロック入力信号に対するイネーブル信
号が“L"から“H"に立ち上がった瞬間にクロック入力信
号が“H"の状態になっていると、ANDゲート５からの出
力も“L"から“H"に立ち上がることとなりその時点でカ
ウンタは一カウント余分に計数してしまうという不都合
があった。

そこで本考案は、このような従来技術の問題点に鑑
み、クロック入力信号に対するイネーブル信号が“L"か
ら“H"に立ち上がったときにクロック入力信号がいかな
る状態であってもカウンタの誤計数を防止しうるカウン
タ計数用のクロック信号入力回路を提供することを目的
としている。

〔問題点を解決するための手段〕

上記問題点を解決し、この目的を達成するための具体
的手段は、カウンタ計数用のクロック信号入力回路を、
クロック入力信号に対応するイネーブル信号がリセット
入力端子に入力されるとともに該クロック入力信号がク
ロック入力端子に入力されるフリップフロップと、前記
クロック入力信号と前記フリップフロップの出力信号が
入力されるゲート回路とから構成するようにしたことで
ある。

〔作用〕

この考案は前述のような手段を採ったので、次のよう
な作用がもたらされる。クロック入力信号に対するイネ
ーブル信号によりフリップフロップが非動作状態に制御
されている場合は、そのフリップフロップのクロック入
力にクロック入力信号が入ってきても、フリップフロッ
プからの出力状態は変化せず、“L"状態を維持している
ため、クロック入力信号及びこのフリップフロップから
の出力を受けるゲート回路の出力はもとの状態を維持し
ておりカウンタ計数用のクロック信号は生じない。

次にクロック入力信号が“H"の状態を維持している時
点でフリップフロップがクロック入力信号に対するイネ
ーブル信号により動作状態に制御されることとなって
も、クロック入力信号の立ち上がりエッジを検出するこ
とはないのでフリップフロップからの出力は変化せず、
“L"の状態を維持している。従って同じくゲート回路か
らはカウンタ計数用のクロック信号は出力されず、カウ
ンタの誤計数は防止される。

一方、クロック入力信号に対するイネーブル信号によ
りフリップフロップが動作状態に制御されている場合に
おいて、クロック入力信号が“L"から“H"に立ち上がる
とフリップフロップはその立ち上がりエッジを検出し、
その出力状態を“L"から“H"に変化させる。するとゲー
ト回路からは、カウンタ計数用のクロック信号が一つ出
力され、これがカウンタにより計数される。そしてクロ
ック入力信号に対するイネーブル信号によりフリップフ
ロップが動作状態にある場合に入力されたクロック入力
信号の立ち上がりエッジの数だけゲート回路からクロッ
ク信号が出力され、これがカウンタによって計数され
る。そしてクロック入力信号に対するイネーブル信号に
変化が生じ、フリップフロップが再び非動作状態にされ
るとゲート回路からは、カウンタ計数用のクロック信号
が出力されなくなる。

〔実施例〕

この考案を、以下１実施例に基づいて詳細に説明す
る。尚、従来例と同一部分は同一記号を付すこととす
る。

第１図は本考案に係るカウンタ計数用のクロック信号
入力回路の一実施例を示す回路図である。図において７
はクロック入力端子であり、クロック入力信号ａが入力
されている。６はＣ（クロック）入力端子に入力される
信号の立ち上がりエッジでそのＱ出力を、“L"から“H"
に立ち上げるＤ型フリップフロップで、そのＣ入力端子
は前記クロック入力端子７に接続され、そのＲ（リセッ
ト）入力端子には、イネーブル信号入力端子８に入力さ
れているクロック入力信号ａに対するイネーブル信号ｂ
が入力されており、またそのＤ（データ）入力端子は、
常時“H"の入力状態に設定されている。５はANDゲート
であり、その入力側の一端は前記クロック入力端子に接
続され、その他端側は前記フリップフロップ６のＱ出力
端子と接続されている。４はCK（クロック）入力端子に
入力されるクロック信号の立ち上がりで計数を行うカウ
ンタで、そのCK（クロック）入力端子は前記ANDゲート
５の出力側と接続され、そのＲ（リセット）入力端子は
リセット信号が入力されるリセット入力端子９と接続さ
れている。

このような構成の下、この回路の具体的な動作につい
て第２図を参照しながら説明する。第２図に示す時刻t0
においてクロック入力端子７を介してそれぞれANDゲー
ト５の一方の入力側及びフリップフロップ６のＣ入力端
子に入力されているクロック入力信号ａは“L"から“H"
に立ち上がる。しかしこのときイネーブル信号入力端子
８に入力されているクロック入力信号ａに対するイネー
ブル信号ｂは“L"のままなので、フリップフロップ６の
Ｒ入力端子には“L"の信号が入力されており、フリップ
フロップ６は非動作状態となっているので、このフリッ
プフロップ６のＱ出力信号ｃは“L"の状態を維持してい
る。したがってANDゲート５の出力信号ｄは“L"の状態
を維持しており、カウンタ４では計数が行われない。

次に時刻t1においてクロック入力信号ａに対するイネ
ーブル信号ｂが“L"から“H"に立ち上がると、フリップ
フロップ６のＲ入力端子には、“H"の信号が入力されフ
リップフロップ６は動作状態となる。この時フリップフ
ロップ６のＣ入力端子に入力されているクロック入力信
号ａは“H"となっているが、クロック入力信号の立ち上
がりエッジを検出していないのでフリップフロップ６の
Ｑ出力信号ｃは“L"の状態を維持している。従ってAND
ゲート５の出力信号ｄは“L"の状態を維持しており、カ
ウンタ４では計数が行われず、誤計数が防止される。

次に時刻t2において、フリップフロップ６のＣ入力端
子に入力されているクロック入力信号ａが“L"から“H"
に立ち上がる。この時クロック入力信号ａに対するイネ
ーブル信号ｂは“H"の状態が維持されたままなのでフリ
ップフロップ６のＲ入力端子には“H"の信号が入力され
ており、フリップフロップ６は動作状態になっている。
従ってフリップフロップ６は時刻t2においてクロック入
力信号ａが“L"から“H"に立ち上がるそのエッジを検出
してそのＱ出力信号ｃを“L"から“H"に立ち上げる。こ
の時ANDゲート５は一方の入力としてフリップフロップ
６から“H"となったＱ出力信号ｃを受け取るとともにも
う一方の入力として、“H"となったクロック入力信号ａ
を受け取ることとなるので、時刻t2においてその出力信
号ｄを“L"から“H"に立ち上げる。そしてカウンタ４で
はANDゲート５の出力信号ｄが“L"から“H"となるその
立ち上がりエッジで計数が行われる。同様にクロック入
力信号に対するイネーブル信号ｂが“H"の状態である時
刻t3においてクロック入力信号ａが“L"から“H"に立ち
上がるとカウンタ４ではまた計数が行われる。

そして時刻t4においてクロック入力信号ａに対するイ
ネーブル信号ｂが“H"から“L"に立ち下がるとフリップ
フロップ６は非動作状態となり、そのＱ出力信号ｃは
“L"となるので、その後クロック入力信号に対するイネ
ーブル信号ｂが“H"に立ち上がらない限りクロック入力
信号ａが“H"に立ち上がってもANDゲート５の状態は変
化せずカウンタ４では計数が行われない。

尚、上記実施例ではゲート回路を構成するANDゲート
５の入力の一端にＤ型フリップフロップを接続して構成
しているが、第３図に示すようにＤ型フリップフロップ
の代わりにJKフリップフロップ12を使用し、そのＣ（ク
ロック）入力端子にクロック入力信号ａを入力し、Ｒ
（リセット）入力端子にはクロック入力ａに対するイネ
ーブル信号ｂを入力し、そのＪ入力端子には常時“H"の
入力がまたそのＫ入力端子には常時“L"の入力があるよ
うに設定しておき、そのＱ出力端子をゲート回路の一端
に接続するように構成してもよい。

また上記実施例ではフリップフロップをそのＣ入力端
子に信号の立ち上がりを受けてＱ出力を“L"から“H"に
変化させるタイプのものを用いて構成したが、この代わ
りに立ち下がりの信号をそのＣ入力端子に受けてＱ出力
を“L"から“H"にたちあげるタイプのものを使用し、そ
のＣ入力端子には外部からの入力信号を反転して入力さ
れるように構成してもよい。

その他、本考案は上記し且つ図面に示す実施例にのみ
限定されるものではなく、インバータ等を用い要旨を逸
脱しない範囲内で種々変形して実施し得ることはもちろ
んである。

〔考案の効果〕

以上の説明から明らかなように、この考案は、フリッ
プフロップの動作状態及び非動作状態をクロック入力信
号に対するイネーブル信号をリセット入力端子に入力す
ることにより制御し、このフリップフロップによってク
ロック入力信号の立ち上がりエッジを検出してクロック
入力信号がゲート回路を通過するように構成したので、
例えばクロック入力信号が“H"の状態を維持していると
きに入力信号に対するイネーブル信号がイネーブル状態
に変化するような場合でも余分なカウンタ計数用のクロ
ック信号の入力を防止でき、クロック入力信号に対する
イネーブル信号がイネーブル状態になったときのクロッ
ク入力信号の状態に拘わらずカウンタは正確な計数をお
こなうことができる。

【図面の簡単な説明】

第１図は本考案に係るカウンタ計数用のクロック信号入
力回路の一実施例を示す回路図、第２図は第１図の回路
図のタイムチャート、第３図は本考案に係るカウンタ計
数用のクロック信号入力回路の他の実施例を示す回路
図、第４図は従来例のカウンタ計数用のクロック信号入
力回路の回路図、第５図は第４図の従来例の回路図のタ
イムチャートである。 ４…カウンタ、５…ANDゲート、６…Ｄ型フリップフロ
ップ、12…JKフリップフロップ。

───────────────────────────────────────────────────── フロントページの続き (72)考案者 谷 重明 大阪府高槻市明田町２番13号 株式会社キ ーエンス内 審査官 近藤 聡 (56)参考文献 特開 昭63−131724（ＪＰ，Ａ) 特開 平１−190121（ＪＰ，Ａ) 特開 昭64−19821（ＪＰ，Ａ) 実開 昭62−201532（ＪＰ，Ｕ) 実開 昭61−81221（ＪＰ，Ｕ)

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】クロック入力信号に対応するイネーブル信
   号がリセット入力端子に入力されるとともに該クロック
   入力信号がクロック入力端子に入力されるフリップフロ
   ップを有し、前記クロック入力信号と前記フリップフロ
   ップの出力信号が入力されるゲート回路を有することを
   特徴とするカウンタ計数用のクロック信号入力回路