JPH03188712A - 信号断検出回路 - Google Patents
信号断検出回路Info
- Publication number
- JPH03188712A JPH03188712A JP32881189A JP32881189A JPH03188712A JP H03188712 A JPH03188712 A JP H03188712A JP 32881189 A JP32881189 A JP 32881189A JP 32881189 A JP32881189 A JP 32881189A JP H03188712 A JPH03188712 A JP H03188712A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- flop
- detection circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 22
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号断検出回路に関し、特にスタッフ多重装置
のバイポーラ信号の断を検出する信号断検出回路に関す
る。
のバイポーラ信号の断を検出する信号断検出回路に関す
る。
第3図は従来の信号断検出回路の一例を示すブロック図
、第4図はそのタイムチャートである。
、第4図はそのタイムチャートである。
第3図に示すようにマルチバイブレータ4はコンデンサ
CO9抵抗ROの時定数によって断検出の時間Tを定め
ている。バイポーラ信号を2系統化したTTL信号a、
bをNORゲート1に入力し、NORゲート1の出力パ
ルスAによってマルチバイブレータ4を駆動すると、マ
ルチバイブレータ4は出力パルスAの断から時間T後に
ダウン検出信号C′を出力する。
CO9抵抗ROの時定数によって断検出の時間Tを定め
ている。バイポーラ信号を2系統化したTTL信号a、
bをNORゲート1に入力し、NORゲート1の出力パ
ルスAによってマルチバイブレータ4を駆動すると、マ
ルチバイブレータ4は出力パルスAの断から時間T後に
ダウン検出信号C′を出力する。
この従来の信号断検出回路では、コンデンサ。
抵抗を使用しているため、LSI化を図ったときは外付
は回路となり、LSIに支障をきたす問題点があった。
は回路となり、LSIに支障をきたす問題点があった。
本発明の信号断検出回路は、バイポーラ信号を2系統化
したTTL信号を受信するNORゲートと、このNOR
ゲートの出力をリセット入力としクロック数をカウント
して所定値に達したとき断信号を出力するO連カウンタ
と、この0連カウンタからの前記断信号をクロック入力
とし前記NORゲートの出力をリセット入力とするフリ
ップフロップとを備えている。
したTTL信号を受信するNORゲートと、このNOR
ゲートの出力をリセット入力としクロック数をカウント
して所定値に達したとき断信号を出力するO連カウンタ
と、この0連カウンタからの前記断信号をクロック入力
とし前記NORゲートの出力をリセット入力とするフリ
ップフロップとを備えている。
次に本発明について第1図、第2図を参照して説明する
。
。
第1図は本発明の信号断検出回路の一実施例のブロック
図、第2図はそのタイムチャー1〜である。
図、第2図はそのタイムチャー1〜である。
0連カウンタ2はNORゲート1の出力パルスAがない
時、ダウン検出クロックckをカウントし、予め定めた
個数をカウントした時ダウンパルスBをフリップフロッ
プ3のクロックとして送出する。フリップフロラ13は
このタロツク(ダウンパルスB)を受信した時、断検出
信号Cを出力する。
時、ダウン検出クロックckをカウントし、予め定めた
個数をカウントした時ダウンパルスBをフリップフロッ
プ3のクロックとして送出する。フリップフロラ13は
このタロツク(ダウンパルスB)を受信した時、断検出
信号Cを出力する。
また、0連カウンタ2は予め定めた個数をカウントする
以前にNORゲー1〜の出力パルスAを受信すると、O
連カウンタ2とフリップフロップ3は共にリセッI・さ
れ断検出信号Cを停止する。
以前にNORゲー1〜の出力パルスAを受信すると、O
連カウンタ2とフリップフロップ3は共にリセッI・さ
れ断検出信号Cを停止する。
以上説明したように本発明は、コンデンサ、抵抗を使用
しないので、信号断検出回路をLSIの中に容易に収納
できる効果がある。
しないので、信号断検出回路をLSIの中に容易に収納
できる効果がある。
第1図は本発明の信号断検出回路の一実施例のブロック
図、第2図は第1図に示した実施例のタイムチャート、
第3図は従来の信号断検出回路の一例を示すブロック図
、第4図は第3図に示した例のタイムチャートである。 1・・・NORゲート、2・・・O連カウンタ、3・・
・フリップフロップ、A・・・出力パルス、B・・・ダ
ウンパルス、c、c’・・・断検出信号、a、b・・・
TTL信号、ek・・・ダウン検出クロック。
図、第2図は第1図に示した実施例のタイムチャート、
第3図は従来の信号断検出回路の一例を示すブロック図
、第4図は第3図に示した例のタイムチャートである。 1・・・NORゲート、2・・・O連カウンタ、3・・
・フリップフロップ、A・・・出力パルス、B・・・ダ
ウンパルス、c、c’・・・断検出信号、a、b・・・
TTL信号、ek・・・ダウン検出クロック。
Claims (1)
- バイポーラ信号を2系統化したTTL信号を受信する
NORゲートと、このNORゲートの出力をリセット入
力としクロック数をカウントして所定値に達したとき断
信号を出力する0連カウンタと、この0連カウンタから
の前記断信号をクロック入力とし前記NORゲートの出
力をリセット入力とするフリップフロップとを備えるこ
とを特徴とする信号断検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32881189A JPH03188712A (ja) | 1989-12-18 | 1989-12-18 | 信号断検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32881189A JPH03188712A (ja) | 1989-12-18 | 1989-12-18 | 信号断検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03188712A true JPH03188712A (ja) | 1991-08-16 |
Family
ID=18214364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32881189A Pending JPH03188712A (ja) | 1989-12-18 | 1989-12-18 | 信号断検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03188712A (ja) |
-
1989
- 1989-12-18 JP JP32881189A patent/JPH03188712A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1534053A (en) | Distinguishing valid from invalid transitions in a two level logic signal | |
JPH03188712A (ja) | 信号断検出回路 | |
EP0366582B1 (en) | High speed digital counter | |
JPH06188872A (ja) | 同期保護回路 | |
EP0351212A3 (en) | Counter circuit presettable with a plurality of count values | |
JP2716203B2 (ja) | 情報処理装置 | |
JPH087701Y2 (ja) | カウンタ計数用のクロック信号入力回路 | |
WO2002099443A3 (de) | Vorrichtung zur frequenzmessung | |
EP0204588A3 (en) | Digital timer | |
JPS5638643A (en) | Interruption priority processing system | |
KR0171820B1 (ko) | 광기록 재생장치의 동기 검출 회로 | |
JPS55119752A (en) | Logic circuit | |
JPS5729911A (en) | Counting device | |
SU784000A1 (ru) | Делитель частоты с установкой начального состо ни | |
JP2792261B2 (ja) | 警報開始遅延回路 | |
JPS6233394Y2 (ja) | ||
JPH0498540A (ja) | プロセッサ負荷監視方式 | |
JPS6448136A (en) | Trouble detection system | |
JPS5671128A (en) | Input/output control device | |
JPS57168170A (en) | Inversion interval detection circuit for signal | |
JPH01300649A (ja) | Pcm入力断後方保護回路 | |
JPS62115920A (ja) | パルス計数装置 | |
JPS58140834A (ja) | デ−タ入力回路 | |
JPS6232641U (ja) | ||
JPS5685980A (en) | Horizontal synchronizing signal separating circuit |