JPS62115920A - パルス計数装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサ−等の処理装置を使用して
パルス列の計数を処理する装置に関するものである。

〔従来の技術〕

従来、この種の装置においてパルス列を計数する場合、
パルス列を直接マイクロプロセッサ−等に入力しようと
するとパルス列の速さがマイクロプロセッサ−の処理速
度よシ速い場合にはパルス列の計数が不可能となり、パ
ルス列の速さに制限が必要であった。また、多点数のパ
ルス列の計数を行う場合にはこの制限が爽に強められる
不都合があった。

〔発明が解決しようとする問題点〕

本発明はマイクロプロセッサ−等の前段にカウンタ回路
を設置することにより、パルス列の計数機能の一部をカ
ウンタ回路が分担し、高速パルス列、または多点数のパ
ルス列入力を可能とするものである。

〔問題点を解決するだめの手段〕

本発明はマイクロプロセッサ−等によりパルス列を計数
する場合、マイクロプロセッサ−等の前段に設置したカ
ウンタ回路によりパルス列を計数しておき、マイクロプ
ロセッサ−等の処理可能時間間隔によりカウンタ回路内
に蓄積されたデータを読みこみ処理する。このようにカ
ウンタ回路にパルス列の計数の一部を分担させることに
よりマイクロプロセッサー等の処理時間および読みこみ
のための時間は軽減される。これによシ、よシ高速のパ
ルス列入力が可能となり、また多点数の入力が可能とな
る。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の実施例を示し、入力されるパルス列１
はカウンタ回路２に入力され、パルス列はカウンタ回路
により順次計数蓄積されている。

マイクロプロセッサ−４は適時、カウンタ回路に読み込
み制御信号５を送出し、カウンタ回路に蓄積さｎている
データをバス３を経由して読みこみ処理する。なお、マ
イクロプロセッサ−はデータの読みこみを終った時点で
カウンタ回路に対しリセット信号６を送出し、カウンタ
回路を初期状態にもどす。

【図面の簡単な説明】

第１図は本発明の実施例を示す図である。 １・・・・・・入カバルス列、２・・・・・・カウンタ
回路、３・・・・・・パス、４・・・・・・マイクロプ
ロセッサ−１５・・・・・・読み込み制御信号、６・・
・・・・リセット信号。

Claims (1)

【特許請求の範囲】
1. パルス列等を計数する計数方式において入力されるパル
   ス列を計数するカウンタ回路と、このカウンタ回路の出
   力をマイクロプロセッサ等の処理装置のバスラインに直
   接接続することを特徴とするパルス計数装置。