SU1672429A1 - Таймер - Google Patents

Таймер Download PDF

Info

Publication number
SU1672429A1
SU1672429A1 SU894722237A SU4722237A SU1672429A1 SU 1672429 A1 SU1672429 A1 SU 1672429A1 SU 894722237 A SU894722237 A SU 894722237A SU 4722237 A SU4722237 A SU 4722237A SU 1672429 A1 SU1672429 A1 SU 1672429A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
pulse
timer
trigger
Prior art date
Application number
SU894722237A
Other languages
English (en)
Inventor
Игорь Владимирович Догадкин
Евгений Юрьевич Старостин
Original Assignee
Предприятие П/Я А-3706
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3706 filed Critical Предприятие П/Я А-3706
Priority to SU894722237A priority Critical patent/SU1672429A1/ru
Application granted granted Critical
Publication of SU1672429A1 publication Critical patent/SU1672429A1/ru

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управлени  технологическими процессами дл  выдачи кодов времени в системы обработки данных по запросам от них. Отличительной особенностью таймера  вл етс  то, что он позвол ет исключить возможность изменени  кода времени в момент приема кода времени и осуществить прием кода времени в любой момент времени, а также обеспечивает повышение достоверности выдаваемого кода времени и быстродействи . Целью изобретени   вл етс  повышение быстродействи . Поставленна  цель достигаетс  за счет введени  триггера 2, элемента ИЛИ 4, формирователей 5, 6 импульсов. 1 з.п. ф-лы, 3 ил.

Description

С
Os
VJ
К)
Ю Ю
Фиг.1
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управлени  технологическими процессами дл  выдачи кодов времени в системы обработки данных по запросам от них.
Целью изобретени   вл етс  повышение быстродействи .
На фиг. 1 приведена функциональна  схема таймера; на фиг. 2 - пример выполнени  формировател  импульсов; на фиг. 3 - временные диаграммы, по сн ющие работу таймера.
Таймер содержит тактовый генератор 1, триггер 2, делитель 3 частоты, элемент ИЛИ 4, первый 5 и второй 6 формирователи импульсов , счетчик 7, группу 8 входов начального кода времени, вход 9 разрешени  записи, вход 10 разрешени  чтени , группу 11 информационных выходов.
Каждый из формирователей 5 и 6 импульсов содержит коммутатор 12 и первый 13 и второй 14 триггеры. информационный вход 15, первый и второй управл ющие входы 16 и 17 соответственно и выход 18.
Коммутатор 12 может быть выполнен на интегральной микросхеме 590КН4. Входы микросхемы объединены и  вл ютс  входом коммутатора 12, а управл ющий вход и выходы микросхемы  вл ютс  управл ющим входом и выходами коммутатора 12 соответственно .
Таймер работает следующим образом.
На группу информационных входов счетчика 7 поступает начальный код времени , а на вход сброса в О делител  3 частоты и вход формировател  5 импульсов - импульс разрешени  записи. В случае поступлени  переднего фронта импульса на вход первого формировател  5 импульсов при наличии низкого уровн  сигнала на его первом управл ющем входе на выходе первого формировател  5 импульсов формируетс  импульс по переднему фронту импульса, поступившего на его вход. В случае поступлени  переднего фронта импульса на вход первого формировател  5 импульсов при наличии высокого уровн  сигнала на его первом управл ющем входе импульс на выходе первого формировател  5 импульсов формируетс  по установлении низкого уровн  сигнала на его первом управл ющем входе. Импульс, сформированный на выходе первого формировател  5 импульсов, поступает на вход разрешени  записи счетчика 7.
По переднему фронту импульса, сформированного на выходе первого формировател  5 импульсов, начальный код времени записываетс  в счетчик 7
Импульсы, сформированные на выходе тактового генератора 1, поступают на синхровход триггера 2 и вход делител  3 частоты. С помощью делител  3 частоты осуществл етс  формирование импульсного сигнала требуемой частоты путем пересчета импульсов, в интервале между соседними
0 импульсами на входе сброса делител  3 частоты , сформированными на выходе тактового генератора 1. Импульсный сигнал, сформированный на выходе делител  3 частоты , поступает на вход второго формирова5 тел  б импульсов.
В случае поступлени  переднего фронта импульса на вход второго формировател  6 импульсов при наличии низкого уровн  сигнала на его управл ющем входе на выходе
0 второго формировател  6 импульсов формируетс  импульс по переднему фронту импульса , поступившего на его вход. В случае поступлени  переднего фронта импульса на вход второго формировател  б импульсов
5 при наличии высокого уровн  сигнала на его первом управл ющем входе импульс на выходе второго формировател  б импульсов формируетс  по установлении низкого уровн  сигнала на его первом управл ющем вхо0 де. Импульс, сформированный на выходе второго формировател  6 импульсов, поступает на счетный вход счетчика 7
По переднему фронту импульса, сформированного на выходе второго формирова5 тел  6 импульсов, при отсутствии импульса на входе разрешени  записи счетчика 7 его содержимое увеличиваетс  на единицу.
По переднему фронту импульса разрешени  чтени , поступившему по входу 10.
0 на выходе триггера 2 устанавливаетс  высокий уровень сигнала и поступает на первые управл ющие входы первого 5 и второго 6 формирователей импульсов. Текущий код времени с группы разр дных выходов счет5 чика 7 поступает на группу 11 выходов.
По переднему фронту первого импульса , поступившего на синхровход триггера 2 после поступлени  заднего фронта импульса на его вход установки, на выходе триггера
0 2 устанавливаетс  низкий уровень сигнала. Импульсы, сформированные на выходах тактового генератора 1 и триггера 2. через элемент ИЛИ 4 поступают на вторые управл ющие входы первою 5 и второго б
5 формирователей импульсов
Каждый из формирователей импульсов 5 и 6 работает следующим образом
При наличии низкого уровн  сигнала на первом управл ющем входе 16 формировател  импульсов импульс поглупивший на
вход 15 формировател  импульс он через коммутатор 12 поступает на вход установки в 1 первого триггера 13.
По переднему фронту импульса, поступившего на вход установки первого триггера 13, на выходе первого триггера 13 устанавливаетс  высокий уровень сигнала и поступает на вход сброса о О второго триггера 14.
При поступлении высокого уровн  сигнала на вход сброса второго триггера 1Л на его выходе устанавливаетс  низкий уровень сигнала и поступает на информационный вход первого триггера 13.
По заднему фронту первого импульса, поступившего на синхровход первого триггера 13 после поступлени  заднего фронта импульса на его вход установки на выходе первого триггера 13 устанавливаетс  низкий уровень сигнала.
При наличии высокого уровн  сигнала на первом управл ющем входе 16 формировател  импульсов импульс, поступивший на вход 15 формировател  импульсов, через коммутатор 12 поступает на синхровход второго триггера 14.
По переднему фронту импульса, поступившего на синхровход второго триггера 14, на выходе второго триггера 14 устанавливаетс  высокий уровень сигнала и поступает на информационный вход первого триггера 13.
По заднему фронту первого импульса поступившего на синхровход первого триггера 13 после поступлени  высокого уровн  сигнала на его информационный вход на выходе первого триггера 13 устанавливаетс  высокий уровень сигнала и поступает на вход сброса в О второго триггера 14.
При поступлении высокого уровн  сигнала на вход сброса в О второго триггера 14 на его выходе устанавливаетс  низкий уровень сигнала и поступает на информационный вход первого триггера 13.
По заднему фронту следующего импульса , поступившего на синхровход первого триггера 13, на выходе первого триггера 13 устанавливаетс  низкий уровень сигнала.
Импульсы, сформированные указанным образом на выходе первого триггера 13, поступают на выход 18 формировател  импульсов .
На временных диаграммах (фиг. 3) приведены импульсные сигналы: а - на выходе тактового генератора 1: б - на выходе делител  3 частоты; в - на входах группы 8; г - на выходе триггера 2: д - на выходе элемента ИЛИ 4; е - на входе установки первого

Claims (1)

1. Гаймер, содержащий счетчик, тактовый генератор и делитель частоты, причем группа разр дных выходов счетчика  вл етс  группой кода текущего времени таймера.
группа информационных входов счетчика  вл етс  группой входов начального кода времени таймера, выход тактового генератора соединен с информационным входом делител  частоты, отличающийс  тем.
что, с целью повышени  быстродействи , в таймер зведены триг гер, два формировател  импульсов и элемент ИЛИ, причем информационный вход первого формировател  импульсов соединен с входом сброса в
О делител  частоты и  вл етс  входом разрешени  записи таймера, выход делител  частоты соединен с информационным входом второго формировател  импульсов, вход установки в 1 триггер  вл етс  входом разрешени  чтени  таймера, информационный вход триггера соединен с шиной нулевого потенциала таймера, выход тактового генератора соединен с синхровходом триггера и первым входом элемента ИЛИ.
второй вход которого соединен с выходом триггера и первыми управл ющими входами первого и второго формирователей импульсов , выход элемента ИЛИ соединен с вторыми управл ющими входами первого и
второго формирователей импульсов, выход первого формировател  импульсов соединен с входом разрешени  записи счетчика, выход второго формировател  импульсов соединен со счетньгм входом счетчика.
2 Таймер по п. 1,отличающийс  гем, что формирователь импульсов содержит два триггера и коммутатор, причем информационный вход коммутатора  вл етс 
первым управл ющим входом формировател , первый выход коммутатора соединен с синхровходом второго ip/trrepa, информационный вход которого соединен с шиной логической единицы формировател , выход коммутатора соединен с входом установки в 1 первого триггера, синхровход первого триггера  вл етс  вторым управл ющим входом формировател , выход второго триггера соединен с информационным входом первого триггера , выход которого соединен с входом сброса в О второго триггера и  вл етс  выходом формировател .
ппппппппппппппппппг
ппJ
J
-,. .- . - .--. - -..у-.
пппг
Ж 3 и к
и
Фаг.2
J
-,. .- . - .--. - -..у-.
t
пппппппппг
JDJ
п
t t t
Фиг.З
SU894722237A 1989-06-22 1989-06-22 Таймер SU1672429A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894722237A SU1672429A1 (ru) 1989-06-22 1989-06-22 Таймер

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894722237A SU1672429A1 (ru) 1989-06-22 1989-06-22 Таймер

Publications (1)

Publication Number Publication Date
SU1672429A1 true SU1672429A1 (ru) 1991-08-23

Family

ID=21462483

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894722237A SU1672429A1 (ru) 1989-06-22 1989-06-22 Таймер

Country Status (1)

Country Link
SU (1) SU1672429A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1531081, кл. G 06 F 1/04, 1988. Авторское свидетельство СССР № 997022,кл. G 06 F 1/00. 1981. *

Similar Documents

Publication Publication Date Title
SU1672429A1 (ru) Таймер
SU1672428A1 (ru) Таймер
SU1113896A1 (ru) Стартстопное приемное устройство
SU1727118A1 (ru) Устройство дл ввода информации
SU1434421A1 (ru) Устройство дл ввода информации
SU1305771A1 (ru) Устройство управлени буферной пам тью
SU1156053A1 (ru) Устройство дл ввода информации от двухпозиционных датчиков
SU1427589A1 (ru) Устройство дл приема дискретной информации
SU1711202A1 (ru) Устройство дл считывани информации с перфоленты
SU1472912A1 (ru) Устройство дл ввода информации
SU1656515A1 (ru) Таймер
SU1080161A1 (ru) Устройство дл считывани информации с перфоносител
SU1444738A1 (ru) Таймер
SU840866A2 (ru) Устройство дл ввода информации
SU1418699A1 (ru) Устройство дл поиска информации на перфоленте
SU1272357A1 (ru) Буферное запоминающее устройство
SU1691826A1 (ru) Таймер
SU1755288A1 (ru) Устройство дл сопр жени
SU1649532A1 (ru) Устройство дл поиска чисел
SU1213494A1 (ru) Устройство дл приема кодовой информации
SU461419A1 (ru) Устройство дл распознавани и контрол количества изделий
SU1399782A1 (ru) Устройство дл считывани графической информации
SU1080165A1 (ru) Устройство дл считывани информации
SU1179276A1 (ru) Устройство дл контрол параметров
SU1513455A1 (ru) Устройство дл контрол правильности выполнени команд микропроцессорной системы