SU1691826A1 - Таймер - Google Patents

Abstract

Изобретение относитс  к автоматике и может быть использовано в автоматизированных системах управлени  технологическими процессами дл  отсчета интервалов времени. Отличительной особенностью таймера  вл етс  то, что повышаетс  точность отсчета временного интервала благодар  исключению прерываний процесса отсчета ранее записанных интервалов времени в таймере при записи новых интервалов времени и ожиданий возможности записи новых интервалов времени в таймер, а также уменьшению в п раз минимально возможной дискретности отсчета интервалов времени в таймере. 4 з.п ф-лы, 6 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управлени  технологическими процессами дл  отсчета интервалов времени .

Цель изобретени  - повышение точности отсчета интервалов времени.

На фиг. 1 приведена функциональна  схема таймера; на фиг.2 - схема приемного блока; на фиг.З - схема блока управлени ; на фиг.4 - схема блока модификации; на фиг.5 - схема блока выдачи; на фиг.6 - временные диаграммы, по сн ющие работу таймера.

Таймер содержит приемный блок 1, блок 2 управлени , триггер 3, первый 4, второй 5 и третий 6 элементы И, элемент ИЛИ 7, блок 8 коммутации, блок 9 пам ти, блок 10 модификации и блок 11 выдачи, группу входов 12i кода номера интервала времени таймера , группы 12а входов кода длительности

интервала времени и вход признака отсчета интервала времени таймера, вход 12з запи- си таймера, вход 13 чтени  таймера, выход 14i признака последнего интервала времени таймера, выход 142 кода номера интервала времени таймера и выход 15 требовани  прерывани  таймера.

Приемный блок 1 образуют первый 16 и второй 17 счетчики, блок 18 сравнени  и блок 19 пам ти, перва  группа информационных входов 20i, втора  группа информационных входов 202 и информационный вход, вход 20з записи, вход 21 чтени , перва  группа информационных выходов 22i, втора  группа информационных выходов 222 и информационный выход и выход 23 признака наличи  информации.

Блок 2 управлени  содержит генератор- 24 импульсов, счетчик 25, одновибратор 26 и дешифратор 27, выходы 28-32 с первого по п тый соответственно, группу выходов

сл

с

о ю

со ю (

33 кода номера интервала времени и шестой пыход 34,

Блок 10 модификации образуют) регистр 35, сумматор 36, элемент И 37 и коммутатор 38, группа информационных входов 39i, информационный вход 392, вход 40 записи, группа информационных выходов 411, информационный выход 412 и выход 42 признака окончани  отсчета интервала времени.

Блок 11 выдачи содержит первый 43 и второй 44 счетчики, первый 45 и второй 46 блоки сравнени , регистр 47, сумматор 48 и блок пам ти 49, вход 50 записи, группу информационных входов 51, вход 52 записи Состо ни , вход 53 чтени , выход 54i признака последнего интервала времени, группу информационных выходов 542 и выход признака наличи  информации.

На временных диаграммах (фиг,6) приведены импульсные сигналы: а - на выходе Старшего из группы старших разр дов счетчика 25; б - на выходе младшего из группы старших разр дов счетчика 25; в - на выходе старшего из группы м ладших разр дов счетчика 25; г-на выходе одновибратора 26; д - на первом выходе дешифратора 27; е - на втором выходе дешифратора 27; ж - на третьем выходе дешифратора 27; з - на четвертом выходе дешифратора 27; и - на выходе блока 18 сравнени ; к -- на выходе триггера 3; л - на выходе первого элемента 1/1 4; м - на втором выходе коммутатора 38; и - на выходе второго элемента И 5; о - на выходе первого блока сравнени  45; п - на выходе третьего элемента И 6.

Блоки 9, 19 и 49 пам ти могут быть выполнены на интегральной микросхеме 1802ИР1.

Таймер работает следующим образом, При включении таймера на входы сбро- Са счетчиков 16, 17, 43 и 44 от системы Обработки данных поступает импульс и обнул ет их.

По переднему фронту импульса, поступившего на вход записи блока 19 пам ти от Системы обработки данных, код номера интервала времени, код длительности интервала времени (обратный) и признак отсчета интервала времени (единица), поступившие на первую и вторую группы информационных входов и информационный вход блока 19 пам ти соответственно от системы обработки да нных, записываютс  в блок 19 пам ти по адресу, код которого поступил на вторую группу адресных входов блока 19 пам ти с группы выходов второго счетчика 17.

По заднему фронту импульса, поступившего на вход второго счетчика 17 от системы

обработки данных, содержимое второго счетчика 17 увеличиваетс  на единицу.

При несовпадении кодов, поступивших на первую и вторую группы информационных входов блока 18 сравнени  с групп выходов первого 16 и второго 17 счетчиков соответственно, на выходе блока 18 сравнени  формируетс  высокий уровень сигнала и поступает на информационный вход триг0 гера 3.

Код номера интервала времени, код длительности интервала времени и признак отсчета интервала времени, записанные в блоке 19 пам ти по адресу, код которого

5 поступил на первую группу адресных входов блока 19 пам ти с группы выходов первого счетчика 16, формируютс  на первой и второй группах выходов и выходе блока 19 пам ти соответственно и поступают на пер0 вую и вторую группы информационных входов и первый информационный вход блока 8 коммутации соответственно,

С помощью счетчика 25 осуществл етс  пересчет импульсов, поступивших на его

5 вход с выхода генератора 24 импульсов.

По заднему фронту каждого импульса, поступившего на вход одновибратора 26 с выхода старшего из группы старших разр дов счетчика 25, на выходе одновибратора

0 26 формируетс  короткий импульс.

Высокий уровень сигнала на каждом из выходов дешифратора 27 формируетс  при поступлении на группу его входов соответствующего кода из последовательности ко5 дов, сформированных на группе выходов младших разр дов счетчика 25.

Импульсный сигнал, сформированный на выходе старшего из группы младших разр дов счетчика 25, поступает на управл ю0 щий вход блока 8 коммутации.

При наличии высокого уровн  сигнала на управл ющем входе блока 8 коммутации код номера интервала времени, сформированный на первой группе выходов блока 19

5 пам ти, через блок 8 коммутации поступает на группу адресных входов блока 9 пам ти, а код длительности интервала времени и признак отсчета интервала времени, сформированные на второй группе выходов и

0 выходе блока 19 пам ти соответственно, через блок 8 коммутации поступают на группу информационных входов и информационный вход блока 9 пам ти соответственно.

5При наличии высокого уровн  сигнала

на информационном входе триггера 3 по переднему фронту импульса, поступившего на вход записи триггера 3 с третьего выхода дешифратора 27, на выходе триггера 3 устанавливаетс  высокий уровень сигнала и поступает на первый вход первого элемента И А.

При наличии высокого уровн  сигнала на первом входе первого элемента И 4 импульс , сформированный на четвертом выхо- де дешифратора 27, через первый элемент И 4 поступает на первый вход элемента ИЛИ 7 и вход первого счетчика 16. Импульс, сформированный на выходе первого элемента И 4, через элемент ИЛИ 7 поступает на вход записи блока 9 пам ти.

По переднему фронту импульса, сформированного на выходе элемента ИЛИ 7, код длительности интервала времени и признак отсчета интервала времени, сформиро- ванные на второй группе выходов и выходе блока 8 коммутации соответственно, записываютс  в блок пам ти 9 по адресу, код которого равен коду номера интервала времени , сформированному на первой группе выходов блока коммутации 8.

По заднему фронту импульса, сформированного на выходе первого элемента И 4, содержимое первого счетчика 16 увеличиваетс  на единицу.

При наличии низкого уровн  сигнала на управл ющем входе блока 8 коммутации код номера интервала времени, сформированный на группе выходов старших разр дов счетчика 25, через блок 8 коммутации поступает на группу адресных входов блока 9 пам ти.

Код длительности интервала времени и признак отсчета интервала времени, записанные , в блоке пам ти 9 по адресу, код которого равен коду номера интервала времени , сформированному на первой группе выходов блока 8 коммутации, формируютс  на группе выходов и выходе блока 9 пам ти соответственно и поступают на группу ин- формационных входов и информационный вход регистра 35 соответственно.

По переднему фронту импульса, поступившего на вход записи регистра 35 с первого выхода дешифратора 27, код длительности интервала времени и признак отсчета интервала времени, сформированные на группе выходов и выходе блока 9 пам ти, записываютс  в регистр 35 и поступают на группу входов сумматора 36 и информационный вход коммутатора 38 соответственно .

С помощью сумматора 36 осуществл етс  сложение кода длительности интервала времени, сформированного на группе выходов регистра 35, с кодом единицы, установленным на входе сумматора 36.

Код длительности интервала времени, сформированный на грулпе выходов сумматора 36, поступает на четвертую группу информационных входов блока 8 коммутации и группу входов элемента И 37.

Высокий уровень сигнала на выходе элемента И 37 формируетс  в случае, если все разр ды кода длительности интервала времени, сформированного на группе выходов сумматора 36, содержат единицы. Импульсный сигнал, сформированный на выходе элемента И 37, поступает на управл ющий вход коммутатора 38.

При наличии низкого уровн  сигнала на управл ющем входе коммутатора 38 признак отсчета интервала времени, сформиро- ванный на выходе регистра 35, через коммутатор 38 поступает на второй информационный вход блока 8 коммутации.

При наличии низкого уровн  сигнала на управл ющем входе блока 8 коммутации код длительности интервала времени и признак отсчета интервала времени, сформированные на группе выходов сумматора 36 и первом выходе коммутатора 38 соответственно , через блок 8 коммутации поступают на группу информационных входов и информационный вход блока 9 пам ти.

Импульс, сформированный на втором выходе дешифратора 27, через элемент ИЛИ 7 поступает на вход записи блока 9 пам ти.

По переднему фронту импульса, сформированного на выходе элемента ИЛИ 7, код длительности интервала времени и признак отсчета интервала времени, сформированные на второй группе выходов и выходе блока 8 коммутации соответственно, записываютс  в блок 9 пам ти по адресу, код которого равен коду номера интервала времени , сформированному на первой группе выходов блока 8 коммутации.

При наличии высокого уровн  сигнала на управл ющем входе коммутатора 38 признак отсчета интервала времени, сформированный на выходе регистра 35, через коммутатор 38 поступает на первый вход второго элемента И 5.

При наличии высокого уровн  сигнала на первом входе второго элемента И 5 импульс , сформированный на втором выходе дешифратора 27, через второй элемент И 5 поступает на вход первого счетчика 43 и вход записи блока 49 пам ти.

По переднему фронту импульса, сформированного на выходе второго элемента И 5, код номера интервала времени, поступивший на группу информационных входов, блока 49 пам ти с группы выходов старших разр дов счетчика 25, записываетс  в блок 49 пам ти по адресу, код которого поступил на первую группу адресных входов блока 49

пам ти с группы выходов первого счегчика 43.

По заднему фронту импульса, сформированного на выходе второго элемента И 5, содержимое первого счетчика 43 увеличиваетс  на единицу.

При несовпадении кодов, поступивших на первую и вторую группы информационных входов первого блока 45 сравнени  с групп выходов первого 43 и второго 44 счетчиков соответственно, на выходе первого блока 45 сравнени  формируетс  высокий уровень сигнала и поступает на первый вход третьего элемента И 6.

По переднему фронту импульса, поступившего на вход записи регистра 47 с выхода одновибратора 26, код, поступивший на группу информационных входов регистра 47 с группы выходов первого счетчика 43, записываетс  в регистр 47.

С помощью сумматора 48 осуществл етс  сложение кода, поступившего на группу входов сумматора 48 с группы выходов второго счетчика 44, с кодом единицы, установленным на входе сумматора 48.

При наличии высокого уровн  сигнала на первом входе третьего элемента И 6, импульс, сформированный на выходе одно- вибратора 26, через третий элемент И 6 поступает в систему обработки данных,

При наличии высокого уровн  сигнала на управл ющем входе второго блока 46 сравнени  и совпадении кодов, поступивших на первую и вторую группы информационных входов второго блока 46 сравнени  с групп выходов регистра 47 и сумматора 48 соответственно, на выходе второго блока 46 сравнени  формируетс  высокий уровень сигнала,

При наличии высокого уровн  сигнала на входе чтени  блока 49 пам ти код номера интервала времени, записанный в блоке 49 пам ти по адресу, код которого поступил на вторую группу адресных входов блока 49 пам ти с группы выходов второго счетчика 44, формируетс  на группе выходов блока 49 пам ти.

Уровень сигнала, сформированный на выходе второго блока 46 сравнени , и код номера интервала времени, сформированный на группе выходов блока 49 пам ти, поступают к системе обработки данных.

По заднему фронту импульса, поступившего на вход второго счетчика 44 от системы обработки данных содержимое второго счетчика 44 увеличиваетс  на единицу.

При по влении высокого уровн  сигнала на выходе второго блока 46 сравнени  система обработки данных завершает обращени  к блоку 49 пам ти.

Claims (5)

1. Таймер, содержащий три элемента И, блок пам ти и элемент ИЛИ, отличающ и и с   тем, что, с целью повышени  точности отсчета временного интервала, в него введены приемный блок, триггер, блок коммутации, блок модификации, блок выдачи и блок управлени , причем перва  группа

информационных входов приемного блока  вл етс  группой входов кода номера интервала времени таймера, втора  группа информационных входов приемного блока  вл етс  группой входов кода длительности

интервала времени таймера, информационный вход приемного блока  вл етс  входом разрешени  счета таймера, перва  группа информационных выходов приемного блока соединена с первой группой информационных входов блока коммутации, втора  группа информационных входов которого соединена с второй группой информационных выходов приемного блока, информационный выход которого соединен с первым

информационным входом блока коммутации , выход признака наличи  информации приемного блока соединен с информацион- входом триггера, перва  группа выходов блока коммутации соединена с первой

группой адресных входов блока пам ти, втора  группа информационных входов и вход которого соединены с второй группой выходов и выходом блока коммутации, выход блока коммутации соединен соответственно с информационным входом блока пам ти , группа выходов и выход которого соединена с группой и с информационным входом информационных входов блока модификации соответственно, информационный выход которого соединен с вторым управл ющим входом блока коммутации, треть  группа информационных входов которого соединена с группой выходов блока модификации, выход интервала времени ко5 торого соединен с первым входом первого элемента И, первый выход блока управлени  соединен с первым входом второго элемента И и с входом прерывани  блока выдачи, второй выход блока управлени  со0 единен с синхровходом триггера, третий выход блока управлени  соединен с первым входом третьего элемента И, четвертый выход блока управлени  соединен с первым входом элемента ИЛИ и с вторым входом

5 первого элемента И, п тый выход блока управлени  соединен с третьим управл ющим входом блока коммутации, группа выходов блока управлени  соединена с третьей группой информационных входов блока коммутации и с группой информационных входов

блока выдачи, выход триггера соединен с вторым входом третьего элемента И, выход которого соединен с вторым входом элемента ИЛИ и со счетным входом блока приема, выход элемента ИЛИ соединен с входом разрешени  записи блока пам ти, выход первого элемента И соединен со счетным входом блока выдачи, вход чтени  которого  вл етс  входом чтени  таймера, выход признака наличи  информации блока соединен с вторым входом второго элемента И, выход признака последнего временного интервала блока выдачи  вл етс  входом признака последнего временного интервала таймера, группа выходов блока выдачи  вл етс  группой выходов кода номера временного интервала таймера, шестой выход блока управлени  соединен с входом разрешени  записи блока модификации.

2.Таймер по п.1,отличающийс  тем, что приемный блок содержит два счетчика , блок сравнени  и блок пам ти, причем перва  и втора  группы информационных входов блока пам ти  вл ютс  соответственно первой и второй группами информационных входов блока, информационный вход блока пам ти  вл етс  информационным входом блока, счетный вход первого счетчика  вл етс  счетным входом блока, счетный вход второго счетчика соединен с входом разрешени  записи блока пам ти и  вл етс  входом разрешени  записи блока, группа разр дных выходов первого счетчика соединена с первой группой информационных входов блока сравнени  и с первой группой адресных входов блока пам ти, втора  группа информационных входов блока сравнени  соединена с группой разр дных выходов второго счетчика и с второй группой адресных входов блока пам ти, выход равенства блока сравнени   вл етс  выходом признака наличи  информации блока, перва  и втора  группы выходов блока пам ти  вл ютс  соответственно первой и второй группами информационных выходов блока, выход блока пам ти  вл етс  информационным выходом блока.

3.Таймер по п.1,отличающийс  тем, что блок управлени  содержит тактовый генератор импульсов, счетчик, одновиб- ратор и дешифратор, причем выход тактового генератора соединен со счетным входом счетчика, выход старшего разр да которого соединен с входом одновибрато- ра, выход которого  вл етс  первым выходом блока, группа выходов младших разр дов счетчика соединена с группой информационных входов .дешифратора, пер- вый-четвертый выходы которого  вл ютс 

соответственно вторым-п тым выходами блока.

4.Таймер по п.1,отличающийс  тем, что блок модификации содержит ре5 гистр, сумматор, группу элементов И и коммутатор , причем группа информационных входов регистра  вл етс  группой информационных входов блока, информационный вход регистра  вл етс  информационным

0 входом блока, вход разрешени  записи регистра  вл етс  входом разрешени  записи блока, группа разр дных выходов регистра соединена с группой входов сумматора, вход которого соединен с шиной логической

5 единицы таймера, выход регистра соединен с информационным входом коммутатора, управл ющий вход которого соединен с выходом группы элемента И, группа входов которой соединена с группой выходов сум0 матора и  вл етс  группой информационных выходов блока, первый выход коммутатора  вл етс  информационным выходом блока, второй выход коммутатора - выходом признака окончани  отсчета ин5 тервалов времени.

5.Таймер по п.1,отличающийс  тем, что блок выдачи содержит два счетчика, два блока сравнени , регистр, сумматор и блок пам ти, причем счетный вход первого

0 счетчика соединен с входом разрешени  записи блока пам ти и  вл етс  счетным входом блока, счетный вход второго счетчика соединен со стробирующим входом первого блока сравнени , с входом разрешени  чте5 ни  блока пам ти и  вл етс  входом разрешени  чтени  блока, вход разрешени  записи регистра  вл етс  входом записи состо ни  блока, группа информационных входов блока пам ти  вл етс  группой ин0 формационных входов блока, группа разр дных выходов первого счетчика соединена с группой информационных входов регистра, с первой группой информаци онных входов второго блока сравнени  и с

5 первой группой адресных входов блока пам ти , группа разр дных выходов второго счетчика соединена с второй группой информационных входов второго блока сравнени , с группой входов сумматора и с

0 второй группой адресных входов блока пам ти , вход сумматора соединен с шиной логической единицы таймера, группа выходов сумматора соединена с первой группой информационных входов первого блока срав5 нени , втора  группа информационных входов которого соединена с группой выходов регистра, выход равенства первого блока сравнени   вл етс  выходом признака наличи  информации блока, выход равенства второго блока сравнени   вл етс  выходом признака последнего временного ин- ти  вл етс  группой информационных выхо- тервала блока, группа выходов блока пам - дов блока.

16

Tf

11

Р

JL

201 Я&

фиг.1

-2J

22;

222

19

фиг. 2

Фиг.З

ФигМ