JPH03283056A - 磁気ディスク装置 - Google Patents
磁気ディスク装置Info
- Publication number
- JPH03283056A JPH03283056A JP8321790A JP8321790A JPH03283056A JP H03283056 A JPH03283056 A JP H03283056A JP 8321790 A JP8321790 A JP 8321790A JP 8321790 A JP8321790 A JP 8321790A JP H03283056 A JPH03283056 A JP H03283056A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference clock
- clock signal
- servo byte
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は磁気ディスク装置に係り、特に読出し時の位相
マージンの高い磁気ディスク装置に関するものである。
マージンの高い磁気ディスク装置に関するものである。
(従来の技術)
従来の磁気ディスク装置の書込み制御およびセクタパル
スの発生を行う部分の構成として、第4図に示すような
ものがある。
スの発生を行う部分の構成として、第4図に示すような
ものがある。
ヘッド51は、図示しないディスクからサーボ信号を読
取る。
取る。
アンプ53は、ヘッド51の読取ったアナログのサーボ
信号を増幅する。
信号を増幅する。
サーボバイト検出回路55は、アナログのサーボ信号か
らディジタルのサーボバイト信号S11を検出する。
らディジタルのサーボバイト信号S11を検出する。
PLL回路57は、サーボバイト信号S11に同期した
クロックパルス512を生成する。
クロックパルス512を生成する。
インデックス検出回路59は、クロックパルスS12を
用いて、サーボバイト信号Sllからインデックスを検
出する。
用いて、サーボバイト信号Sllからインデックスを検
出する。
セクタパルス発生回路61は、第5図に示すような構成
を有しており、カウンタ65、レジスタ67、カウンタ
69、比較器71、フリップフロップ73からなり、イ
ンデックス信号31BとクロックパルスS12からセク
タパルスS14を発生する。
を有しており、カウンタ65、レジスタ67、カウンタ
69、比較器71、フリップフロップ73からなり、イ
ンデックス信号31BとクロックパルスS12からセク
タパルスS14を発生する。
カウンタ65は、クロックパルスS12をカウントし、
バイトクロック信号S15を発生し、カウンタ69に送
る。
バイトクロック信号S15を発生し、カウンタ69に送
る。
カウンタ69は、このバイトクロック信号S15をカウ
ントする。
ントする。
レジスタ67は、1セクタ長の値がセットされており、
比較器71がレジスタ67とカウンタ69の値を比較し
、これらが一致すればフリップフロップ73に信号を送
り、フリップフロップ73からセクタパルスS14が出
力される。
比較器71がレジスタ67とカウンタ69の値を比較し
、これらが一致すればフリップフロップ73に信号を送
り、フリップフロップ73からセクタパルスS14が出
力される。
ライト回路63は、タロツクパルス信号S12を用いて
、書込みデータを変換しアンプ53を介してヘッド51
に送る。
、書込みデータを変換しアンプ53を介してヘッド51
に送る。
(発明が解決しようとする課題)
しかしながら、このような磁気ディスク装置においては
、PLL回路57を用いているので、クロックパルスS
12にジッタを含み、このジッタが書込み時のジッタと
なる。
、PLL回路57を用いているので、クロックパルスS
12にジッタを含み、このジッタが書込み時のジッタと
なる。
読出し時においては、第6図に示すように読出し信号を
ウィンドクロックで打抜くが、このウィンドクロックは
PLL回路57とは別のPLL回路の出力信号を用いて
生成するので、読出し信号とウィンドクロックにずれを
生じ、読出し時の位相マージンが低下するという問題が
あった。
ウィンドクロックで打抜くが、このウィンドクロックは
PLL回路57とは別のPLL回路の出力信号を用いて
生成するので、読出し信号とウィンドクロックにずれを
生じ、読出し時の位相マージンが低下するという問題が
あった。
また、PLL回路57を用いているので、このPLL回
路の調整を必要とした。また、PLL回路自体で占有面
積が大きいといういう問題があった。
路の調整を必要とした。また、PLL回路自体で占有面
積が大きいといういう問題があった。
本発明は、このような問題に鑑みてなされたもので、そ
の目的とするところは、読出し時の位相マージンが高く
、部品の調整が少なく、小型の磁気ディスク装置を提供
することにある。
の目的とするところは、読出し時の位相マージンが高く
、部品の調整が少なく、小型の磁気ディスク装置を提供
することにある。
[発明の構成]
(課題を解決するための手段)
前述した目的を達成するために本発明は、ヘッドと、基
準クロック信号を生成する水晶発振器と、前記基準クロ
ック信号に基づいて書込みデータを生成し前記ヘッドに
送る書込み回路と、を具備する磁気ディスク装置である
。
準クロック信号を生成する水晶発振器と、前記基準クロ
ック信号に基づいて書込みデータを生成し前記ヘッドに
送る書込み回路と、を具備する磁気ディスク装置である
。
(作用)
本発明では、水晶発振器が基準クロック信号を生成し、
書込み回路は、この水晶発振器の生成する基準クロック
信号を用いている。
書込み回路は、この水晶発振器の生成する基準クロック
信号を用いている。
水晶発振器は安定して発振するので、書込み時のジッタ
が少なくなるので、読出し時において、位相マージンが
向上する。また、PLL回路を用いていないので、その
調整の必要もなく、装置の小型化を図ることができる。
が少なくなるので、読出し時において、位相マージンが
向上する。また、PLL回路を用いていないので、その
調整の必要もなく、装置の小型化を図ることができる。
(実施例)
以下、図面に基づいて本発明の一実施例を詳細に説明す
る。
る。
第1図は、本発明の一実施例に係る磁気ディスク装置の
書込み制御およびセクタパルスの発生を行う部分の構成
を示すブロック図である。
書込み制御およびセクタパルスの発生を行う部分の構成
を示すブロック図である。
ヘッド1は、図示しないディスクからサーボ信号を読取
る。
る。
アンプ3は、ヘッド1の読取ったアナログ型のサーボ信
号を増幅する。
号を増幅する。
サーボバイト信号検出回路シは、アンプ3の出力信号か
らディジタル型のサーボバイト信号S1を検出する。
らディジタル型のサーボバイト信号S1を検出する。
水晶発振器7は、基準クロック信号S3を生成する。
インデックス信号検出回路9は、基準クロック信号S3
を用いて、サーボバイト信号S1からインデックス信号
S2を検出する。
を用いて、サーボバイト信号S1からインデックス信号
S2を検出する。
セクタパルス発生回路11は、サーボバイト信号S1、
インデックス信号S2、基準クロック信号S3からセク
タパルスS4を生成する。
インデックス信号S2、基準クロック信号S3からセク
タパルスS4を生成する。
第2図は、このセクタパルス発生回路11の詳細な構成
を示すもので、同図に示されるように、このセクタパル
ス発生回路11は、レジスタ15、レジスタ17、カウ
ンタ19、カウンタ21、比較器23、フリップフロッ
プ25からなる。
を示すもので、同図に示されるように、このセクタパル
ス発生回路11は、レジスタ15、レジスタ17、カウ
ンタ19、カウンタ21、比較器23、フリップフロッ
プ25からなる。
レジスタ15には、カウンタ19に対応する値がセット
される。
される。
レジスタ17には、カウンタ21に対応する値がセット
される。
される。
カウンタ19は、サーボバイト信号S1によりクリアさ
れ、基準クロック信号S3をカウントする。
れ、基準クロック信号S3をカウントする。
カウンタ21は、インデックス信号S2によりクリアさ
れ、サーボバイト信号S1をカウントする。
れ、サーボバイト信号S1をカウントする。
比較器23は、レジスタ15の値とカウンタ19の値を
比較し、レジスタ17の値とカウンタ21の値を比較す
る。
比較し、レジスタ17の値とカウンタ21の値を比較す
る。
フリッププロップ25は、比較器23の出力信号により
セットされる。
セットされる。
ライト回路13は、基準クロック信号S3に応じて、書
込みデータをアンプ3を介してヘッド1に送る。
込みデータをアンプ3を介してヘッド1に送る。
次に、本実施例の動作について説明する。
第3図は、各部の信号の波形図である。
書込み時においてはライト回路13は、水晶発振器7か
ら送られる基準クロッ、り信号S3を用いて、データの
書込みを行う。
ら送られる基準クロッ、り信号S3を用いて、データの
書込みを行う。
このように本実施例では、書込み時において、水晶発振
器7から送られる基準クロック信号S3を用いて書込み
が行われ、この基準クロック信号にはジッタを含むこと
がないので、読出し時の位相マージンを大きくすること
ができる。
器7から送られる基準クロック信号S3を用いて書込み
が行われ、この基準クロック信号にはジッタを含むこと
がないので、読出し時の位相マージンを大きくすること
ができる。
このように水晶発振器7を用いて基準クロック信号S3
を生成させるようにした場合、セクタパルスの生成が問
題となるが、このセクタパルスの生成は、次のようにし
て行われる。
を生成させるようにした場合、セクタパルスの生成が問
題となるが、このセクタパルスの生成は、次のようにし
て行われる。
ヘッド1で読取られたサーボ信号は、アンプ3で増幅さ
れ、サーボバイト信号検出回路5により、サーボバイト
信号S1が検出される。
れ、サーボバイト信号検出回路5により、サーボバイト
信号S1が検出される。
インデックス信号検出回路9は、このサーボバイト信号
S1からインデックス信号S2を抽出する。このインデ
ックス信号S2は、ディスク1回転につき1発ずつ発生
される。
S1からインデックス信号S2を抽出する。このインデ
ックス信号S2は、ディスク1回転につき1発ずつ発生
される。
水晶発振器7は、基準クロック信号S3を発生しており
、セクタパルス発生回路11は、サーボバイト信号S1
、インデックス信号S2および基準クロック信号S3か
らセクタパルスS4を生成′する。
、セクタパルス発生回路11は、サーボバイト信号S1
、インデックス信号S2および基準クロック信号S3か
らセクタパルスS4を生成′する。
たとえば、サーボバイト信号S1の周期が20μsであ
り、水晶発振器の周期が200nsである場合に、20
1ns間隔のセクタパルスS4を生成する場合を想定す
る。
り、水晶発振器の周期が200nsである場合に、20
1ns間隔のセクタパルスS4を生成する場合を想定す
る。
この場合、レジスタ15に「5」をセ・ソトし、レジス
タ17に「10」をセットする。
タ17に「10」をセットする。
カウンタ21は、インデックス信号S2によりクリアさ
れた後、サーボバイト信号S1をカウントする。カウン
タ21がサーボバイト信号S1を10個カウントすると
、比較器23は、カウンタ21のカウント値とレジスタ
17の内容が一致したことを知る。この間、サーボバイ
ト信号を10個カウントしているので、 20、u s X IQ−200u S要する。
れた後、サーボバイト信号S1をカウントする。カウン
タ21がサーボバイト信号S1を10個カウントすると
、比較器23は、カウンタ21のカウント値とレジスタ
17の内容が一致したことを知る。この間、サーボバイ
ト信号を10個カウントしているので、 20、u s X IQ−200u S要する。
また、カウンタ19は、サーボバイト信号S1によりク
リアされた後、基準クロック信号S3をカウントする。
リアされた後、基準クロック信号S3をカウントする。
カウンタ19が基準クロック信号を5個カウントすると
、比較器23は、レジスタ15の内容とカウンタ19の
カウント値と一致したことを知る。この場合、サーボバ
イト信号の発生後、 200nsX 5−1000ns −1μs要する。
、比較器23は、レジスタ15の内容とカウンタ19の
カウント値と一致したことを知る。この場合、サーボバ
イト信号の発生後、 200nsX 5−1000ns −1μs要する。
この時フリップフロップ25からセクタパルスが発生さ
れるので、 200+1− 201μs の間隔でセクタパルスS4が生成される。
れるので、 200+1− 201μs の間隔でセクタパルスS4が生成される。
このセクタパルスは、サーボ信号に同期したものとなっ
ている。
ている。
かくして本実施例では、書込み時において、水晶発振器
7から送られる基準クロック信号S3を用いて書込みが
行われ、この基準クロック信号にはジッタを含むことが
ないので、読出し時の位相マージンを大きくすることが
できる。
7から送られる基準クロック信号S3を用いて書込みが
行われ、この基準クロック信号にはジッタを含むことが
ないので、読出し時の位相マージンを大きくすることが
できる。
また、本実施例においては、PLL回路を用いないので
、その調整も不要となり、装置の小型化を図ることがで
きる。
、その調整も不要となり、装置の小型化を図ることがで
きる。
[発明の効果]
以上詳細に説明したように本発明によれば、読出し時の
位相マージンが高く、部品の調整もなく、また、装置の
小型化を図ることができる。
位相マージンが高く、部品の調整もなく、また、装置の
小型化を図ることができる。
第1図は、本発明の一実施例に係る磁気ディスク装置の
要部の構成を示すブロック図、第2図は、第1図におけ
るセクタパルス発生回路11の構成を示すブロック図、 第3図は、第1図の各部の信号の波形図、第4図は、従
来の磁気ディスク装置の要部の構成を示すブロック図、 第5図は、第4図におけるセクタパルス発生回路61の
構成を示すブロック図、 第6図は、読出し信号とウィンドクロックの波形図であ
る。 1・・・・・・・・・ヘッド 5・・・・・・・・・サーボバイト信号検出回路7・・
・・・・・・・水晶発振器 9・・・・・・・・・インデックス信号検出回路1・・
・・・・・・・セクタパルス発生回路15.17・・・
レジスタ 19.21・・・カウンタ 23・・・・・・・・・比較器
要部の構成を示すブロック図、第2図は、第1図におけ
るセクタパルス発生回路11の構成を示すブロック図、 第3図は、第1図の各部の信号の波形図、第4図は、従
来の磁気ディスク装置の要部の構成を示すブロック図、 第5図は、第4図におけるセクタパルス発生回路61の
構成を示すブロック図、 第6図は、読出し信号とウィンドクロックの波形図であ
る。 1・・・・・・・・・ヘッド 5・・・・・・・・・サーボバイト信号検出回路7・・
・・・・・・・水晶発振器 9・・・・・・・・・インデックス信号検出回路1・・
・・・・・・・セクタパルス発生回路15.17・・・
レジスタ 19.21・・・カウンタ 23・・・・・・・・・比較器
Claims (3)
- (1)ヘッドと、 基準クロック信号を生成する水晶発振器と、前記基準ク
ロック信号に基づいて書込みデータを生成し前記ヘッド
に送る書込み回路と、 を具備する磁気ディスク装置。 - (2)ヘッドと、 前記ヘッドから読取られる信号からサーボバイト信号を
検出するサーボバイト信号検出回路と、基準クロック信
号を生成する水晶発振器と、前記基準クロック信号を基
にして前記サーボバイト信号からインデックス信号を検
出するインデックス信号検出回路と、 前記サーボバイト信号と前記インデックス信号と前記基
準クロック信号からセクタパルスを生成するセクターパ
ルス発生回路と、 前記基準クロック信号に基づいて書込みデータを生成し
前記ヘッドに送る書込み回路と、 を具備する磁気ディスク装置。 - (3)前記セクターパルス発生回路は、 第1の設定値を保持する第1のレジスタと、第2の設定
値を保持する第2のレジスタと、前記インデックス信号
によりクリアされ、前記サーボバイト信号をカウントす
る第1のカウンタと、 前記サーボバイト信号によりクリアされ、前記基準クロ
ック信号をカウントする第2のカウンタと、 前記第1の設定値と前記第1のカウンタの値を比較し、
前記第2の設定値と前記第2のカウンタの値を比較し、
これらが一致したときに前記セクタパルスを発生するも
のである請求項第2項記載の磁気ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8321790A JPH03283056A (ja) | 1990-03-30 | 1990-03-30 | 磁気ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8321790A JPH03283056A (ja) | 1990-03-30 | 1990-03-30 | 磁気ディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03283056A true JPH03283056A (ja) | 1991-12-13 |
Family
ID=13796149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8321790A Pending JPH03283056A (ja) | 1990-03-30 | 1990-03-30 | 磁気ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03283056A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100855987B1 (ko) * | 2006-03-06 | 2008-09-02 | 삼성전자주식회사 | 나선형 서보 트랙 기록에 있어서 디스크 열적 팽창으로인한 시간 변화를 보상하기 위한 지연 클럭 트랙 리드 백데이터 |
-
1990
- 1990-03-30 JP JP8321790A patent/JPH03283056A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100855987B1 (ko) * | 2006-03-06 | 2008-09-02 | 삼성전자주식회사 | 나선형 서보 트랙 기록에 있어서 디스크 열적 팽창으로인한 시간 변화를 보상하기 위한 지연 클럭 트랙 리드 백데이터 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4054921A (en) | Automatic time-base error correction system | |
US5612938A (en) | Correcting recorded marks and land lengths taken from an optical disk | |
JPH03283056A (ja) | 磁気ディスク装置 | |
JPS5835708A (ja) | 記録情報再生装置 | |
US4300173A (en) | Data recording and reading circuitry | |
JP2763000B2 (ja) | 再生装置 | |
JP2560406B2 (ja) | ディジタル位相制御回路 | |
GB2227142A (en) | Time-base compensation of signals reproduced from a recording medium | |
JPH0879059A (ja) | 基準クロック発生回路 | |
JP2502742B2 (ja) | 水平同期信号検出装置 | |
JP2792042B2 (ja) | 情報再生回路 | |
JP2553072B2 (ja) | 同期回路 | |
JP2791509B2 (ja) | デジタル信号復調装置 | |
JPS6131547B2 (ja) | ||
JPH0340783A (ja) | ディジタル位相制御回路 | |
JPH01311643A (ja) | デジタル信号の時間軸補正回路 | |
JPS6151665A (ja) | M/tデ−タ読み取り装置 | |
JPH0234031A (ja) | 位相制御回路 | |
JPS6155186B2 (ja) | ||
JPH04183074A (ja) | 水平同期検出装置 | |
JPS6248402B2 (ja) | ||
JPH0435092B2 (ja) | ||
JPH0211048B2 (ja) | ||
JPH0523628B2 (ja) | ||
JPS6157071A (ja) | Pll回路制御方式 |