JPS6131547B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は磁気記憶装置に気録された情報を読み
取るときに必要な同期信号を得るための回路に関
する。

磁気記憶装置では記録されたビツト情報を読み
取るために、ビツト情報の存在すべき位置に同期
信号を発生し、この同期信号に合わせて情報を読
み取るよう制御されている。従来装置では、再生
された情報の位置の許容変動範囲に、同期クロツ
ク信号から得られるいわゆるデータウインドを作
り、このデータウインド内にある情報を読み取る
よう構成されている。また、このような従来装置
では、磁気記録媒体に情報を書き込むときにも、
同時に読取ヘツドから書き込まれた直後の情報を
読み取り、これが正しい位置に書き込まれたこと
を検査するための機能が備えられていて、この場
合にはデータウインドを狭く設定して書込精度を
高くするよう構成されている。

しかし、このような装置では再生情報のレベル
が何らかの原因により小さくなるいわゆるドロツ
プアウトが生じると、情報位置に位相変動（ピー
クシフト）があつた場合との区別がつかず、位相
変動による異常と誤認され同期制御が乱れ、後続
する情報の読取りが正しく行なわれなくなる欠点
があつた。

本発明はこれを改良するもので、再生情報の位
相変動（ピークシフト）による異常を正しく検出
することのできる信頼性の高い同期回路を提供す
ることを目的とする。

本発明は記録媒体から読み取られた再生情報パ
ルスと、同期回路の出力である同期クロツクパル
スの論理積アンドを取ることにより、再生情報の
位相変動を検出することを特徴とする。さらに、
上記再生情報と同期クロツクパルスは、装置が単
に読取を行なう場合と、書込と同時に読取を行な
う場合とでは、パルス幅を変更するように制御す
ることを特徴とする。

以下、図面を用いてさらに詳しく説明する。

第１図は本発明実施例装置の回路構成図であ
る。１は読出ヘツドで、磁気記録媒体より記録さ
れた情報を読み出す。この出力はセンスアンプ２
で適当なレベルに増幅され、パルス幅変換回路３
に与えられている。このパルス幅変換回路の一つ
の出力ｂは、位相検出回路４の一方の入力に導か
れている。この検出出力ｄはフイルタ５を介し
て、電圧制御発振器６の制御入力に与えられてい
る。この電圧制御発振器６は、制御入力に与えら
れる電圧に従い出力周波数が変化するよう構成さ
れている。この出力ｆはパルス幅変換回路７に導
かれている。この一つの出力ｇとパルス幅変換回
路３の一つの出力ｃは、アンド回路８の入力に与
えられ、この出力ｉは制御回路９に与えられてい
る。また、パルス幅変換回路７の一つの出力ｈは
位相検出回路４の一方の入力に帰還結合されると
ともに、制御回路９に与えられている。制御回路
９の制御出力ｊは２つのパルス幅変換回路３およ
び７に結合されている。

このように構成された装置の動作を第２図に示
すタイムチヤートを用いて説明する。第２図ａ〜
ｉは第１図に示す対応する符号の点の電圧波形図
を示す。

先ず第２図ａに示すように、正常な信号が得ら
れている場合には、パルス幅変換回路３で、信号
ａがｂとｃの２種のパルスに変換される。位相検
出器４では、信号ｂでハイレベルになり信号ｈで
ローレベルになる信号ｄを得る。これはフイルタ
５で平滑化され信号ｅとして、電圧制御発振器６
に送られる。電圧制御発振器６の出力信号ｆの周
波数は、同期が安定しているときには、信号ａの
周波数に等しく、従つてパルス変換回路７の出力
信号ｈにも等しく一定で、平滑化された制御入力
ｅも一定の値に維持されている。このときパルス
幅変換回路７の出力ｇとパルス幅変換回路３の出
力ｃは、アンド回路８で論理積をとられるが、同
期が安定している場合にはこの信号ｃとｇの位相
が信号ｄのハイレベルの時間にほぼ等しい時間だ
けずれているので、アンド回路８の出力ｉには信
号がない。

次に、何らかの異常が生じて読取ヘツド１の出
力に現われる再生信号に変化があつた場合を説明
する。第３図ａに示すように、本来点線のように
なるべき波形が実線のように変化したものとする
と、信号ｃの位相が変化し、信号ｇとの論理積で
ある信号ｉに出力が現われる。出力ｉは異常検出
出力であつて、これの送られたときには警報ある
いはデータの取込停止等に利用されるとともに、
同期修正が行なわれる。

第１図に戻つて、制御回路９の制御出力ｉの動
作について説明すると、これは読取ヘツド１が単
純に読取のみを行なう場合と、書込と同時に書込
直後の情報を読み取りチエツクを行なう場合と
で、位相ずれの許容範囲を切り換えるためのもの
である。すなわち、書込と同時にチエツクを行な
う場合には厳しく、単純な読取の場合は緩く設定
する。動作としては２つのパルス幅変換回路３お
よび７の出力ｃおよびｇのパルス幅を切り換える
ことにより行なわれる。第３図ｃ〜ｉおよびc′〜
i′に示すように、厳しい場合にはパルス幅を広く
して位相ずれが小さくともｃとｇに重なる部分が
生じて出力ｉが現われ、緩い場合にはパルス幅を
狭くして位相ずれの大きいときのみc′とg′が重な
るようになつている。第３図では同じ位相ずれに
対して、ｃ〜ｉの場合には異常が検出され、c′〜
i′の場合には異常が検出されない例が示されてい
る。

第４図はパルス幅変換回路３の回路構成例を示
す図である。入出力端子の符号は第１図の符号と
対応し、図より理解できるので詳しい説明は省略
する。

以上述べたように、本発明の回路では位相ずれ
による論理積（アンド）を直接検出するので、従
来装置のように一定のウインド内にパルスが現わ
れないことによつて異常を検出するものに比べる
と、信号レベルがドロツプアウトしたときに誤つ
て異常検出をするようなことがなく、これにより
誤つて同期修正が行なわれることがなく、信頼性
の高い同期回路が得られる。

なお、上記説明ではパルス幅を切り換える場
合、２つのパルス幅変換回路について同時に切換
を行なうよう説明したが、一方のみに切換を行な
つても同様に実施することができる。

【図面の簡単な説明】

第１図は本発明実施例装置の回路構成図、第２
図および第３図はこの実施例回路の動作説明用タ
イムチヤート、ａ〜ｉは第１図の対応する符号の
点の電圧波形図を示す、第４図はパルス幅変換回
路の構成例図。 １……読出ヘツド、２……センスアンプ、３…
…パルス幅変換回路、４……位相検出回路、５…
…フイルタ、６……電圧制御発振器、７……パル
ス幅変換回路、８……アンド回路、９……制御回
路。

Claims (1)

1. 【特許請求の範囲】 １ 記録媒体から読み取られた再生情報パルスお
   よび同期回路の出力クロツクパルスの論理積をと
   る回路を備え、この回路に論理積出力が得られた
   とき異常を検出することを特徴とする磁気記憶装
   置の同期回路。 ２ 記録媒体から読み取られた再生情報パルスお
   よび同期回路の出力クロツクパルスの論理積をと
   る装置と、前記再生情報パルスおよび出力クロツ
   クパルスの少なくとも一方のパルス幅を切り換え
   る手段とを備え、前記論理積をとる回路に論理積
   出力がが得られたとき異常を検出することを特徴
   とする磁気記憶装置の同期回路。