JPS6157071A - Ｐｌｌ回路制御方式 - Google Patents
Ｐｌｌ回路制御方式Info
- Publication number
- JPS6157071A JPS6157071A JP17825384A JP17825384A JPS6157071A JP S6157071 A JPS6157071 A JP S6157071A JP 17825384 A JP17825384 A JP 17825384A JP 17825384 A JP17825384 A JP 17825384A JP S6157071 A JPS6157071 A JP S6157071A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pll
- circuit
- sync
- sector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は磁気ディスク記録装置等の記録データの復調回
路に用いられるＰ Ｔ、 Ｌ （フェーズロックドルー
プ）回路制御方式に関する。
路に用いられるＰ Ｔ、 Ｌ （フェーズロックドルー
プ）回路制御方式に関する。
磁気ディスク記録装置の記録媒体は一定の領域であるセ
クタに分割され、その各々にアドレスが付加される。各
セクタはさらに複数個のフィールドに分割され、各フィ
ールドのデータ記録部分の先頭にはデータ記憶領域の始
まりを示すシンクバイ） （ａｙｎｅ ｂｉｔｅ）が書
き込まれる。記録媒体からの読み出しく再生）信号はＰ
ＬＬ回路に供給される。読み出し信号のうちセクタの先
頭部分に記録されているセクタ信号はセクタカウンタの
リセット端子に加えられる。セクタ信号によりリセット
されたセクタカウンタは或一定周波数のクロック信号を
計数する。この計数値が或定められだ値に丹ｉするとＰ
Ｔ、Ｌ回路はハイゲインにセットされる。ハイゲインに
セットされだＰＬＬ回路は読み出し信号におけるＰ Ｔ
、 Ｌ信号部分に周波数および位相を合致させるよう動
作する。次いでセクタカウンタがさらに別の値に達する
と、シンクウィンドウ佃刀が出力され、この期間中にＰ
ＬＬ回路を介して出力される読み出し信号中のシンク信
号が基準のシンク信号と比較され、一致が得られねげシ
ンク信号が得られたとして、シンク信号に続く読み出し
信号がデータ信号として、ＰＬＬ信号部分に同期したＰ
ＬＬ回路からのクロック信号に従って読み出される。Ｐ
ＬＬ信号部分に同期した動作を行っているＰＬＬ回路は
その後ローゲインに切替えられている。Ｐ Ｌ Ｔ、回
路はローゲインにおいてはハイゲインの場合よりも人力
信号（読み出し信号）に対して周波数および位相の一致
を行う：＋ Ｅ ＠Ｍａｌｔ”＃”・ 〔発明が解決しようとする問題点〕 前述のような従来形のＰＬＬ制御方式においては、セク
タカウンタの動作に一定周波数のクロック信号を用いて
いるため、読み出し信号とＰＬＬ回路をハイゲインにす
るＰＬＬハイゲイン信号およびシンク信号を取込むだめ
のシンクウィンドウ信号の位相が読み出し信号に対して
、ずれて行くという問題点があった。このことは記録媒
体を駆動する電動機等に回転むらがあることに起因する
。
クタに分割され、その各々にアドレスが付加される。各
セクタはさらに複数個のフィールドに分割され、各フィ
ールドのデータ記録部分の先頭にはデータ記憶領域の始
まりを示すシンクバイ） （ａｙｎｅ ｂｉｔｅ）が書
き込まれる。記録媒体からの読み出しく再生）信号はＰ
ＬＬ回路に供給される。読み出し信号のうちセクタの先
頭部分に記録されているセクタ信号はセクタカウンタの
リセット端子に加えられる。セクタ信号によりリセット
されたセクタカウンタは或一定周波数のクロック信号を
計数する。この計数値が或定められだ値に丹ｉするとＰ
Ｔ、Ｌ回路はハイゲインにセットされる。ハイゲインに
セットされだＰＬＬ回路は読み出し信号におけるＰ Ｔ
、 Ｌ信号部分に周波数および位相を合致させるよう動
作する。次いでセクタカウンタがさらに別の値に達する
と、シンクウィンドウ佃刀が出力され、この期間中にＰ
ＬＬ回路を介して出力される読み出し信号中のシンク信
号が基準のシンク信号と比較され、一致が得られねげシ
ンク信号が得られたとして、シンク信号に続く読み出し
信号がデータ信号として、ＰＬＬ信号部分に同期したＰ
ＬＬ回路からのクロック信号に従って読み出される。Ｐ
ＬＬ信号部分に同期した動作を行っているＰＬＬ回路は
その後ローゲインに切替えられている。Ｐ Ｌ Ｔ、回
路はローゲインにおいてはハイゲインの場合よりも人力
信号（読み出し信号）に対して周波数および位相の一致
を行う：＋ Ｅ ＠Ｍａｌｔ”＃”・ 〔発明が解決しようとする問題点〕 前述のような従来形のＰＬＬ制御方式においては、セク
タカウンタの動作に一定周波数のクロック信号を用いて
いるため、読み出し信号とＰＬＬ回路をハイゲインにす
るＰＬＬハイゲイン信号およびシンク信号を取込むだめ
のシンクウィンドウ信号の位相が読み出し信号に対して
、ずれて行くという問題点があった。このことは記録媒
体を駆動する電動機等に回転むらがあることに起因する
。
特に１つのセクタにおいて複数個のフィールドを有し各
フィールドごとにＰＬＬ信号およびシンク信号が記録さ
れている場合には同一セクタ内で末尾に近く配置された
フィールド程このずれが多くなる。これを防ぐためにＰ
ＬＬ回路が一旦ハイゲイン状態になった後はセクタカウ
ンタに対するクロック信号として単にＰＬＬ回路の読み
出し信号に同期したクロック信号を用いることも考えら
れるが、上述の同期が正しく動作しなかった場合には、
より大きな同期ずれを起すことになるので必ずしも満足
できるものではなかった。
フィールドごとにＰＬＬ信号およびシンク信号が記録さ
れている場合には同一セクタ内で末尾に近く配置された
フィールド程このずれが多くなる。これを防ぐためにＰ
ＬＬ回路が一旦ハイゲイン状態になった後はセクタカウ
ンタに対するクロック信号として単にＰＬＬ回路の読み
出し信号に同期したクロック信号を用いることも考えら
れるが、上述の同期が正しく動作しなかった場合には、
より大きな同期ずれを起すことになるので必ずしも満足
できるものではなかった。
従って本発明の目的は、Ｐ Ｌ Ｌ回路制御方式におけ
るＰＬＬハイゲイン信号およびシンクウィンドウ信号が
記録媒体から読み出された対応すべき 。
るＰＬＬハイゲイン信号およびシンクウィンドウ信号が
記録媒体から読み出された対応すべき 。
信号に対して位相がずれることが少ないようにし、それ
によシ磁気記録装置における復調回路の誤動作を防止し
信頼性の向上を実現するととＫある。
によシ磁気記録装置における復調回路の誤動作を防止し
信頼性の向上を実現するととＫある。
本発明は１．に記問題点を改善したＰＬＬ回路制御方式
を捉供するもので、その手段は、固有のアドレスを有す
る磁気記録媒体のセクタを複数のフィールドに分割し、
各フィールドの記録データの先頭・にフィールドの記憶
領域の開始を示すシンクバイトを付して書き込みを行う
磁気記録装置の復調回路におけるＰＬＬ回路制御方式に
おいて、複数の応答速度を有し記録媒体からの再生デー
タの周波数および位相に同期してデータを復調するＰ
Ｌ Ｌ回路、該Ｐ Ｌ Ｌ回路のクロック信号を使用し
たセクタの再生タイミングを管理するセクタカウンタ、
および該セクタカウンタの値をデコードし各フィールド
のシンクバイトに対してシンクバイトの検出適正範囲を
示すシンクウィンドウ信号を出力する手段を具備し、該
シンクウィンドウ信号期間内にシンクバイトが検出され
なかった時は、次のフィールドのＰＬＬ向期動作迄ＰＬ
Ｌ回路をリセット状態として自走させ一定周波数のクロ
ック信号によりセクタカウンタを動作させることを特徴
とするＰＬＬ回路制御方式によってなされる。
を捉供するもので、その手段は、固有のアドレスを有す
る磁気記録媒体のセクタを複数のフィールドに分割し、
各フィールドの記録データの先頭・にフィールドの記憶
領域の開始を示すシンクバイトを付して書き込みを行う
磁気記録装置の復調回路におけるＰＬＬ回路制御方式に
おいて、複数の応答速度を有し記録媒体からの再生デー
タの周波数および位相に同期してデータを復調するＰ
Ｌ Ｌ回路、該Ｐ Ｌ Ｌ回路のクロック信号を使用し
たセクタの再生タイミングを管理するセクタカウンタ、
および該セクタカウンタの値をデコードし各フィールド
のシンクバイトに対してシンクバイトの検出適正範囲を
示すシンクウィンドウ信号を出力する手段を具備し、該
シンクウィンドウ信号期間内にシンクバイトが検出され
なかった時は、次のフィールドのＰＬＬ向期動作迄ＰＬ
Ｌ回路をリセット状態として自走させ一定周波数のクロ
ック信号によりセクタカウンタを動作させることを特徴
とするＰＬＬ回路制御方式によってなされる。
、〔作用〕 □
本発明によるＰＬＬ回路制御方式は、セクタカウンタに
供給するクロック信号として、ＰＬＬ回□路によって読
み出し信号に周波数および位相が同期されたクロック信
号を用いるようにし、セクタカウンタから得られるＰＬ
Ｌハイゲイン信号と読み出し信号におけるＰＬＬ信号の
位相差、およびセクタカウンタから得られるシンクウィ
ンドウ信号と読み出し信号におけるシンクバイトの位相
差が少なくなるようにする。その上、もし読み出し信号
の復調ができない状態の時には、誤ったＰＬＬ回路から
のクロック信号によりセクタカウンタを動作させること
を避けて、ＰＬＬ回路をリセットし、Ｐ Ｔ、 Ｌ回路
からのクロック信号を、この装置の復調回路における檄
準的な或一定周波数の信号に切替えて、誤ったクロック
信号によるセクタカウンタの動作を避けるようにする。
供給するクロック信号として、ＰＬＬ回□路によって読
み出し信号に周波数および位相が同期されたクロック信
号を用いるようにし、セクタカウンタから得られるＰＬ
Ｌハイゲイン信号と読み出し信号におけるＰＬＬ信号の
位相差、およびセクタカウンタから得られるシンクウィ
ンドウ信号と読み出し信号におけるシンクバイトの位相
差が少なくなるようにする。その上、もし読み出し信号
の復調ができない状態の時には、誤ったＰＬＬ回路から
のクロック信号によりセクタカウンタを動作させること
を避けて、ＰＬＬ回路をリセットし、Ｐ Ｔ、 Ｌ回路
からのクロック信号を、この装置の復調回路における檄
準的な或一定周波数の信号に切替えて、誤ったクロック
信号によるセクタカウンタの動作を避けるようにする。
本発明の一実施例としてのＰＬＬ回路制御方式を行う装
置のブロック回路図が第１図に示される。
置のブロック回路図が第１図に示される。
本装置は、Ｐ Ｔ、 Ｉ、回路（ＰＬＬ） １１．セク
タカウンタ（ＣＮＴ） １２、デコーダ（ＤＥＣ）１３
、シフトレジスタ（ＳＲ）１４、シンク信号比較器（Ｓ
ＹＮＣ−ＣＯＭＰ）１５、フリシブフロップ（ＦＦ）１
６，１７，１９、および２２、アンドゲート（Ａ） １
８および２１、および否定回路２０を具備する。
タカウンタ（ＣＮＴ） １２、デコーダ（ＤＥＣ）１３
、シフトレジスタ（ＳＲ）１４、シンク信号比較器（Ｓ
ＹＮＣ−ＣＯＭＰ）１５、フリシブフロップ（ＦＦ）１
６，１７，１９、および２２、アンドゲート（Ａ） １
８および２１、および否定回路２０を具備する。
磁気記録装置の読み出し信号（ＲＤ−ＤＡＴＡ）はＰＬ
Ｌ１路１１に供給され、読み出し信号のうちのセクタ信
号（ＳＥＣ−８ＴＧ）はセクタカウンタ１２のリセット
端子に供給される。セクタ信号は記録媒体のセクタ領域
の先頭に格納されている。各セクタは複数個のフィール
ドを具備し、該フィール、 ドにはＰＬＬ信号
、シンクバイト、データ信号、およびＣＲＣ（エラー検
出コード）が格納される。
Ｌ１路１１に供給され、読み出し信号のうちのセクタ信
号（ＳＥＣ−８ＴＧ）はセクタカウンタ１２のリセット
端子に供給される。セクタ信号は記録媒体のセクタ領域
の先頭に格納されている。各セクタは複数個のフィール
ドを具備し、該フィール、 ドにはＰＬＬ信号
、シンクバイト、データ信号、およびＣＲＣ（エラー検
出コード）が格納される。
Ｐ Ｌ Ｌ回路１１は読み出し信号からＰＬＬ信号を検
出し、その周波数および位相が合致するようなＰＬＬク
ロック信号（ＰＬＬ−ＣＬＫ）を発生する。
出し、その周波数および位相が合致するようなＰＬＬク
ロック信号（ＰＬＬ−ＣＬＫ）を発生する。
続いてＰ Ｔ、 Ｌ回路１１に供給される読み出し信号
のシンクバイトはシフトレジスタ１４に送られる。
のシンクバイトはシフトレジスタ１４に送られる。
一方、セクタカウンタ１２はセクタ信号によりリセット
されるとＰＬＬ回路１１からのＰＬＬクロック信号を受
は計数を開始する。この際のＰＬＬりｐツク信号は、１
つ前のＰＬＬ信号に周波数および位相が合致するような
信号であり、１つ前のＰＬＬ信号が得られなかった時は
Ｐ Ｔ、 Ｌ回路１１かりセットされた時のクロック信
号、すなわち装置の復調回路の標準的な一定周波数の信
号である。
されるとＰＬＬ回路１１からのＰＬＬクロック信号を受
は計数を開始する。この際のＰＬＬりｐツク信号は、１
つ前のＰＬＬ信号に周波数および位相が合致するような
信号であり、１つ前のＰＬＬ信号が得られなかった時は
Ｐ Ｔ、 Ｌ回路１１かりセットされた時のクロック信
号、すなわち装置の復調回路の標準的な一定周波数の信
号である。
セクタカウンタ１２の計数値が或値に達するとデコーダ
１３によって復調されてＰＬＬハイゲイン・セット（Ｐ
ＬＬ−ＨＧ−８ＥＴ）信号が出力される。
１３によって復調されてＰＬＬハイゲイン・セット（Ｐ
ＬＬ−ＨＧ−８ＥＴ）信号が出力される。
この信号はＪＫフリップ７０ツブ１６のＪ端子に供給さ
れる。セクタカウンタ１２の計数イ１１１が次の或値に
達すると、デコーダ１３によって復調され
）てＰＬＴ、ハイゲイン・リセット（ＰＬＬ−ＨＧ−Ｒ
８Ｔ）信号がフリップフロップ１６のに端子に供給され
る。従ってフリップフロップ１６の出力にはＰＬＬハイ
ゲイン・セット信号で立上り、ＰＬＬハイゲイン・リセ
ット信号で立下るＰＬＬハイゲイン信号（ＰＬＬ・ＨＧ
）が出力される。
れる。セクタカウンタ１２の計数イ１１１が次の或値に
達すると、デコーダ１３によって復調され
）てＰＬＴ、ハイゲイン・リセット（ＰＬＬ−ＨＧ−Ｒ
８Ｔ）信号がフリップフロップ１６のに端子に供給され
る。従ってフリップフロップ１６の出力にはＰＬＬハイ
ゲイン・セット信号で立上り、ＰＬＬハイゲイン・リセ
ット信号で立下るＰＬＬハイゲイン信号（ＰＬＬ・ＨＧ
）が出力される。
第２図には第１図の回路の波形図が示される。
第２図の最上段には各フィールド（Ｆ）における格納さ
れた信号が示され、これに対応したタイミングで、その
下段に第１図の回路の各部における動作タイミングを示
す波形図が示される。前述の各信号ＰＬＬ−ＨＧ・ＳＥ
Ｔ、 ＰＬＬ−ＨＧ嗜Ｒ８Ｔ、およびＰＬＬ−ＨＧの動
作タイミングはそれぞれ第２図の第２段目から第４段目
に示される。
れた信号が示され、これに対応したタイミングで、その
下段に第１図の回路の各部における動作タイミングを示
す波形図が示される。前述の各信号ＰＬＬ−ＨＧ・ＳＥ
Ｔ、 ＰＬＬ−ＨＧ嗜Ｒ８Ｔ、およびＰＬＬ−ＨＧの動
作タイミングはそれぞれ第２図の第２段目から第４段目
に示される。
さらにセクタカウンタ１２の計数値が増加するとデコー
ダ１３からシンク・ウィンドウ拳セット（ＳＹＮＣ−Ｗ
Ｄ−８ＥＴ） 信号が出力されＪＫフリップフロップ１
７のＪ端子に供給され、次いでセクタカウンタ１２の計
数値が増加するとデコーダ１３からシンク・ウィンドウ
・リセッ） （ＳＹＮＣ−ＷＤ・Ｒ８Ｔ）信号が出力さ
れフリップフロップ１７のに端子に供給される。フリッ
プフロップ１７の出力にはシンク・ウィンドウ（ＳＹＮ
Ｃ−ＷＤ）信号が出力される。これらのタイミングを示
す波形図０”第２図の中段の、それぞれ５ＹＮＣ−ＷＤ
−ＳＥＴ。
ダ１３からシンク・ウィンドウ拳セット（ＳＹＮＣ−Ｗ
Ｄ−８ＥＴ） 信号が出力されＪＫフリップフロップ１
７のＪ端子に供給され、次いでセクタカウンタ１２の計
数値が増加するとデコーダ１３からシンク・ウィンドウ
・リセッ） （ＳＹＮＣ−ＷＤ・Ｒ８Ｔ）信号が出力さ
れフリップフロップ１７のに端子に供給される。フリッ
プフロップ１７の出力にはシンク・ウィンドウ（ＳＹＮ
Ｃ−ＷＤ）信号が出力される。これらのタイミングを示
す波形図０”第２図の中段の、それぞれ５ＹＮＣ−ＷＤ
−ＳＥＴ。
５ＹＮＣ−ＷＤ−Ｒ，Ｓ Ｔ、 オヨヒ５ＹＮＣ−ＷＤ
（！： 記１１ｉｖすした波形図に示される。
（！： 記１１ｉｖすした波形図に示される。
シフトレジスタ１４に格納されたシンクバイトは、シン
ク信号比較器１５において基準シンク信号（ＲＥＦ−８
ＹＮＣ）と比較され一致がとれるとシンク信号（ＳＹＮ
Ｃ）が出力される。シンク信号とシンク・ウィンドウ信
号の論理積はアンドゲート１８によって求められ２、ア
ンドゲート１８の出力はＪＫ７リノプフロツプ１９のＪ
端子に加えられフリップフロップ１９をセットする。フ
リップフロップ１９の出力は否定回路２０によって極性
が反転されてアンドゲート２１の一方の端子に加えられ
、アンドゲート２１の他方の端子にはシンク・ウィンド
ウ・リセット信号が加えられ、アンドゲート２１の出力
はＵＤＦ−８ＹＮＣ信号として出力される。ＵＤＦ−８
ＹＮＣ信号はＪＫフリップフロップ２２をセットし、フ
リップフロップ２２はＰＬＬハイゲイン・セット信号に
よりリセットされる。
ク信号比較器１５において基準シンク信号（ＲＥＦ−８
ＹＮＣ）と比較され一致がとれるとシンク信号（ＳＹＮ
Ｃ）が出力される。シンク信号とシンク・ウィンドウ信
号の論理積はアンドゲート１８によって求められ２、ア
ンドゲート１８の出力はＪＫ７リノプフロツプ１９のＪ
端子に加えられフリップフロップ１９をセットする。フ
リップフロップ１９の出力は否定回路２０によって極性
が反転されてアンドゲート２１の一方の端子に加えられ
、アンドゲート２１の他方の端子にはシンク・ウィンド
ウ・リセット信号が加えられ、アンドゲート２１の出力
はＵＤＦ−８ＹＮＣ信号として出力される。ＵＤＦ−８
ＹＮＣ信号はＪＫフリップフロップ２２をセットし、フ
リップフロップ２２はＰＬＬハイゲイン・セット信号に
よりリセットされる。
ＵＴ）Ｆ−８ＹＮＣ信号は第２図最下段の波形として示
され、フリップフロップ２２の出力はＰＬＬリセット信
号（ｐｙ、ｙ、・ｙｔｓＴ）として第２図下から第２段
目の波形として示され、ＰＬＬ回路１１のリセット回路
に加えられＰ Ｌ Ｌ回路１１をリセットする。Ｐ Ｌ
Ｔ、回路１１は前述のＰＬＬハイゲイン信号を受ける
とハイゲイン状態、すなわち、読み出［２信号の周波数
および位相に高速な応答を行う状態となり、ＰＴ、Ｌハ
イゲイン信号が低レベルとなると前記応答が低速度なも
のとなる。またＰＬＬ回路１１にＰＬＬリセット信号が
与えられるとリセットされ、装置の復調回路における標
準周波数のクロック信号をＰ Ｔ、 Ｌクロック信号（
ＰＬＩ、−ＣＬＫ）として出力する。ＰＬＬ回路１１が
ハイゲイン状態の時は、読み出し信号のＰ Ｌ Ｌ信号
部分の周波数および位相に高速で追従し、追従したクロ
ック、； 信号をＰＬＬ−ＣＬＫとして出力
する。ＰＬＬ回路１１がローゲイン状態の時は、ハイゲ
イン状態で到達した周波数および位相を保持しつつ急激
な変動には応答せず、緩やかな変動には追従するよう制
御される。
され、フリップフロップ２２の出力はＰＬＬリセット信
号（ｐｙ、ｙ、・ｙｔｓＴ）として第２図下から第２段
目の波形として示され、ＰＬＬ回路１１のリセット回路
に加えられＰ Ｌ Ｌ回路１１をリセットする。Ｐ Ｌ
Ｔ、回路１１は前述のＰＬＬハイゲイン信号を受ける
とハイゲイン状態、すなわち、読み出［２信号の周波数
および位相に高速な応答を行う状態となり、ＰＴ、Ｌハ
イゲイン信号が低レベルとなると前記応答が低速度なも
のとなる。またＰＬＬ回路１１にＰＬＬリセット信号が
与えられるとリセットされ、装置の復調回路における標
準周波数のクロック信号をＰ Ｔ、 Ｌクロック信号（
ＰＬＩ、−ＣＬＫ）として出力する。ＰＬＬ回路１１が
ハイゲイン状態の時は、読み出し信号のＰ Ｌ Ｌ信号
部分の周波数および位相に高速で追従し、追従したクロ
ック、； 信号をＰＬＬ−ＣＬＫとして出力
する。ＰＬＬ回路１１がローゲイン状態の時は、ハイゲ
イン状態で到達した周波数および位相を保持しつつ急激
な変動には応答せず、緩やかな変動には追従するよう制
御される。
上述のような回路により１１゛、セクタカウンタの人力
信号としてＰＬＬクロックを用い−Ｃ，磁気ＩＪｕ体の
回転むら等に起因する、Ｐ Ｌ Ｔ、ハイゲインイ、４
号とＰ Ｌ Ｌ信号の位相差およびＰ Ｌ Ｌシンク・
ウィンドウ信号と読み出しシンク信号との位相差を少な
くすることができる。
信号としてＰＬＬクロックを用い−Ｃ，磁気ＩＪｕ体の
回転むら等に起因する、Ｐ Ｌ Ｔ、ハイゲインイ、４
号とＰ Ｌ Ｌ信号の位相差およびＰ Ｌ Ｌシンク・
ウィンドウ信号と読み出しシンク信号との位相差を少な
くすることができる。
本発明によれば、磁気配録袋ｂ゛における再生管理タイ
ミングを作るセクタカウンタを可能な限り読み出し信号
に同期するようにし、それにより装置の読み出しの際の
誤りを防止し、装置の信頼性の向上を実現することがで
きる。
ミングを作るセクタカウンタを可能な限り読み出し信号
に同期するようにし、それにより装置の読み出しの際の
誤りを防止し、装置の信頼性の向上を実現することがで
きる。
第１図は本発明の一実施例としてのＰＬＬ回路制御方式
を行う装置のブロック回路図、および第２図は第１図の
装置の動作タイミングを説明するための波形図である。 １１・・・ＰＬＬ回路、１２・・・セクタカウンタ、１
３・・・デコーダ、１４・・・シフトレジスタ、１５・
・・シンク信号比較器、１６．１７・・・フリップフロ
ップ１８・・・アンドゲート、１９・・・フリップフロ
ップ、２０・・・ヤ７定回路、２１・・・アンドゲート
、２２・・・フリップフロップ。 ４Ｉｆ許出願人 富士通株式会社 特許１１佳口代坤人
を行う装置のブロック回路図、および第２図は第１図の
装置の動作タイミングを説明するための波形図である。 １１・・・ＰＬＬ回路、１２・・・セクタカウンタ、１
３・・・デコーダ、１４・・・シフトレジスタ、１５・
・・シンク信号比較器、１６．１７・・・フリップフロ
ップ１８・・・アンドゲート、１９・・・フリップフロ
ップ、２０・・・ヤ７定回路、２１・・・アンドゲート
、２２・・・フリップフロップ。 ４Ｉｆ許出願人 富士通株式会社 特許１１佳口代坤人
Claims (1)
- 固有のアドレスを有する磁気記録媒体のセクタを複数の
フィールドに分割し、各フィールドの記録データの先頭
にフィールドの記憶領域の開始を示すシンクバイトを付
して書き込みを行う磁気記録装置の復調回路におけるＰ
ＬＬ回路制御方式において、複数の応答速度を有し記録
媒体からの再生データの周波数および位相に同期してデ
ータを復調するＰＬＬ回路、該ＰＬＬ回路のクロック信
号を使用したセクタの再生タイミングを管理するセクタ
カウンタ、および該セクタカウンタの値をデコードし各
フィールドのシンクバイトに対してシンクバイトの検出
適正範囲を示すシンクウィンドウ信号を出力する手段を
具備し、該シンクウィンドウ信号期間内にシンクバイト
が検出されなかった時は、次のフィールドのＰＬＬ同期
動作迄ＰＬＬ回路をリセット状態として自走させ一定周
波数のクロック信号によりセクタカウンタを動作させる
ことを特徴とするＰＬＬ回路制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17825384A JPS6157071A (ja) | 1984-08-29 | 1984-08-29 | Ｐｌｌ回路制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17825384A JPS6157071A (ja) | 1984-08-29 | 1984-08-29 | Ｐｌｌ回路制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6157071A true JPS6157071A (ja) | 1986-03-22 |
Family
ID=16045258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17825384A Pending JPS6157071A (ja) | 1984-08-29 | 1984-08-29 | Ｐｌｌ回路制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6513327B2 (en) | 2000-09-19 | 2003-02-04 | Aisin Seiki Kabushiki Kaisha | Hydraulic pressure assisting device provided for a hydraulic brake apparatus for a vehicle |
-
1984
- 1984-08-29 JP JP17825384A patent/JPS6157071A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6513327B2 (en) | 2000-09-19 | 2003-02-04 | Aisin Seiki Kabushiki Kaisha | Hydraulic pressure assisting device provided for a hydraulic brake apparatus for a vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06195893A (ja) | データ記録方法及び装置 | |
| AU629522B2 (en) | Circuit for detecting a synchronizing signal | |
| US4520408A (en) | Clock signal synchronization apparatus and method for decoding self-clocking encoded data | |
| JP3621149B2 (ja) | 同期パターン読み取り方法、同期パターン検出回路、アドレスマーク検出回路 | |
| EP0425475B1 (en) | Data transmission and detection system | |
| JPS6157071A (ja) | Ｐｌｌ回路制御方式 | |
| US5101394A (en) | Data reproducing apparatus | |
| JPH01188085A (ja) | 信号再生処理装置 | |
| JPH0381219B2 (ja) | ||
| US5644446A (en) | Rotary-head digital reproducing/recording method and apparatus with block address-based area signal generation | |
| JPH02306472A (ja) | 同期回路 | |
| JPS5958607A (ja) | 磁気デイスク装置の書込みデ−タ補正方式 | |
| JP2756114B2 (ja) | ディジタルテープレコーダ | |
| JPH0721944B2 (ja) | フレ−ム同期検出方式 | |
| JP2988460B2 (ja) | 磁気ディスク装置 | |
| JP3276700B2 (ja) | ディスクのデータ記録方法およびディスクのデータ記録再生方法 | |
| JPH0551986B2 (ja) | ||
| JPS6390075A (ja) | デイジタル信号復調装置 | |
| JPH01293738A (ja) | 復調回路 | |
| JPH0431213B2 (ja) | ||
| JPH0584717B2 (ja) | ||
| JPH05189877A (ja) | デジタル信号の再生装置 | |
| JPS6118273B2 (ja) | ||
| JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 | |
| JPH03295075A (ja) | フロッピーディスクコントローラ |