JPH0431213B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデジタル信号を再生するデジタル信号
再生装置に関する。

従来例の構成とその問題点 近年、オーデイオ業界を中心に民生用分野へデ
ジタル技術を応用したデジタルオーデイオ機器の
開発が活発になつてきている。第１図にこのよう
なデジタルオーデイオ機器の記録担体、例えばデ
イスクやテープに記録されているデジタル信号の
フオーマツトを示す。最終的にオーデイオ信号に
再生されるべきデータ２は記録担体の傷等により
発生するデータ誤りを訂正するための誤り訂正符
号と共に単位時間毎にブロツク化され、その各々
のブロツクの先頭に同期をとるための同期信号１
が付加された形で記録されている。この１ブロツ
クの１フレームと呼ぶことにする。このようなデ
ジタル信号を読み取るには既知のように予め
PLL回路等を用いてビツト同期をとり、この
PLL回路からの出力であるビツトクロツクを用
いる。これにより論理値“１”または“０”の判
定ができる。次に同期信号１を検出してフレーム
同期をとるためビツトクロツクと共に同期回路へ
送られる。第２図に従来のこのような装置の構成
を示す。記録担体から読み取られたデジタル信号
３は上記PLL回路４と、予め決められた同期信
号の同期パターンを検出する同期パターン検出回
路５へ入力される。PLL回路４は上記ビツトク
ロツク４ａを出力する。同期パターン検出回路５
の出力５ａはANDゲート６を通り、同期検出判
定回路７へ入力される。同期検出判定回路７は同
期信号が検出された時に同期検出信号７ａを、ま
た検出されなかつた時には同期非検出信号７ｂを
それぞれカウンタ８またはカウンタ９へ出力す
る。カウンタ８およびカウンタ９は、予め決られ
たそれぞれの値までカウントするとキヤリー信号
８ａまたは９ａを出力し、セツトリセツトフリツ
プフロツプ（以下SR−FFと言う）１０をリセツ
トまたはセツトする。SR−FF１０の出力１０ａ
はＲゲート１１の一端へ入力される。一方、ゲ
ート信号発生回路１２は同期検出信号７ａでタイ
ミング合わせがなされ、次のフレームの同期信号
が検出されるべき時間の前後若干の間だけAND
ゲート６をONするためのゲート信号１２ａを
ORゲート１１を通して出力する。タイミング発
生回路１３は、同じく同期検出信号７ａでタイミ
ング合わせがなされ、同期検出判定に必要な内部
同期信号１３ａを同期検出判定回路７へ出力す
る。

以上のように構成された同期回路の動作を第３
図、第４図のタイミングチヤートを用いて説明す
る。まず第３図において、上記同期パターン検出
回路５に入力されるデジタル信号３の同期信号１
により出力５ａは同期信号１の終端にあわせて発
生する。一方、ゲート信号１１ａはこの出力５ａ
の前後一定時間だけ上記ANDゲート６をONす
る。この目的は、記録担体の傷等により発生する
デジタル信号３の欠落（以下ドロツプアウトとい
う）Ｄ等により本来同期信号１が存在しないはず
の所で同期信号１と全く同じパターンのデジタル
信号が発生してこれを正しい同期信号と誤まつて
検出することにより同期回路の動作を乱し、デー
タ誤りを起こさせないためである。次に同期判定
回路７からは同期パターン検出回路５の出力５ａ
と同じタイミングで出力７ａが発生する。第３フ
レームのようにドロツプアウトＤ等のために同期
信号が欠落して検出されなかつた時は出力７ｂが
発生する。内部同期信号１３ａは１フレーム前に
出力された同期検出信号７ａによりタイミング合
わせが行なわれ、上記ビツトクロツク４ａを１フ
レームに相当する数だけカウントしたタイミング
で発生する。また、上記ゲート信号１１ａは上記
SR−FF１０の出力１０ａが論理値“０”であれ
ば、上記ゲート信号発生回路１２の出力１２ａと
同一信号であることは明白であり、この出力１２
ａもまた内部同期信号１３ａと同様に１フレーム
前に出力された同期検出信号７ａによりタイミン
グ合わせが行なわれ、ビツトクロツク４ａを１フ
レームに相当する数だけカウントした周期のタイ
ミングをもつて同期パターン検出回路５の出力５
ａが発生すべき前後若干の間だけ発生する。も
し、ドロツプアウトＤ等により同期信号が検出さ
れなかつた場合は内部同期信号１３ａによりタイ
ミング合わせが行なわれる。

次に、第４図を用いて上記カウンタ８およびカ
ウンタ９の動作を説明する。それぞれのカウンタ
は同期確立または同期はずれの判定に使われるも
のである。すなわち、いまカウンタ８がカウント
値“２”でキヤリー信号８ａを、一方カウンタ９
がカウント値“３”でキヤリー信号９ａを出力す
るように設定されており、デジタル信号３の中に
３フレームにわたるドロツプアウトD₁が存在し
ていたとするとSR−FF１０の出力１０ａはキヤ
リー信号９ａの出力時に論理値“１”を出力す
る。そして、出力１０ａが論理値“０”の時は同
期確立を、論理値“１”の時は同期はずれを示す
ものである。一般にいままで述べてきたようなデ
ジタル信号再生装置においては、連続して予め決
められた回数だけ同期信号が検出されない場合は
同期はずれと判定する。これは、デジタル信号３
の中に単にドロツプアウトが存在して同期信号が
検出できない以外に、上記PLL回路４で起こる
サイクルスリツプと呼ばれる現象によつて、デジ
タル信号３の一部にドロツプアウトが発生してビ
ツト同期が乱され、同期信号自身は誤まつていな
いにもかかわらず上記ゲート信号発生回路１２お
よびタイミング発生回路１３がビツトクロツク４
ａの過不足な発生により乱され、その結果ゲート
信号１２ａが同期パターン検出回路５の出力５ａ
をゲートできない誤まつたタイミングで発生する
ことにより連続的に同期信号を検出できない状態
に陥いることが発生するからである。このサイク
ルスリツプによるタイミングの乱れは通常±１〜
３ビツトクロツク程度であるためこれを考慮して
上記ゲート信号１２ａの幅を同期パターン検出回
路５の出力５ａに対して±５ビツトクロツク程度
にしてある。一方上記カウンタ８およびカウンタ
９の設定値は、誤り訂正符号の訂正能力を考え、
カウンタ８では“１”か“２”、またカウンタ９
では訂正能力で十分カバーできる値、例えば連続
８フレームの誤り訂正が可能であれば“６”ない
し“７”に、また訂正能力を越えても最終的に再
生されるオーデイオ信号が補間等により聴感上不
快な音にならなければ“８”を越える値に設定す
ることもある。ただし、補間を連続して行なうと
多少歪感が増すということが生じる。

いままで述べたように従来の構成では、ドロツ
プアウト等によりPLL回路４のサイクルスリツ
プが１度でも±５ビツトクロツクを越えてしまう
とそれ以降たとえデジタル信号に誤りがなくとも
同期はずれの状態に陥いり、結果として数フレー
ムにわたるデータ誤りとなり、場合によつては聴
感上不快な音を再生することになつてしまう。ま
た、サイクルスリツプの量に対して十分なゲート
信号幅（例えば±15ビツトクロツク程度）を設定
しておくと先にも述べたようにドロツプアウト等
によりデータ中に存在する同期信号と全く同じパ
ターンのデジタル信号によつてたびたび同期回路
の動作が乱され、データ誤りになる可能性が非常
に高くなり、結果として聴感上不快な音を再生し
てしまう可能性が高くなるという問題点を有して
いた。

発明の目的 本発明は上記従来の問題点を解消するもので、
PLL回路のサイクルスリツプが原因で起こる同
期はずれによる連続的なデータ誤りを未然に防ぐ
ことのできるデジタル信号再生装置を提供するこ
とを目的とする。

発明の構成 本発明は、同期信号が付加されたデジタル信号
からこの同期信号を検出する同期パターン検出回
路と、この検出回路からの出力によりタイミング
合わせが行なわれる第１のカウンタと、この第１
のカウンタにより駆動され上記同期信号の検出さ
れる前後の一定時間だけ上記検出回路の出力をゲ
ートするゲート信号を発生するゲート信号発生回
路と、上記検出回路で同期信号が検出されない時
に発生する同期非検出信号をカウントする第２の
カウンタを有し、この第２のカウンタの出力の値
により上記ゲート信号の幅を制御することにより
PLL回路のサイクルスリツプによる同期はずれ
を未然に防ぐことができるものである。

実施例の説明 第５図は本発明の一実施例におけるデジタル信
号再生装置の構成図である。第５図において、
PLL回路４、同期パターン検出回路５、ANDゲ
ート６、同期検出判定回路７、カウンタ８、カウ
ンタ９、SR−FF１０、ORゲート１１、タイミ
ング発生回路１３は従来例の構成と同じものであ
る。カウンタ１５は同期検出信号７ａでタイミン
グ合わせが行なわれる。ROM（リード・オンリ
ー・メモリ）１６はカウンタ１５の出力１５ａを
デコーして、同期パターン検出回路５の出力５ａ
に対して、例えば±５ビツトクロツクまたは±15
ビツトクロツク幅のゲート信号１６ａまたは１６
ｂをセレクタ１７へ出力する。セレクタ１７のセ
レクタ信号１４ａはカウンタ９の出力９ｂをデコ
ーダ１４でデコードした信号である。ゲート信号
１６ａまたは１６ｂはこのセレクト信号１４ａに
よりセレクトされ、出力１７ａとしてORゲート
１１を通りANDゲート６をゲートする。

以上のように構成された本実施例のデジタル信
号再生装置の動作について第６図のタイミングチ
ヤートを用いて説明する。まず、カウンタ８のキ
ヤリー信号８ａが出力される設定値を“２”、カ
ウンタ９のキヤリー信号９ａが出力される設定値
を“６”、デコーダ１４は出力９ｂをデコードし
て出力９ｂが３未満なら論理値“φ”を、３以上
なら論理値“１”を出力し、セレクタ１７はセレ
クト信号１４ａが論理値“φ”ならゲート信号１
６ａを、論理値“１”ならゲート信号１６ｂをセ
レクトするものとする。第６図に示すようにデジ
タル信号３がドロツプアウトD₂により２フレー
ムわたりデータ誤りを起こし、PLL回路４が時
刻ｔ＝t_A付近でサイクルスリツプを起こしその量
が−５ビツトクロツクを起えたとすると、それ以
後のORゲート出力１１ａは正しい同期信号を検
出するタイミングに対して相対的に遅れたタイミ
ングで発生する。このためドロツプアウトが終つ
た直後の同期信号は、誤まつていなくとも検出す
ることができない。従来であればこのまま同期非
検出信号７ｂが連続的に発生し、カウンタ９が６
カウントするとキヤリー信号９ａを発生して同期
はずれと判定され、ORゲート出力１１ａが常に
論理値“１”になり再び同期確立のための動作が
なされる。この間の６フレーム分のデータはすべ
てデータ誤りとなつてしまう。しかしこの実施例
では、カウンタ９が３までカウントした時刻ｔ＝
t_Bでセレクト信号１４ａが論理値“１”になるた
めゲート信号は幅の広いゲート信号１６ｂに切換
る。このためサイクルスリツプの量が−15ビツト
クロツク以内であれば時刻ｔ＝t_Cで再び同期信号
を検出でき、同期はずれになることはない。以上
のように本実施例によれば、同期はずれを判定す
るためのカウンタ９の出力９ｂの値が“３”にな
つたことを検出してデコーダ１４からのセレクト
信号１４ａの論理値を“１”にし、ゲート信号１
６ａをゲート信号１６ｂに切換えることにより、
サイクルスリツプによる同期はずれを未然に防ぎ
同期はずれなら６フレームのデータ誤りになるも
のを３フレームのデータ誤りに抑えることができ
る。

発明の効果 本発明は同期はずれを判定するカウンタの出力
の値によつて同期信号を検出するためのゲート信
号の幅を制御することにより、PLL回路のサイ
クルスリツプによつて起こる同期ずれを未然に防
ぎ、同期はずれによる非常に長い連続したデータ
誤りを比較的短いデータ誤りに抑えることがで
き、同期はずれによつて誤り訂正符号の訂正能力
を越えて補間に移るようなデータ誤りが発生する
ことを防ぎ、聴感上不快な音が再生されることを
防ぐことができる優れたデジタル信号再生装置を
実現できるものである。

【図面の簡単な説明】

第１図はデジタル信号のフオーマツトを示す
図、第２図は従来のデジタル信号再生装置の構成
図、第３図、第４図は従来のデジタル信号再生装
置の動作を説明するためのタイミングチヤート、
第５図は本発明の一実施例におけるデジタル信号
再生装置の構成図、第６図は同デジタル信号再生
装置の動作を説明するためのタイミングチヤート
である。 ５……同期パターン検出回路、９……カウン
タ、１４……デコーダ、１５……カウンタ、１６
……ROM、１７……セレクター。

Claims (1)

【特許請求の範囲】
1. １ 単位時間毎にブロツク化されたデータに対し
   てある決められたビツトパターンの同期信号が付
   加されたデジタル信号を再生する装置であつて、
   このデジタル信号から上記同期信号を検出する同
   期パターン検出回路と、この検出回路からの出力
   によりタイミング合わせが行なわれる第１のカウ
   ンタと、この第１のカウンタにより駆動され上記
   同期信号の検出される前後の一定時間だけ上記検
   出回路の出力をゲートするゲート信号を発生する
   ゲート信号発生回路と、上記検出回路で同期信号
   が検出されない時に発生する同期非検出信号をカ
   ウントする第２のカウンタを有し、この第２のカ
   ウンタの出力の値により上記ゲート信号の幅を制
   御することを特徴としたデジタル信号再生装置。