JPS58220227A - 同期回路 - Google Patents

同期回路

Info

Publication number
JPS58220227A
JPS58220227A JP10283882A JP10283882A JPS58220227A JP S58220227 A JPS58220227 A JP S58220227A JP 10283882 A JP10283882 A JP 10283882A JP 10283882 A JP10283882 A JP 10283882A JP S58220227 A JPS58220227 A JP S58220227A
Authority
JP
Japan
Prior art keywords
circuit
output
counter
signal
synchronization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10283882A
Other languages
English (en)
Other versions
JPH0574147B2 (ja
Inventor
Jun Inagawa
純 稲川
Tadashi Kojima
正 小島
Masahide Nanun
南雲 雅秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP10283882A priority Critical patent/JPS58220227A/ja
Priority to US06/423,725 priority patent/US4453260A/en
Priority to KR8301137A priority patent/KR870000190B1/ko
Priority to EP83105807A priority patent/EP0096885B1/en
Priority to DE8383105807T priority patent/DE3360787D1/de
Publication of JPS58220227A publication Critical patent/JPS58220227A/ja
Publication of JPH0574147B2 publication Critical patent/JPH0574147B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はデジタル入力信号に含まれる同期信号の検出
と同期信号が欠落した場合に適切な同期保護を行碌い得
る同期回路に関する・〔発明の技術的背景〕 最近高品質のオーディオ再生が可能なことからデジタル
オーディオ方式が開発されている。
デジタルオーディオ方式には磁気テープを使用するもの
とディスクを使用するものとがある。
ディスクを使用するものとして、ディスク上に記録され
たデジタル情報をレーザービームラ用いて光学的に読出
すコンパクトディスク(CD)方式が開発され、実用に
供されようとしている。
コンパクトディスクの場合、周知のように、デジタル情
報はE F (eight to fourteen)
変調を受けて所定のフォーマットでフレーム内に配列さ
れてディスク上に記録される。1フレームは先頭に配置
されたフレーム同期信号、複数のオーディオ情報ワード
、誤シ訂正用ビットヲ含み、全体として588チヤンネ
ルビツトから構成される。同期信号は24チヤンネルビ
ツトから成り他の情報と区別できるような特定の変化パ
ターンを有している。
フレーム同期信号は、オーディオ情報を再生する際、フ
レーム分割とフレーム内のデータを所定の単位で分割す
るための制御信号全発生するために使用される。このた
め再生装置では同期信号検出回路が設けられる。また、
同期信号検出回路と組合せて使用され、ディスク上の傷
によるドロップアウトのため同期信号が欠落した場合等
に同期信号を補間する機能を有する同期保護回路が設け
られる。
第1図は同期信号検出回路と同期保護回路を含む従来の
同期回路を、第2図(A)及び(B)はその動作を説明
するためのタイミング図を示している。
第1図において、入力端子1に印加された同期信号を含
む1フレームNビツトの入力信号は、1フレーム毎にク
ロック端子2に印加される、ディスクからの再生信号に
含まれるクロック成分を検出するPLL回路の出力にも
とづいて生成されるクロック信号とともに同期信号検出
回路3に印加されて同期信号を検出する。同期信号検出
回路3の出力はダート回路4に接続される。
ダート回路4の出力は、クロック信号を分局する。17
N分周器(N進カウンタ)5のクリア端子に接続される
。IA分周器5の出力は窓発生器6に接続され、この出
力はダート回路4の出力によシフリアされるカウンター
に接続される。セレンり8は窓発生器6またはカウンタ
ーの出lゲート回路40制御端子に接続する。1/N分
周器5の出力が出力端子9に接続される。
以上のように構成された同期回路では、同期信号検出回
路3はフレーム毎の入力信号に含まれる同期信号を検出
してダート回路4に出力する。ダート回路4はセレクタ
8の出力に応じて同期信号検出回路3の同期検出信号、
1/N分周器5への供給を制御する。17N分周器5は
ダー ト回路4の出力が“H”になる毎にクリアされ、
クロック信号のNビット毎にフレーム同期制御信号を出
力端子9に出力する。窓発生器6は分周器5がフレーム
同期制御信号を出力してから次のフレーム同期制御信号
が出力されるはずであるNビット目の前後数ビットの間
その出力音゛H″にして、すなわち窓全作シセレクタ8
を介してダート回路4を導通させる。同期信号検出回路
3と分周器5との間で同期がとれている場合には、セレ
クタ8は窓発生器6の出力をダート回路4に供給して前
のフレームの同期信号によシ作られた窓によシ同期信号
検出回路3の出力信号全分周器5に供給する。これによ
って、5− 貞の同期信号以外のノイズ等による誤動作を防止する。
もし、ドロップアウト等の理由でフレーム同期信号を検
出できない場合には、同期信号検出回路3の出力及びf
−)回路4の出力は第2図(A)に示すように欠落する
。このような場合でも、出力端子9には第2図(4)に
示すように、分周器5の分周動作によシNビット毎に出
力信号が現われる。すなわち、同期信号が補間される。
同期信号が検出されない場合、カウンタ7はクリアされ
ず、窓発生器6の駆出力によってフレーム毎にカウント
アツプされる。カウンタ7はあらかじめセットされたカ
ウント(例えば4フレーム)になるとその出力が“H#
になる。セレクタ8はカウンタ7の出力が′H″になる
とダート回路4を開く。この状態になって同期信号検出
回路3から初めて出力される信号がダート回路4から出
力されて分周器5及びカウンタ7全クリアする。この場
合分周器5はクリアされるときに出力信号を出力端子9
に出力するよう6− に構成されている。
しかしながら、もし第2図(B)に示すように、カウン
タ7の出力が′H”になってから始めての同期信号検出
回路の出力がノイズである場合には、このノイズにより
分周器5及びカウンタ7がクリアされる。このため窓発
生器6はこのノイズからNビット目前後に数ビットの窓
を作ν  る。したがって、ノイズの後は正しく同期信
号が検出されているにもかかわらず、窓発生器6の窓出
力と同期信号検出回路3の出力のタイミングが合わない
ので、ダート回路4から出力信号が出力されない。ノイ
ズによって分局器5がクリアされた後は1 /N分周動
作によfiNビット毎に誤りの同期制御信号が出力端子
9に出力されることになる。そしてカウンタの出力が@
Hjlになシ正しい同期信号が検出されて始めて分周器
5とカウンタ7との同期がとれる。
〔背景技術の問題点〕
以上説明したように従来の同期回路では、伺らかの原因
で同期信号が欠落した場合ノイズ等に影響されて誤シの
同期制御信号を作ってしまうという欠点がある。
〔発明の目的〕
この発明はノイズ等の影響を低減できるように構成した
同期回路を提供することを目的とする。
〔発明の概要〕
この発明による同期回路は、フレーム毎に同期信号を含
むデジタル入力信号を受けて同期信号を検出する同期信
号検出回路と、クロックパルスを計数するとともに同期
信号検出回路の出力によシ同期制御されて同期制御信号
を発生する第1のカウンタと、とのカウンタによシ制御
される第1の窓発生器と、この窓発生器によっ□て作ら
れる窓出力により制御されて同期信号検出回路の出力を
第1のカウンタに接続する第1のダート回路と、第1の
カウンタが同期信号検出回路と同期化しないフレーム数
を計数する第2のカウンタとを有する従来の同期回路に
、クロック・ぐルスを計数するとともに同期信号検出回
路の出力によシ同期制御される第3のカウンタと、この
カウンタによシ制御されゐ第2の窓発生器と、第2のカ
ウンタが所定のフレーム数を計数すると同期信号検出回
路の出力を第3のカウンタに接続する第2のダート回路
とを追加して第2のカウンタが所定のβ−ム数を計数す
ると第2の窓発生器により第10ケ0−ト回路を制御さ
せるようにしたものである。
したがって、この発明によれば、第1のカウンタは第1
の窓発生器によって作られる窓内に同期信号検出回路か
らの出力信号が入るとき同゛期化され、一方所定数のフ
レームにわたって第1の窓発生器の窓内に同期信号検出
回路の出力信号が入らないときには第2の窓発生器によ
って作られる窓内に同期信号検出回路の出力信号が入る
ときに同期化される。
〔発明の実施例〕
先ずこの発明の一実施例が向けられている光学式デジタ
ル・オーディオ・ディスク再生装置の概要について述べ
る。
9− 第3図に示すように、ディスク・モータ111によって
駆動されるターンテーブル121上に装着されたディス
ク113上に記録されているデジタル情報は光学式ピッ
クアップ装置114によって再生される。光学式ピック
アップ装置は半導体レーザ114aからのレーザビーム
をビームスシリツタ714b、対物1/ンスll’4c
を介してディスク113の記録面に照射し、所定の変調
(EFM)およびインタリープを伴った形態のオーディ
オ情報信号を含むPCMデジタルデータを表わすピット
からの反射光を対物レンズ114c、ビームスプリッタ
114bを介して4分割光検出器114dに導き4つの
再生信号を得るように構成されている。ピックアップ装
置は送シモータ115によってディスク113の半径方
向に直線駆動される。
4分割光検出器114dの4つの出力信号はマ) IJ
クス回路116に供給されて所定のマトリクス演算処理
が施されることによシ、フォーカスエラー信号F、)ラ
ッキングエラー信号T10− および高周波信号(変調デジタル情報)RFに分離され
る。
フォーカスエラー信号Fはフォーカスサーチ回路110
からのフォーカスサーチ信号とともに光学式ピックアッ
プ装置114のフォーカスサーブ系FSに供給される。
また、トラッキングエラー信号Tは後述するシステムコ
ントローラ117から与えられるサーチ制御信号ととも
にピックアップ装置114のトラッキングサーが系TS
に供給され、且つ送シモータ115に供給されてピック
アップ装置のリニアトラッキング制御を行う。
高周波信号RFは主データ成分として再生処理系118
に供給される。再生処理系において、変調デジタル情報
RFはスライスレベル(アイi4ターン)検出器119
によって制御される波形整形回路120に導かれ、アナ
ログ成分を除去したデジタルデータ成分のみを取出す。
データ成分はPLL型の同期クロック再生回路121お
よび第1の信号処理系122のエツジ検出器122aに
供給される。
同期クロック再生回路121からの同期クロック信号は
第1の信号処理系122の同期信号分離用クロック生成
回路122bに供給されて同期信号分離用クロックを生
成する。
エツジ検出器122&は、EFMデータ(NRZ)’1
NRZI変調した形の高周波信号RFのエツジ(変化点
)を検出して元のEFMデータに変換す  −る働きを
する。エツジ検出器122aの出力信号は、同期信号検
出回路122Cに導かれて、NRZ Iの高周波信号R
Fから同期クローク再生回路121によって抽出された
同期クロックにもとづいて生成された同期信号分離用ク
ロックを用いて同期信号を分離するとともに復調回路1
22dに導かれて元のビット数で各データが復調される
同期信号、検出回路122Cによって分離された同期信
号は同期信号保護回路122eを介して同期信号分離用
クロックとともに入力データ処理用タイミング信号生成
回路122fに供給される。同期信号保護回路122e
は同期信号検出回路122Cで誤検出が生じたとき誤動
作を防止するために同期信号を補間する機能を有する。
復調回路122dから出力される復調信号はデータバス
入出力制御回路122Jf介して後述する第2の信号処
理系1230入出力制御回路123aに供給されるとと
もにそのうちのサブコードである制御信号および表示信
号成分が制御表示処理回路122hおよびサブコード処
理回路1221に供給される。サブコード処理回路12
2iで必要なエラー検出および訂正が施されたサブコー
ドデータはシステムコントローラ用インターフェイス回
路122qf介してシステムコントローラ117に供給
される。
システムコントローラ117はマイクロコンピュータ、
インターフェイス回路およびドライバ用集積回路を具備
しておシ、制御スイッチ124によって与えられる指令
によシ再生装置を所望の状態に制御するとともに上述の
サブコ13− 一ド(例えば再生曲のインデックス情報)を表示器12
5によって表示させる。
タイミング信号生成回路122fからのタイミング信号
はデータ選択回路122Jf介して入出力制御回路12
2gf、制御するとともに周波数検出器122におよび
位相検出器122tに印加されて■壓変調器122mf
介してディスクモータ111t−線速度一定(CLV)
方式で駆動するための自動周波数制御(AFC)および
自動位相制御(APC)を行う。位相検出器122tに
は水晶発振器122nによって駆動されるシステムクロ
ック生成回路122pによって生成されるシステムクロ
ックが供給されている。
第2の信号処理系123の入出力制御回路123hf通
った復調データはエラー検出およシ び訂正または補正用のtンドローム検出器123bエラ
ーポインタ制御回路123 c、訂正回路123dおよ
びデータ出力回路1280に介して必要なエラー訂正、
ディンタリープ、エラー補正等の処理を受けてデジタル
−アナログ(D/A)14− 変換器126に供給される。外部メモリ制御回路123
fはデータ選択回路122jと共働して訂正に必要なデ
ータが書き込まれている外部メモリ127t−制御して
入出力制御回路123aを介して訂正に必要なデータを
取シ込む。
タイミング制御回路123gはシステムクロック生成回
路122pからシステムクロックを受けてエラー訂正お
よび補正ならびにD/A変換に必要なタイミング制御信
号を発生する。
ミューティング制御回路123hはエラーポインタ制御
回路123cからの出力またはシステムコントローラ1
17t″介して与えられる制御信号に基いてエラー補正
時および再生装置の動作開始、終了時等に出力囲路12
3・を制御してミューティングを行う。
D/A変換器126でアナログ変換されたオーディオ信
号はローノfスフィルタ(LPF)128、増幅器12
9を介してスピーカ130を駆動する。
以下、この発明による同期回路を第4図及び第5図(4
)及び(B) ’lr参照して説明する。
第4図はこの発明の一実施例による同期回路を示すもの
で、第1図に示した従来の同期回路と同一部分には同一
の符号を付しである。この同期回路は従来の同期回路に
ダート回路10、I/N分周器11、窓発生器12及び
ORダート13を加えて構成されている。
同期信号検出回路8の出力がダート回路1゜に接続され
、このe−)回路はカウンタ7の出力が1H”になると
開くように構成されている。
ダート回路10の出力はORダート13を介してクロッ
ク信号を分周するI/N分周器(N進カウンタ)11の
クリア端子に接続される。またff−)回路4の出力が
ORダート13を介して分局器11のクリア端子に接続
される。分局器11の出力は窓発生器12に接続され、
この出力はセレクタ8に接続される。セレクタ8はカウ
ンタ7の出力が′L”のときに窓発生器6の出力’ii
j’ −)回路4に供給し、一方カウンタ7の出力が“
H#のときには窓発生器12の出力全ダート回路4に供
給するように構成されている。
以上のように構成される同期回路において、同期信号を
含む1フレームN2.)の入力信号が1フレーム毎に入
力端子1に印加されると、同期信号検出回路3は入力信
号に含まれる同期信号をフレーム毎に検出してr−)回
路4及び10に出力する。I/N分周器5はダート回路
4の出力が″H#になる毎にクリアされフレーム同期信
号を出力端子9に送る。窓発生器6の出力はI/N分周
器5がフレーム同期制御信号を出力してから次のフレー
ム同期制御信号を出力するはずであるNピット目の前後
数ビットの間@H#になシ、この出力はセレクタ8を介
してダート回路4に印加される。同期信号検出回路3と
I/N分周器5との間で正常な同期がとれている場合、
窓発生器6によって作られる窓内に同期信号検出回路S
の出力信号が入るときのみf−)回路4の出力が1H”
となり、同期信号以外のノイズ等による誤bt防ぐ。
17− もし、ドロップアウト等の理由によりフレーム同期信号
が検出できない場合、あるいは同期がはずれた場合には
、カウンターが窓発生器6によシフレーム毎にカウント
アツプされる。カウンタ7はあらかじめセットされたフ
レーム数(例えば4フレーム)を計数するとその出力が
、ら 第4図(4)に示すように1H#になる。これにより窓
発生器12の出力がr−)回路4に接続され、そしてダ
ート回路10が開かれる。正常な同期がとれている場合
(すなわちカウンターの出力が”L”のとき)、分局器
11はダート回路4の出力によ1lORゲート13′f
:介してクリアされるので、分局器5と同期している。
しかしながら、カウンターの出力が″H”になると分周
器11は同期信号検出回路3の出力信号によシグート回
路10及びORゲート13を介してクリアされる。した
がって、この時点からNピット目の前後数ビットの開窓
発生器120出力が1H”になってセレクタ8を介して
ダート回路4を開く。したがって、第1図(4)に示す
よ18− うに、カウンタ7の出力が“H#になっている間同期信
号検出回路3から最初に出力され、分周期11をクリア
する出力信号が同期信号である場合、同期信号検出回路
3から出力される次の同期信号はゲート回路4から取り
出されて分周器5及びカウンタ7をクリアする。このた
め、これ以後同期信号検出回路3から出力される同期信
号は窓発生器6の出力によってフレーム毎に開かれるダ
ート回路4から取出され、同期信号検出回路3と分局器
5との間の同期がとれる。
第5図(B)に示すように、カウンターの出力が“H′
になった後同期信号検出回路3からノイズが最初に出力
される場合、このノイズ出力によって分局器11はクリ
アされる。しかしながら、この時点からNビット目の前
後数ビットの間、すなわち窓発生器12によって作られ
る窓内に同期信号検出回路3の出力信号が入らない1) 限りダート回路4から出力信号が出力されない。
ノイズ出゛力の後同期信号が続けて検出された場合には
、第5図(4)の場合と同様に、2番目以後の同期信号
がダート回路5から取勺出され、同期信号検出回路3と
I /N分周器5との間の同期がとれる。
〔発明の効果〕
したがって、との発明の同期回路では従来の同期回路の
ように同期信号が正しく検出されているにもかかわらず
、ノイズに影響されて同期がとれないという欠点を除去
するととができる。
【図面の簡単な説明】
第1図は従来の同期回路の構成を示す図、第2図(4)
及び(B)は第1図の同期回路の動作を説明するための
タイミング図、第3図はこの発明の同期回路が使用でき
る光学式デジタル・オーディオ・ディスク再生装置のブ
ロック図、第4図はこの発明の一実施例による同期回路
の構成を示す図、及び第5図(4)及び(B)は第4図
の同期回路の動作を説明するためのタイミング図である
。 、1 出願人代理人  弁理士 鈴 江 武 彦特許庁長官 
 若 杉 和 夫  殿 1.事件の表示 特願昭57−102838号 2、発明の名称 同  期  回   路 3、補正をする者 事件との関係 特許出願人 (307)  東京芝浦電気株式会社 4、代理人 6、補正の対象 明細書 7、補正の内容 明細書第20頁17行目の次に下記を挿入する。 記 1・・・入力端子、2・・・クロック端子、3・・・同
期信号検出器、4.10・・・第1及び2のケ゛−ト回
路、5・・・外分周器(第1のカウンタ)、6°°。 第1の窓発生器、7・・・第2のカウンタ、8・・・セ
レクタ、9・・・出力端子、1ノ・・・外分周器 (第
3のカウンタ)、12・・・第2の窓発生器。

Claims (1)

    【特許請求の範囲】
  1. フレーム毎に同期信号を含んだデジタル入力信号を受け
    て同期信号を検出する同期信号検出回路と;クロックツ
    母ルスを計数するとともに同期信号検出回路の出力によ
    シ同期制御されて同期制御信号を発生する第1のカウン
    タ、第1のカウンタによシ制御されて窓出力を作る第1
    の窓発生器とこの第1の窓発生器により作られる゛窓出
    力を受けて同期信号検出回路の出力を第1のカウンタに
    接続する第1のダート回路を有し、第1の窓発生器によ
    シ作られる窓内に同期信号検出回路の出力信号が入ると
    きのみ第1のカウンタを同期信号検出回路に同期させて
    同期制御信号を発生させるようにした第1の回路手段と
    ;同期信号検出回路と第1のカラン、りが同期化しない
    フレーム数を計数し、所定のフレーム数を計数すると出
    力状態を変える第2のカウンタと;作る第2の窓発生器
    と第2のカウンタが出力状態を変えると同期信号検出回
    路の出力を第3のカウンタに接続する第2のf−)回路
    を有する第2の回路手段と;第2のカウンタが出力状態
    を変えると第2の窓発生器の出力によって第1のダート
    回路を制御する手段とを具備することを特徴とする同期
    回路。
JP10283882A 1982-06-15 1982-06-15 同期回路 Granted JPS58220227A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10283882A JPS58220227A (ja) 1982-06-15 1982-06-15 同期回路
US06/423,725 US4453260A (en) 1982-06-15 1982-09-27 Synchronizing circuit for detecting and interpolating sync signals contained in digital signal
KR8301137A KR870000190B1 (en) 1982-06-15 1983-03-19 Synchronizing circuit for detecting and interpolating sync signals
EP83105807A EP0096885B1 (en) 1982-06-15 1983-06-14 Synchronizing circuit for detecting and interpolating sync signals contained in digital signal
DE8383105807T DE3360787D1 (en) 1982-06-15 1983-06-14 Synchronizing circuit for detecting and interpolating sync signals contained in digital signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10283882A JPS58220227A (ja) 1982-06-15 1982-06-15 同期回路

Publications (2)

Publication Number Publication Date
JPS58220227A true JPS58220227A (ja) 1983-12-21
JPH0574147B2 JPH0574147B2 (ja) 1993-10-15

Family

ID=14338120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10283882A Granted JPS58220227A (ja) 1982-06-15 1982-06-15 同期回路

Country Status (1)

Country Link
JP (1) JPS58220227A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245334A (ja) * 1984-05-18 1985-12-05 Matsushita Electric Ind Co Ltd デジタル信号再生装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245334A (ja) * 1984-05-18 1985-12-05 Matsushita Electric Ind Co Ltd デジタル信号再生装置
JPH0431213B2 (ja) * 1984-05-18 1992-05-25

Also Published As

Publication number Publication date
JPH0574147B2 (ja) 1993-10-15

Similar Documents

Publication Publication Date Title
US4453260A (en) Synchronizing circuit for detecting and interpolating sync signals contained in digital signal
JPS5990262A (ja) デイスクの再生装置
JP2844638B2 (ja) 記録媒体とその記録装置および再生装置
JPH0817140A (ja) ディスク記録再生装置
JPH0216879A (ja) クランプ回路
JPS58220227A (ja) 同期回路
JPS58219828A (ja) 同期回路
JPS59201274A (ja) デイスク再生装置
JPS6222277A (ja) デイスク再生装置
JP2852741B2 (ja) 光ディスク再生装置
JPS59121608A (ja) 同期方式
JPH0227754B2 (ja) Dokishingokenshutsukairo
JPH03260958A (ja) 光ディスク装置
JPS58220271A (ja) デジタルデイスクプレ−ヤのモ−タ制御装置
JP3046815B2 (ja) 光ディスク再生装置
JPS63122064A (ja) 光デイスク再生装置
JP3255206B2 (ja) 再生編集装置
JPH04186563A (ja) ディジタルデータ再生装置
JPS58220223A (ja) デジタルゼロクロス検出回路
JPS58220222A (ja) デジタルデイスクプレ−ヤ装置
JPS6378378A (ja) デイスク再生装置
JPH04351749A (ja) 多チャンネル音響制御システム
JPH113556A (ja) 再生装置
JPS59167880A (ja) デイスクレコ−ド再生系におけるトラツク飛び検出装置
JPS5921107B2 (ja) Pcm記録再生装置