KR100259353B1 - 효율적인 지연시간 측정을 위한 링 발진기 회로 - Google Patents

효율적인 지연시간 측정을 위한 링 발진기 회로 Download PDF

Info

Publication number
KR100259353B1
KR100259353B1 KR1019980001856A KR19980001856A KR100259353B1 KR 100259353 B1 KR100259353 B1 KR 100259353B1 KR 1019980001856 A KR1019980001856 A KR 1019980001856A KR 19980001856 A KR19980001856 A KR 19980001856A KR 100259353 B1 KR100259353 B1 KR 100259353B1
Authority
KR
South Korea
Prior art keywords
signal
output
circuit
ring oscillator
nand gate
Prior art date
Application number
KR1019980001856A
Other languages
English (en)
Other versions
KR19990066171A (ko
Inventor
박종훈
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980001856A priority Critical patent/KR100259353B1/ko
Publication of KR19990066171A publication Critical patent/KR19990066171A/ko
Application granted granted Critical
Publication of KR100259353B1 publication Critical patent/KR100259353B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 효율적인 지연시간 측정을 위한 링 발진기 회로에 관한 것으로, 종래에는 지연시간을 측정하고자 하는 회로에 논리 블록이 많고, 각 블록간의 상호 측정값을 비교하고자 할 경우 각 블록에 대하여 각각 링 발진기를 설계한 후 측정하여야 하므로 많은 핀을 필요로 하고, 각 링 발진기 마다 측정 조건이 달라 서로 비교할 때 어려움이 있고, 회로의 고속화가 됨에 따라 발진상태에서 측정한 값과 안정된 조건에서 신호가 변화하는 초기조건이 달라 지연시간에 대한 예측을 할 수 없는 문제점이 있다. 따라서 본 발명은 어드레스 입력에 따라 지연회로를 선택할 것인지 링 발진기를 선택할 것인지를 나타내는 신호를 출력하는 디코더(10)와, 상기 디코더(10)의 출력신호와 입력단을 거쳐 입력되는 트리거 신호를 낸드링하여 출력하는 제1낸드게이트(20)와, 상기 제1낸드게이트(20)에서 출력되는 신호에 대하여 소정 시간동안 지연시켜 출력하는 제1직렬 지연회로(30)와, 상기 디코더(10)의 출력신호와 회로 선택신호(RDB)를 각각 입력받아 앤드링하여 멀티플렉서 선택신호(S)를 만드는 제2낸드게이트(40)와, 상기 제2낸드게이트(40)에서 출력되는 멀티플렉서 선택신호(S)에 따라 입력되는 두 개의 직렬 지연회로중 어느 하나를 선택하여 출력하는 멀티플렉서(50)와, 상기 멀티플렉서(50)에서 출력되는 신호에 대하여 소정시간 동안 지연시켜 출력하는가 상기 멀티플렉서(50)의 입력으로 궤환토록 하는 제2직렬 지연회로(60)와, 상기 제2직렬 지연회로(60)에서 출력되는 신호를 디코더(10)로 부터 제공되는 출력 유무결정신호에 따라 출력하거나 차단하는 출력버퍼(70)로 구성하여, 링 발진기와 직렬 지연회로를 동시에 구현하여 상호간의 지연시간을 비교하여 보다 정확한 지연시간을 측정할 수 있도록 한 것이다.

Description

효율적인 지연시간 측정을 위한 링 발진기 회로{RING OSCILLATOR CIRCUIT FOR MEASURING EFFICIENT DELAY TIME}
본 발명은 지연시간을 효과적으로 측정하기 위한 효율적인 지연시간 측정을 위한 링 발진기 회로에 관한 것으로, 특히 링 발진기와 직렬 지연회로를 동시에 구현하여 상호간의 지연시간을 비교하여 보다 정확한 지연시간을 측정할 수 있도록 한 효율적인 지연시간 측정을 위한 링 발진기 회로에 관한 것이다.
도 1은 종래 링 발진기의 회로 구성도로서, 이에 도시된 바와같이, 최종 출력이 부 논리값을 갖도록 복수개의 인버터를 직렬 연결하고, 상기 최종 출력이 다시 최초의 입력으로 궤환시켜 발진하도록 하는 구조로 되어 있다.
도 2는 종래 초기 상태를 지정할 수 있는 링 발진기의 회로 구성도로서, 이에 도시된 바와같이, 최종 출력이 부 논리값을 갖도록 복수개의 인버터를 직렬 연결하고, 초기값을 지정할 수 있도록 낸드게이트를 상기 인버터의 입력측에 직렬 연결하고, 상기 인버터의 최종 출력이 입력측에 있는 낸드게이트의 입력으로 궤환시켜 발진하도록 하는 구조로 되어 있다.
이와같이 구성된 종래 기술에 대하여 살펴보면 다음과 같다.
링 발진기는 설계의 간편성과 측정의 용이함 때문에 특정한 회로의 지연시간 측정을 위하여 많이 이용되어 왔다.
도 1에서, 복수개의 인버터를 직렬 연결하고, 이 직렬 연결된 인버터의 최종 출력은 부 논리값이 되도록 한다.
그리고, 최종 출력인 부 논리값이 다시 최초의 인버터 입력으로 궤환하여 발진하도록 한다.
이와같이 동작하는 링 발진기를 이용하여 지연시간을 측정하고자 할 경우, 측정하고자 하는 대상이 되는 회로에 링 발진기를 직렬로 연결한다.
이렇게 연결한 측정 대상이 되는 회로에 링 발진기가 발진하여 주파수를 공급한다.
상기 측정 대상이 되는 회로에 주파수를 공급하다가 상기 링 발진기가 안정되게 발진할 경우 주파수를 측정하고, 이 측정한 주파수를 측정 대상이 되는 회로에 서로 연결되어 있는 동일 블록의 총 갯수의 2배로 나눈다.
이렇게 하여 얻은 시간이 각 블록당의 지연시간이 된다.
그러나 도 1에서와 같은 링 발진기의 경우 초기 상태의 예측이 어렵고, 전원을 공급한 후 어떤 시점에서 출력 파형을 관찰하여야 할 지를 결정하기 곤란하다.
따라서 도 2에서와 같이 초기화를 하여 동작의 시작점을 결정할 수 있는 부가의 회로 즉, 낸드게이트(NAND)를 이용한다.
즉, 초기에는 낸드게이트(NAND)로 0V의 리셋(reset)신호를 인가되어 부궤환 조건이 되지 않도록 한다.
따라서 안정된 상태로 있게 된다.
이후에 일정 시간이 지나면 리셋신호(reset)가 하이상태가 되고, 이에 따라 부궤환 조건이 되어 이 시점부터 발진을 시작하게 된다.
이 경우 발진의 시작점을 예측할 수 있고, 또한 측정전에 회로의 이상 유무를 알 수 있는 장점을 갖고 있다.
이상에서와 같이 링 발진기를 이용하여 지연시간을 측정하게 된다.
그러나, 상기에서와 같은 종래기술은 지연시간을 측정하고자 하는 회로에 논리 블록이 많고, 각 블록간의 상호 측정값을 비교하고자 할 경우 각 블록에 대하여 각각 링 발진기를 설계한 후 측정하여야 하므로 많은 핀을 필요로 하고, 각 링 발진기 마다 측정 조건이 달라 서로 비교할 때 어려움이 있고, 회로의 고속화가 됨에 따라 발진상태에서 측정한 값과 안정된 조건에서 신호가 변화하는 초기조건이 달라 지연시간에 대한 예측을 할 수 없는 문제점이 있다.
따라서 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 각 블록간의 지연시간을 정확하게 측정할 수 있도록 한 효율적인 지연시간 측정을 위한 링 발진기 회로를 제공함에 있다.
본 발명의 다른 목적은 링 발진기와 직렬 지연회로를 동시에 구현하여 상호간의 지연시간을 비교하여 보다 정확한 지연시간을 측정할 수 있도록 한 효율적인 지연시간 측정을 위한 링 발진기 회로를 제공함에 있다.
도 1은 종래 일반적인 링 발진기의 회로 구성도.
도 2는 종래 초기상태를 지정할 수 있는 링 발진기의 회로 구성도.
도 3은 본 발명의 효율적인 지연시간 측정을 위한 링 발진기 회로에 대한 구성도.
*** 도면의 주요부분에 대한 부호의 설명 ***
10 : 디코더 20 : 제1낸드게이트
30 : 제1직렬 지연회로 40 : 제2낸드게이트
50 : 멀티플렉서 60 : 제2직렬 지연회로
70 : 출력버퍼 71 : 버퍼
73 : 인버터
상기 목적을 달성하기 위한 본 발명은 어드레스 입력에 따라 지연회로를 선택할 것인지 링 발진기를 선택할 것인지를 나타내는 신호를 출력하는 디코더와, 상기 디코더의 출력신호와 입력단을 거쳐 입력되는 트리거 신호를 낸드링하여 출력하는 제1낸드게이트와, 상기 제1낸드게이트에서 출력되는 신호에 대하여 소정시간동안 지연시켜 출력하는 제1직렬 지연회로와, 상기 디코더의 출력신호와 회로 선택신호를 각각 입력받아 앤드링하여 멀티플렉서 선택신호를 만드는 제2낸드게이트와, 상기 제2낸드게이트에서 출력되는 멀티플렉서 선택신호에 따라 입력되는 두 개의 직렬 지연회로중 어느 하나를 선택하여 출력하는 멀티플렉서와, 상기 멀티플렉서에서 출력되는 신호에 대하여 소정시간 동안 지연시켜 출력하거나 상기 멀티플렉서의 입력으로 궤환토록 하여 링 발진기로 동작하도록 하는 제2직렬 지연회로와, 상기 제2직렬 지연회로에서 출력되는 신호를 상기 디코더에서 출력되는 출력 유무결정신호에 따라 출력하거나 차단하는 출력버퍼로 구성된 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 상세히 살펴보면 다음과 같다.
도 3은 본 발명의 효율적인 지연시간 측정을 위한 링 발진기 회로에 대한 구성도로서, 이에 도시한 바와같이, 어드레스 입력에 따라 지연회로를 선택할 것인지 링 발진기를 선택할 것인지를 나타내는 신호를 출력하는 디코더(10)와, 상기 디코더(10)의 출력신호와 입력단을 거쳐 입력되는 트리거 신호를 낸드링하여 출력하는 제1낸드게이트(20)와, 상기 제1낸드게이트(20)에서 출력되는 신호에 대하여 소정 시간동안 지연시켜 출력하는 제1직렬 지연회로(30)와, 상기 디코더(10)의 출력신호와 회로 선택신호(RDB)를 각각 입력받아 앤드링하여 멀티플렉서 선택신호(S)를 만드는 제2낸드게이트(40)와, 상기 제2낸드게이트(40)에서 출력되는 멀티플렉서 선택신호(S)에 따라 입력되는 두 개의 직렬 지연회로중 어느 하나를 선택하여 출력하는 멀티플렉서(50)와, 상기 멀티플렉서(50)에서 출력되는 신호에 대하여 소정시간 동안 지연시켜 출력하는가 상기 멀티플렉서(50)의 입력으로 궤환토록 하는 제2직렬 지연회로(60)와, 상기 제2직렬 지연회로(60)에서 출력되는 신호를 디코더(10)로 부터 제공되는 출력 유무결정신호에 따라 출력하거나 차단하는 출력버퍼(70)로 구성한다.
상기 출력버퍼(70)는 상기 제2직렬 지연회로를 거쳐 출력되는 신호에 대하여 버퍼링하는 버퍼(71)와, 상기 버퍼(71)에서 버퍼링된 신호와 입력단자로 입력되는 트리거 신호를 낸드링하여 출력의 유무를 결정하는 낸드게이트(72)와, 상기 낸드게이트(72)에서 출력되는 신호를 반전시켜 최종 출력단(out)으로 출력하는 인버터(73)로 구성한다.
이와같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.
외부로 부터 어드레스(A0~An)가 전달되면, 이를 디코더(10)에서 입력받아 디코딩 동작을 수행한다.
디코딩한 값이 하이상태이면, 이 값을 받는 제1, 제2낸드게이트(20)(40)와 출력버퍼(70)의 낸드게이트(72)가 각각 활성상태가 된다.
이때 입력단(DIN)으로 트리거 신호가 상기 제1낸드게이트(20)를 거쳐 반전된 후 제1직렬 지연회로(30)로 입력된다.
이러한 상태에서, 제2낸드게이트(40)로 인가되는 회로 선택신호(RDB)가 로우(L)이면, 상기 제2낸드게이트(40)에서 낸드링한 하이(H)상태의 회로 선택신호(S)를 멀티플렉서(50)로 출력한다.
그러면 상기 멀티플렉서(50)는 제1입력단(in0)으로 입력되는 제1직렬 지연회로(30)를 선택한다.
따라서 상기 제1직렬 지연회로(30)가 동작하여 소정시간만큼 지연된 신호를 출력한다.
그러면 상기 멀티플렉서(50)가 상기 제1직렬 지연회로(30)를 거쳐 출력되는 신호를 제2직렬 지연회로(60)로 전달하여 준다.
따라서 상기 제2직렬 지연회로(60)는 지연 동작을 행하여 출력버퍼(70)로 출력하고, 아울러 멀티플렉서(50)의 제2입력단(in1)으로 궤환시켜 전달한다.
이에 상기 출력버퍼(70)의 버퍼(71)는 제2직렬 지연회로(60)에서 전달되는 신호에 대하여 버퍼링하여 낸드게이트(72)의 일측입력단으로 전달한다.
이때 상기 낸드게이트(72)의 타측입력단으로는 상기 디코더(10)로 부터 출력을 결정하는 출력 유무결정신호가 입력된다.
그러면 상기 낸드게이트(72)는 제1직렬 지연회로(60)에서 제공되는 신호를 출력하라는 신호가 입력되면, 상기 버퍼(71)에서 버퍼링된 신호를 반전시켜 인버터(73)로 전달한다.
따라서 인버터(73)는 상기 낸드게이트(72)에서 제공하는 신호를 다시 반전시켜 최종 출력단(out)으로 출력시킨다.
결국 최종 출력단(out)으로 제공되는 신호는 지연시간이 된다.
그리고, 제1, 제2낸드게이트(20)(40)가 활성상태로 있는 상태에서, 제2낸드게이트(40)로 인가되는 회로 선택신호(RDB)가 하이(H)이면, 상기 제2낸드게이트(40)에서 낸드링한 로우(L)상태의 회로 선택신호(S)를 멀티플렉서(50)로 출력한다.
그러면 상기 멀티플렉서(50)는 제2입력단(in1)으로 입력되는 제2직렬 지연회로(60)를 선택한다.
따라서 상기 제2직렬 지연회로(60)가 동작하여 소정시간만큼 지연된 신호를 출력한다.
그러면 상기 멀티플렉서(50)가 상기 제2직렬 지연회로(60)를 거쳐 출력되는 신호를 다시 제2직렬 지연회로(60)로 전달하여 준다.
결국, 제2직렬 지연회로(60)→멀티플렉서(50)→제2직렬 지연회로(60)로 구성되어 궤환 루프를 형성하여 링 발진기로 동작한다.
이때 링 발진기로서 동작하는 제2직렬 지연회로(60)의 출력은 출력버퍼(70)의 버퍼(71)로 전달되고, 이렇게 전달된 신호를 상기 버퍼(71)는 버퍼링하여 출력한다.
상기 버퍼(71)에서 버퍼링된 신호는 낸드게이트(72)의 일측입력단으로 전달한다.
이 경우에는 상기 낸드게이트(72)는 그의 타측입력단으로 상기 디코더(10)로 부터 전달되는 출력 유무결정신호에 따라 상기 제2직렬 지연회로(60)의 출력을 전달한다.
이에 상기 디코더(10)로 부터 신호를 출력하는 출력 유무결정신호가 입력되면, 상기 낸드게이트(72)는 제1직렬 지연회로(60)에서 전달받은 신호를 반전시켜 인버터(73)로 전달한다.
그러면 상기 인버터(73)는 상기 낸드게이트(72)에서 제공하는 신호를 다시 반전시켜 최종 출력단(out)으로 출력시킨다.
따라서 제1직렬 지연회로(30)를 거쳐 출력되는 지연시간과 링 발진기로 동작하는 제2직렬 지연회로(60)를 거쳐 출력되는 지연시간을 비교하면 보다 정확한 지연시간을 측정할 수 있다.
결국, 두 개의 직렬 지연회로를 이용하여 링 발진기와 지연회로를 동시에 구현하여 상호간의 지연시간을 비교하여 보다 정확한 지연시간을 측정할 수 있다.
따라서, 본 발명은 링 발진기와 직렬 지연회로를 동시에 구현하여 상호간의 지연시간을 비교하여 보다 정확한 지연시간을 측정할 수 있도록 한 효과가 있다.

Claims (2)

  1. 어드레스 입력에 따라 지연회로를 선택할 것인지 링 발진기를 선택할 것인지를 나타내는 신호를 출력하는 디코더와, 상기 디코더의 출력신호와 입력단을 거쳐 입력되는 트리거 신호를 낸드링하여 출력하는 제1낸드게이트와, 상기 제1낸드게이트에서 출력되는 신호에 대하여 소정시간동안 지연시켜 출력하는 제1직렬 지연회로와, 상기 디코더의 출력신호와 회로 선택신호를 각각 입력받아 앤드링하여 멀티플렉서 선택신호를 만드는 제2낸드게이트와, 상기 제2낸드게이트에서 출력되는 멀티플렉서 선택신호에 따라 입력되는 두 개의 직렬 지연회로중 어느 하나를 선택하여 출력하는 멀티플렉서와, 상기 멀티플렉서에서 출력되는 신호에 대하여 소정시간 동안 지연시켜 출력하거나 상기 멀티플렉서의 입력으로 궤환토록 하여 링 발진기로 동작하도록 하는 제2직렬 지연회로와, 상기 제2직렬 지연회로에서 출력되는 신호를 상기 디코더에서 제공하는 출력 유무결정신호에 따라 출력하거나 차단하는 출력버퍼로 구성된 것을 특징으로 하는 효율적인 지연시간 측정을 위한 링 발진기 회로.
  2. 제1항에 있어서, 출력버퍼는 제2직렬 지연회로를 거쳐 출력되는 신호에 대하여 버퍼링하는 버퍼와, 상기 버퍼에서 버퍼링된 신호와 입력단자로 입력되는 트리거 신호를 낸드링하여 출력의 유무를 결정하는 낸드게이트와, 상기 낸드게이트에서 출력되는 신호를 반전시켜 최종 출력단으로 출력하는 인버터로 구성된 것을 특징으로 하는 효율적인 지연시간 측정을 위한 링 발진기 회로.
KR1019980001856A 1998-01-22 1998-01-22 효율적인 지연시간 측정을 위한 링 발진기 회로 KR100259353B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980001856A KR100259353B1 (ko) 1998-01-22 1998-01-22 효율적인 지연시간 측정을 위한 링 발진기 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980001856A KR100259353B1 (ko) 1998-01-22 1998-01-22 효율적인 지연시간 측정을 위한 링 발진기 회로

Publications (2)

Publication Number Publication Date
KR19990066171A KR19990066171A (ko) 1999-08-16
KR100259353B1 true KR100259353B1 (ko) 2000-06-15

Family

ID=19531932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001856A KR100259353B1 (ko) 1998-01-22 1998-01-22 효율적인 지연시간 측정을 위한 링 발진기 회로

Country Status (1)

Country Link
KR (1) KR100259353B1 (ko)

Also Published As

Publication number Publication date
KR19990066171A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
CA2169564C (en) Clock phase shifting method and apparatus
US5572719A (en) Clock control system for microprocessors including a delay sensing circuit
KR100398480B1 (ko) 디엘엘 회로, 이를 사용하는 반도체 장치 및 지연 제어 방법
US5764710A (en) Meta-stable-resistant front-end to a synchronizer with asynchronous clear and asynchronous second-stage clock selector
US7400160B2 (en) Semiconductor integrated circuit device, measurement method therefore and measurement system for measuring AC characteristics thereof
US6489825B1 (en) High speed, low power, minimal area double edge triggered flip flop
JP2004096237A (ja) 発振回路及び半導体集積回路
KR890017866A (ko) 필터회로
KR940002988A (ko) 반도체 집적회로 장치
US6801074B2 (en) Clock switching circuit
US10951199B1 (en) Timing data acquisition device that supports efficient set-up and hold time determination in synchronous systems
KR100391236B1 (ko) 반도체 장치
US7659786B2 (en) Ring oscillator
US6104224A (en) Delay circuit device having a reduced current consumption
US9804225B2 (en) Scheme to measure individually rise and fall delays of non-inverting logic cells
KR100259353B1 (ko) 효율적인 지연시간 측정을 위한 링 발진기 회로
CN114679158B (zh) 周期信号发生装置、信号处理系统及其周期信号发生方法
KR960026760A (ko) 펄스 신호 정형회로
US5801566A (en) System clock generating circuit for a semiconductor device
KR19990053199A (ko) 테스트를 위한 고속 싱크로너스 메모리 소자
KR100281555B1 (ko) 고속 위상동기루프를 위한 위상 및 주파수 검출기
JP2007271473A (ja) ジッタ測定回路
KR100455733B1 (ko) 펄스폭 분할주기 검출회로
KR0146060B1 (ko) 데이타 동기 클럭 발생 장치
KR100658172B1 (ko) 디지털 필터를 이용한 동기 검출 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980122

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980122

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000321

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000322

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030218

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040218

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050221

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060220

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070221

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20080222

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee