KR940002988A - 반도체 집적회로 장치 - Google Patents

반도체 집적회로 장치 Download PDF

Info

Publication number
KR940002988A
KR940002988A KR1019930013956A KR930013956A KR940002988A KR 940002988 A KR940002988 A KR 940002988A KR 1019930013956 A KR1019930013956 A KR 1019930013956A KR 930013956 A KR930013956 A KR 930013956A KR 940002988 A KR940002988 A KR 940002988A
Authority
KR
South Korea
Prior art keywords
circuit
latch
signal
delay
semiconductor integrated
Prior art date
Application number
KR1019930013956A
Other languages
English (en)
Inventor
게이이치 히게타
쇼오헤이 오오모리
야스히로 후지무라
에쯔코 이와모토
아키히사 우치다
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR940002988A publication Critical patent/KR940002988A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dram (AREA)

Abstract

지연시간을 측정하고 싶은 대상회로의 입력측과 출력측에 각각 랫치회로와 외부에서 공급된 타이밍 신호 또는 내부에서 발생된 타이밍 신호를 외부에서 지시에 의해 임으로 지연시키는 것이 가능한 가변지연회로들을 설치한다. 상기 타이밍신호와 그것을 가변지연회로로 지연시킨 신호를 상기 각 랫치회로에 클럭신호로해서 공급시키도록 함과 동시에 상기 가변지연회로를 통한 신호를 입력측에 귀환시키여 발진회로를 구성하고, 이 발진회로의 발진회로를 외부로 출력가능하게 구성한다. 이 타이밍신호에 의거해서 소망시간 만큼 지연된 신호가 반도체 집적회로 장치 내부에서 자동적으로 생성된다.

Description

반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 메모리에 내장된 반도체 집적회로 장치에 적용한 경우의 일실시예를 나타내는 블럭구성도.
제2도는 피검사회로의 전후에 설치된 랫치회로를 동작시키는 타이밍 신호의 관계를 나타내는 타이밍 차트.
제3도는 본 발명을 메모리와 로직부들을 가지는 반도체 집적회로에 적용한 경우의 일실시예를 나타내는 블럭구성도.

Claims (20)

  1. 회로지연시간 검사기능을 가진 반도체 집적회로 장치에 있어서, 어드레스 신호를 랫치하기 위한 제1렛치회로와; 상기 랫치회로에서 상기 어드레스 신호를 수신하는데 호출되는 대이타를 출력하기 위한 메모리 회로와;상기 메모리회로로부터 출력을 랫치하기 위한 제2랫치회로와; 상기 반도체 집적회로 장치안에 상기 어드레스 신호를 랫치하기 위해 상기 랫치회로로 입력된 랫치 신호를 수신하기 위한 제1신호단자와; 제1입력단자와 제2입력단자를 가지고, 선택 신호에 따라 상기 제1입 력 단자와 제2입력단자중의 하나에 신호를 출력시키며, 상기 제1신호단자가 상기 제1입력단자에 접속된 선택회로와; 상기 선택회로에 접속되고, 상기 선택회로의 상기 제2입력단자에 접속된 출력을 가지며, 가변지연시간을 가지는 가변지연회로와; 상기 지연회로의 상기 출력을 수신하기 위한 제2신호 단자들을 구비하고, 상기 지연회로의 상기 출력은 랫치타이밍신호로서 상기 제2랫치 회로에 접속되고, 상기 ; 선택회로와 상기 지연회로는 상기 제2입력단자를 통해서 링발진기를 구성하도록 폐쇄루프로 접속되게한 반도체 집적회로장치.
  2. 제1항에 있어서, 출력의 주파수를 분주함으로써 얻어진 신호를 공급하기 위해, 상기 지연회로의 상기 출력과 상기 제2신호단자 사이에 접속된 분주회로가 더 구비되는 반도체 집적회로 장치.
  3. 제1항에 있어서, 상기 제7 및 제2랫치회로는 제어입력을 각각 포함하고, 상기 제어입력으로의 신호에 따라 버퍼기능과 랫치기능중 어느 하나를 행하도록 하는 반도체 집적회로 장치.
  4. 제1항에 있어서, 서로 종속 연결됨과 동시에 제1지연시간을 가지는 복수의 제1지연회로장치와 서로 종속 연결됨과 동시에 상기 제1지연시간의 어느 일부분인 제2지연시간을 가지는 복수의 제2지연회로 장치를 포함하고, 상기 제어입력에 따라서 전체 지연시간을 가변하도록 한 반도체 집적회로 장치.
  5. 1항에 있어서, 상기 선택회로와 상기 지연회로는 차동 입출력 구조를 가지며, 상기 지연회로의 차동출력은 상기 선택회로의 차동입력에 반대극성으로 접속되는 반도체 집적회로 장치.
  6. 제1항에 있어서, 상기 지연회로의 출력은 인버터의 입력에 접속되고 상기 인버터의 출력은 상기 제2입력 단자에 접속되는 반도체 집적회로 장치.
  7. 제1항에 있어서, 상기 메모리와 상기 제2랫치회로 사이에 접속된 논리회로로 더 구비되는 반도체 집적회로 장치 .
  8. 회로지연 시간검사기능을 가진 반도체 집적회로 장치에 있어서, 어드레스 신호를 랫치하기 위한 제1랫치회로와; 상기 랫치회로로부터 상기 어드레스 신호를 수신하는데 호출되는 데이타를 출력하기 위한 메모리회로와; 상기 메모리회로에서 출력을 랫치하기 위한 제2랫치회로와, 상기 제1 및 제2랫치회로의 랫치타이밍 입력사이에 접속되고 루프내에 가변지연회로를 포함하는 링 발진기를 구비하고, 상기 지연회로의 지연출력은 랫치 타이밍신호로서 상기 제2랫치회로로 접속되게 한 반도체 집적회로 장치
  9. 제8항에 있어서, 상기 지연회로의 주파수를 분주함으로써 얻어진 신호를 공급하기 위해, 상기 지연회로의 상기 지연출력이 접속되는 주파수 분주회로가 더 구비되는 반도체 집적회로 장치.
  10. 제8항에 있어서, 상기 제1랫치회로의 상기 타이밍 입력으로 입력된 타이밍 신호를 입력하기 위한 타이밍 신호터미날과; 상기 가변지연회로의 출력과 상기 타이밍 입력단자로의 상기 타이밍 신호를 수신하여, 상기 가변 지연회로의 그 중 하나를 공급하기 위해 상기 링 발진기 회로내에 포함된 선택회로를 더 구비 하는 반도체 집적회로 장치.
  11. 제8항에 있어서, 상기 제1 및 제2랫치회로는 각각 제어입력을 가지며, 상기 제어입력으로의 신호에 따라서 바퍼기능과 랫치기능중의 어느 하나를 행하도록 하는 반도체 집적회로 장치.
  12. 제8항에 있어서, 데이타 신호를 랫치하기 위한 제3랫치회로와; 상기 제3랫치회로의 어드레스 신호를 수신하는데 호출되는 논리회로와; 상기 랫치회로로부터 출력을 랫치하기 위한 제4랫치회로를 더 구비 하고, 상기 링 발진기 회로는 상기 제3 및 제4랫치회로의 상기 랫치타이밍 입력 사이에서 접속되게 한 반도체 집직회로 장치.
  13. 제8항에 있어서, 상기 제1 및 제2랫치회로는 각각 제어입력을 가지고, 상기 제어입력으로의 신호에 따라서 버퍼기능과 랫치기능 중의 어느 하나를 행하도록 한 반도체 집적회로 장치.
  14. 제8항에 있어서, 상기 지연회로는 서로 종속연결됨과 동시에 제1지연시간을 가지는 복수의 제1지연회로장치와, 서로 종속연결됨과 동시에, 상기 제1지연시간의 정수를 분모로한 분수배수인 제2지연시 간을 가지는 복수의 제2지연회로를 포함하고, 상기 제어입력에 따라서 전체 지연시간을 가변하도록 한 반도체 집적회로 장치.
  15. 제14항에 있어서, 상기 정수는 4이고 상기 반도체 집적회로 장치는 상기 제1지연회로 장치의 3개와 상기 제2지연회로장치의 3개를 포함하는 반도체 집적회로 장치.
  16. 상기 반도체 집적회로 장치 내의 피검사회로의 전후단이 배치한 랫치회로와; 외부에서 주어진 명령에 따라서 지연시간을 바꾸는 것이 가능한 가변지연회로를 구비하고, 상기 피검사 회로의 지연시간이 검사할 수 있도록 상기 전단 랫치회로에 공급되는 타이밍 신호가 상기 가변지연회로에 의해 지연되고, 발진회로를 형성하는 것과 같은 방법으로, 상기 가변지연회로의 촌력 이 선럭회로를 퉁해서 상기 가변지 연회로의 입력 단자로 피이드백되며, 상기 발진회로의 발진신호가 상기 반도체 집적회로 장치의 외부로 출력되도록 구성되는 반도체 집적회로 장치.
  17. 제16항에 있어서, 외부타이밍 신호가공급되는외부 입력단자와 ;상기 후단 랫치회로와 가기 입력단자사이 및 상기 외부입력 단자와 상기 가변지연회로 사이에 배치된 선택회로를 구비하고, 상기 가변지연회로에 의해 지연되는 상기 타이밍신호와 상기 외부입력단자로부터의 상기 타이밍신호중의 어느 하나를 선택하여 상기 후단랫치 회로로 공급되도륵 한 집적회로 장치.
  18. 제16항에 있어서, 발진회로를 형성할 수 있도록 한 가변지연회로는 복수의 피검사회로와 공퉁으로 배열되는 반도체 집적회로 장치.
  19. 제16항에 있어서, 상기 발진회로의 발진출력은 분주회로를 통해서 외부로 출력되도록 한 반도체 집적회로 장치.
  20. 제16항에 있어서, 상기 랫치회로 모두는 제어신호에 의해 입력신호를 랫치하기 위한 동작과 상기 입력신호가 그대로 지나가게 하도록 하는 동작을 변경할 수 있도록 구성된 반도체 집적회로 장치.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019930013956A 1992-07-23 1993-07-22 반도체 집적회로 장치 KR940002988A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4196646A JPH0643220A (ja) 1992-07-23 1992-07-23 半導体集積回路装置
JP92-196646 1992-07-23

Publications (1)

Publication Number Publication Date
KR940002988A true KR940002988A (ko) 1994-02-19

Family

ID=16361240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013956A KR940002988A (ko) 1992-07-23 1993-07-22 반도체 집적회로 장치

Country Status (3)

Country Link
US (1) US5351211A (ko)
JP (1) JPH0643220A (ko)
KR (1) KR940002988A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319416B1 (ko) * 1998-01-16 2002-02-19 아끼구사 나오유끼 Dll회로및그것을내장한메모리디바이스

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606567A (en) * 1994-10-21 1997-02-25 Lucent Technologies Inc. Delay testing of high-performance digital components by a slow-speed tester
US5867409A (en) * 1995-03-09 1999-02-02 Kabushiki Kaisha Toshiba Linear feedback shift register
US6144262A (en) * 1996-09-17 2000-11-07 Xilinx, Inc. Circuit for measuring signal delays of asynchronous register inputs
US6219305B1 (en) 1996-09-17 2001-04-17 Xilinx, Inc. Method and system for measuring signal propagation delays using ring oscillators
US6466520B1 (en) 1996-09-17 2002-10-15 Xilinx, Inc. Built-in AC self test using pulse generators
US6232845B1 (en) * 1996-09-17 2001-05-15 Xilinx, Inc. Circuit for measuring signal delays in synchronous memory elements
US6233205B1 (en) 1996-09-17 2001-05-15 Xilinx, Inc. Built-in self test method for measuring clock to out delays
JPH10222994A (ja) * 1997-02-06 1998-08-21 Mitsubishi Electric Corp 半導体記憶装置の読み出し電圧制御装置
DE19711097C2 (de) * 1997-03-17 2000-04-06 Siemens Ag Integrierte Schaltung mit einem Speicher und einer Prüfschaltung
US6125461A (en) * 1998-02-19 2000-09-26 International Business Machines Corporation Method for identifying long paths in integrated circuits
US6452459B1 (en) 1999-07-22 2002-09-17 Xilinx, Inc. Circuit for measuring signal delays of synchronous memory elements
US6622107B1 (en) * 2000-08-25 2003-09-16 Nptest Llc Edge placement and jitter measurement for electronic elements
US6630838B1 (en) 2001-01-23 2003-10-07 Xilinx, Inc. Method for implementing dynamic burn-in testing using static test signals
JP2003043117A (ja) * 2001-08-02 2003-02-13 Fujitsu Ltd 半導体集積回路
US7065684B1 (en) 2002-04-18 2006-06-20 Xilinx, Inc. Circuits and methods for measuring signal propagation delays on integrated circuits
JP2007235908A (ja) * 2006-02-02 2007-09-13 Sharp Corp リング発振回路、遅延時間測定回路、テスト回路、クロック発生回路、イメージセンサ、パルス発生回路、半導体集積回路、及び、そのテスト方法
JP5292243B2 (ja) * 2009-09-28 2013-09-18 株式会社日立製作所 半導体集積回路
US11520940B2 (en) * 2020-06-21 2022-12-06 Nuvoton Technology Corporation Secured communication by monitoring bus transactions using selectively delayed clock signal

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084240A (en) * 1976-07-28 1978-04-11 Chrysler Corporation Mass production of electronic control units for engines
US4392105A (en) * 1980-12-17 1983-07-05 International Business Machines Corp. Test circuit for delay measurements on a LSI chip
JPS58128097A (ja) * 1981-12-29 1983-07-30 Fujitsu Ltd 半導体記憶装置
US4489272A (en) * 1982-07-06 1984-12-18 International Business Machines Corporation Test circuit for turn-on and turn-off delay measurements
US4608669A (en) * 1984-05-18 1986-08-26 International Business Machines Corporation Self contained array timing
JPS6378400A (ja) * 1986-09-19 1988-04-08 Fujitsu Ltd Ｒａｍ試験方式
DE3889812T2 (de) * 1987-08-28 1994-12-15 Nec Corp Datenprozessor mit einer Prüfstruktur für Multipositionsverschieber.
US5077690A (en) * 1989-08-09 1991-12-31 Atmel Corporation Memory input data test arrangement
JP3049343B2 (ja) * 1991-11-25 2000-06-05 安藤電気株式会社 メモリ試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319416B1 (ko) * 1998-01-16 2002-02-19 아끼구사 나오유끼 Dll회로및그것을내장한메모리디바이스

Also Published As

Publication number Publication date
JPH0643220A (ja) 1994-02-18
US5351211A (en) 1994-09-27

Similar Documents

Publication Publication Date Title
KR940002988A (ko) 반도체 집적회로 장치
US6753714B2 (en) Reducing power and area consumption of gated clock enabled flip flops
KR950034264A (ko) 지연 고정 루프를 사용한 메모리 기록 제어
KR950022153A (ko) 동기회로
US6986072B2 (en) Register capable of corresponding to wide frequency band and signal generating method using the same
KR860006837A (ko) 내부회로 검사용 검사회로를 갖는 반도체 집적회로
EP1266235B1 (en) Controllable and testable oscillator apparatus for an integrated circuit
US6661265B2 (en) Delay locked loop for generating complementary clock signals
KR870009387A (ko) 반도체 대규모 집적회로
US6466074B2 (en) Low skew minimized clock splitter
US4722070A (en) Multiple oscillation switching circuit
KR960026760A (ko) 펄스 신호 정형회로
US4547684A (en) Clock generator
KR100353103B1 (ko) 펄스발생회로
JP2851354B2 (ja) バーンイン回路を有する半導体装置
KR100732766B1 (ko) 출력인에이블 신호 생성회로
US6400188B1 (en) Test mode clock multiplication
KR960043068A (ko) 테스트 회로를 내장한 집적회로
US6675312B1 (en) Majority vote circuit for test mode clock multiplication
KR100991997B1 (ko) 내부클락 발생 장치
KR200296046Y1 (ko) 주파수분주장치
KR100532388B1 (ko) 직렬 출력 비교기를 갖는 메모리 집적회로
KR100210845B1 (ko) 클럭 위상 검출 회로
KR100192977B1 (ko) 파형 발생 회로
KR0145789B1 (ko) 바운더리 스캔 구조의 테스트 클럭 발생 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid