JPH07235953A - フレームパルス発生装置 - Google Patents
フレームパルス発生装置Info
- Publication number
- JPH07235953A JPH07235953A JP6024294A JP2429494A JPH07235953A JP H07235953 A JPH07235953 A JP H07235953A JP 6024294 A JP6024294 A JP 6024294A JP 2429494 A JP2429494 A JP 2429494A JP H07235953 A JPH07235953 A JP H07235953A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame pulse
- clock
- clock signal
- pulse generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 フレームパルス発生装置において、受信クロ
ック信号の異常発生から異常検出まで時間を短くする。 【構成】 信号処理回路１６はクロック信号とこのクロ
ック信号に基づいて生成されたフレームパルス信号とを
用いて信号処理を行う。クロック発生部２１ではクロッ
ク信号を発生するとともにこのクロック信号に基づいて
所定の交番成分を有する交番信号を生成する。信号処理
部２２では交番信号を受けるとともにクロック信号を受
信クロック信号として受けフレームパルス信号を生成す
るとともに受信クロック信号に基づいてフレームパルス
信号のタイミング周期を抽出してタイミング周期信号を
得、このタイミング周期信号とフレームパルス信号に応
じて受信クロック信号の異常を検出する。
ック信号の異常発生から異常検出まで時間を短くする。 【構成】 信号処理回路１６はクロック信号とこのクロ
ック信号に基づいて生成されたフレームパルス信号とを
用いて信号処理を行う。クロック発生部２１ではクロッ
ク信号を発生するとともにこのクロック信号に基づいて
所定の交番成分を有する交番信号を生成する。信号処理
部２２では交番信号を受けるとともにクロック信号を受
信クロック信号として受けフレームパルス信号を生成す
るとともに受信クロック信号に基づいてフレームパルス
信号のタイミング周期を抽出してタイミング周期信号を
得、このタイミング周期信号とフレームパルス信号に応
じて受信クロック信号の異常を検出する。
Description
【０００１】
【産業上の利用分野】本発明は、クロック信号及びフレ
ームパルス信号を用いて信号処理を行う際に用いられる
フレームパルス発生装置に関し、特に、フレームパルス
周期に対するクロックの異常を監視することのできるフ
レームパルス発生装置に関する。
ームパルス信号を用いて信号処理を行う際に用いられる
フレームパルス発生装置に関し、特に、フレームパルス
周期に対するクロックの異常を監視することのできるフ
レームパルス発生装置に関する。
【０００２】
【従来の技術】一般にこの種のフレームパルス発生装置
ではクロック発生部及び信号処理部を備えており、クロ
ック発生部ではクロック信号を生成するとともにこのク
ロック信号のｎ倍（ｎは２以上の整数）の周期のタイミ
ング信号（フレームパルス信号）を生成している。そし
て、これらクロック信号及びフレームパルス信号によっ
て信号処理部は動作し、入力デジタル信号の信号処理を
行っている。このようにクロック信号及びフレームパル
ス信号に応じて入力デジタル信号の信号処理を行う際に
は、クロック信号とフレームパルス信号との同期させる
必要がある。つまり、クロック信号の異常を検出する必
要がある。
ではクロック発生部及び信号処理部を備えており、クロ
ック発生部ではクロック信号を生成するとともにこのク
ロック信号のｎ倍（ｎは２以上の整数）の周期のタイミ
ング信号（フレームパルス信号）を生成している。そし
て、これらクロック信号及びフレームパルス信号によっ
て信号処理部は動作し、入力デジタル信号の信号処理を
行っている。このようにクロック信号及びフレームパル
ス信号に応じて入力デジタル信号の信号処理を行う際に
は、クロック信号とフレームパルス信号との同期させる
必要がある。つまり、クロック信号の異常を検出する必
要がある。
【０００３】ここで、図３を参照して、従来のフレーム
パルス発生装置について概説する。図示のように、フレ
ームパルス発生装置は、クロック発生部１１及び信号処
理部１２を備えており、信号処理部１２はクロック発生
部１２から与えられるクロック信号及びフレームパルス
信号によって動作する。
パルス発生装置について概説する。図示のように、フレ
ームパルス発生装置は、クロック発生部１１及び信号処
理部１２を備えており、信号処理部１２はクロック発生
部１２から与えられるクロック信号及びフレームパルス
信号によって動作する。
【０００４】クロック発生部１１はクロック発生回路１
３を備えており、このクロック発生回路１３は所定の周
期を有するクロック信号を発生する。そして、このクロ
ック信号はカウンタ１４に与えられるとともに信号処理
部１２に与えられる。カウンタ１４ではクロック信号を
受け、このクロック数をカウントしてカウント値を出力
する。このカウント値はデコーダ１５に与えられ、デコ
ーダ１５はカウント値に応じて所定の周期のタイミング
信号を送出する。つまり、デコーダ１５ではカウント値
をデコードして所定の周期（例えば、クロック信号周期
のｎ（ｎは２のべき乗）倍の周期を有するフレームパル
ス信号を生成して信号処理部１２に与える。
３を備えており、このクロック発生回路１３は所定の周
期を有するクロック信号を発生する。そして、このクロ
ック信号はカウンタ１４に与えられるとともに信号処理
部１２に与えられる。カウンタ１４ではクロック信号を
受け、このクロック数をカウントしてカウント値を出力
する。このカウント値はデコーダ１５に与えられ、デコ
ーダ１５はカウント値に応じて所定の周期のタイミング
信号を送出する。つまり、デコーダ１５ではカウント値
をデコードして所定の周期（例えば、クロック信号周期
のｎ（ｎは２のべき乗）倍の周期を有するフレームパル
ス信号を生成して信号処理部１２に与える。
【０００５】信号処理部１２には信号処理回路１６が備
えられており、信号処理回路１６ではクロック信号及び
フレームパルス信号に基づいて入力デジタル信号（図示
せず）の信号処理を行う。また、クロック信号及びフレ
ームパルス信号はそれぞれ受信クロック信号及び受信フ
レームパルス信号としてカウンタ１７に与えられる。カ
ウンタ１７では受信クロック信号のクロック数をカウン
トしてカウント値を送出する。そして、このカウント値
は受信フレームパルス信号によってリセットされる。
えられており、信号処理回路１６ではクロック信号及び
フレームパルス信号に基づいて入力デジタル信号（図示
せず）の信号処理を行う。また、クロック信号及びフレ
ームパルス信号はそれぞれ受信クロック信号及び受信フ
レームパルス信号としてカウンタ１７に与えられる。カ
ウンタ１７では受信クロック信号のクロック数をカウン
トしてカウント値を送出する。そして、このカウント値
は受信フレームパルス信号によってリセットされる。
【０００６】このカウンタ値はデコーダ１８に与えら
れ、デコーダ１８ではカウント値をデコードしてフレー
ムパルス信号（以下生成フレームパルス信号と呼ぶ）を
生成する。つまり、デコーダ１８は受信クロック信号周
期のｎ倍の周期を有する生成フレームパルス信号を出力
することになる。そして、この生成フレームパルス信号
は比較部１９に与えられる。
れ、デコーダ１８ではカウント値をデコードしてフレー
ムパルス信号（以下生成フレームパルス信号と呼ぶ）を
生成する。つまり、デコーダ１８は受信クロック信号周
期のｎ倍の周期を有する生成フレームパルス信号を出力
することになる。そして、この生成フレームパルス信号
は比較部１９に与えられる。
【０００７】比較部１９には受信フレームパルス信号も
与えられており、比較部１９では生成フレームパルス信
号と受信フレームパルス信号とを比較して、一致してい
ると、“正常”の旨、異常検出部２０に与え、不一致で
あると、異常検出部２０に“異常”の旨、異常検出部２
０に与える。異常検出部２０では“異常”の旨の通知を
受けると、例えば、それを外部に表示するとともに信号
処理回路１６に通知する。
与えられており、比較部１９では生成フレームパルス信
号と受信フレームパルス信号とを比較して、一致してい
ると、“正常”の旨、異常検出部２０に与え、不一致で
あると、異常検出部２０に“異常”の旨、異常検出部２
０に与える。異常検出部２０では“異常”の旨の通知を
受けると、例えば、それを外部に表示するとともに信号
処理回路１６に通知する。
【０００８】ここで、図４も参照して、例えば、クロッ
ク発生部１１から信号処理部１２に至るまでの間で、ク
ロック信号に波形異常が発生したとすると（つまり、図
４（ａ）にＡで示すように、受信クロック信号に波形異
常が発生して１クロック増えた状態になったとする
と）、カウンタ１７ではそのカウント値を受信クロック
信号が１クロック増加した分だけ早く増加させることに
なる。このため、デコーダ１８では図４（ｂ）に示すよ
うに生成フレームパルス信号の出力タイミングが１クロ
ック分だけずれることになる。この結果、比較部１９に
おいては図４（ｃ）Ａ，で示すように生成フレームパル
ス信号と受信フレームパルス信号とが不一致となって異
常が検出されることになる。
ク発生部１１から信号処理部１２に至るまでの間で、ク
ロック信号に波形異常が発生したとすると（つまり、図
４（ａ）にＡで示すように、受信クロック信号に波形異
常が発生して１クロック増えた状態になったとする
と）、カウンタ１７ではそのカウント値を受信クロック
信号が１クロック増加した分だけ早く増加させることに
なる。このため、デコーダ１８では図４（ｂ）に示すよ
うに生成フレームパルス信号の出力タイミングが１クロ
ック分だけずれることになる。この結果、比較部１９に
おいては図４（ｃ）Ａ，で示すように生成フレームパル
ス信号と受信フレームパルス信号とが不一致となって異
常が検出されることになる。
【０００９】
【発明が解決しようとする課題】ところで、異常検出の
タイミングは、比較部１９において生成フレームパルス
信号が受信フレームパルス信号と一致するかどうかを比
較するタイミングに限られる。従って、受信クロック信
号に異常が発生した場合、上述のようにして、異常が検
出されるタイミングは、次の受信フレームフレームパル
ス信号と生成フレームパルス信号との比較が行われるタ
イミングとなる。この結果、受信クロック信号の周期に
比べて受信フレームパルス信号の周期は長いから、受信
フレームパルス信号の周期が長くなればなるほど、受信
クロック信号の異常発生から異常検出までの時間が長く
なってしまう。
タイミングは、比較部１９において生成フレームパルス
信号が受信フレームパルス信号と一致するかどうかを比
較するタイミングに限られる。従って、受信クロック信
号に異常が発生した場合、上述のようにして、異常が検
出されるタイミングは、次の受信フレームフレームパル
ス信号と生成フレームパルス信号との比較が行われるタ
イミングとなる。この結果、受信クロック信号の周期に
比べて受信フレームパルス信号の周期は長いから、受信
フレームパルス信号の周期が長くなればなるほど、受信
クロック信号の異常発生から異常検出までの時間が長く
なってしまう。
【００１０】このように、従来のフレームパルス発生装
置では、信号処理部において生成フレームパルス信号が
生成されてから（例えば、生成フレームパルス信号がロ
ウレベルとなってから）、受信クロック信号に異常が発
生すると、次の生成フレームパルス信号が生成されるま
で（次に生成フレームパルス信号がロウレベルとなるま
で）クロック信号の異常が検出できないという問題点が
ある。
置では、信号処理部において生成フレームパルス信号が
生成されてから（例えば、生成フレームパルス信号がロ
ウレベルとなってから）、受信クロック信号に異常が発
生すると、次の生成フレームパルス信号が生成されるま
で（次に生成フレームパルス信号がロウレベルとなるま
で）クロック信号の異常が検出できないという問題点が
ある。
【００１１】本発明の目的は受信クロック信号の異常発
生から異常検出までの時間が極めて短いフレームパルス
発生装置を提供することにある。
生から異常検出までの時間が極めて短いフレームパルス
発生装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明によれば、クロッ
ク信号と該クロック信号に基づいて生成されたフレーム
パルス信号とを用いて信号処理を行う際に用いられるフ
レームパルス発生装置であって、前記クロック信号に基
づいて所定の交番成分を有する交番信号を生成する交番
信号生成手段と、該交番信号を受けるとともに前記クロ
ック信号を受信クロック信号として受け前記フレームパ
ルス信号を生成するフレームパルス信号生成手段と、前
記受信クロック信号に基づいて前記フレームパルス信号
のタイミング周期を抽出してタイミング周期信号を得る
タイミング抽出手段と、該タイミング周期信号と前記フ
レームパルス信号に応じて前記受信クロック信号の異常
を検出する検出手段とを有することを特徴とするフレー
ムパルス発生装置が得られる。
ク信号と該クロック信号に基づいて生成されたフレーム
パルス信号とを用いて信号処理を行う際に用いられるフ
レームパルス発生装置であって、前記クロック信号に基
づいて所定の交番成分を有する交番信号を生成する交番
信号生成手段と、該交番信号を受けるとともに前記クロ
ック信号を受信クロック信号として受け前記フレームパ
ルス信号を生成するフレームパルス信号生成手段と、前
記受信クロック信号に基づいて前記フレームパルス信号
のタイミング周期を抽出してタイミング周期信号を得る
タイミング抽出手段と、該タイミング周期信号と前記フ
レームパルス信号に応じて前記受信クロック信号の異常
を検出する検出手段とを有することを特徴とするフレー
ムパルス発生装置が得られる。
【００１３】
【作用】本発明では、所定の交番成分を有する交番信号
に基づいてフレームパルス信号を生成し、受信クロック
信号によってこのフレームパルス信号のタイミング周期
を抽出してタイミング周期に基づいてクロック異常を検
出するようにしたから、クロック異常の発生を次のクロ
ック立上がりで検出できる。つまり、クロック異常発生
から異常検出までの時間を極めて短くできる。
に基づいてフレームパルス信号を生成し、受信クロック
信号によってこのフレームパルス信号のタイミング周期
を抽出してタイミング周期に基づいてクロック異常を検
出するようにしたから、クロック異常の発生を次のクロ
ック立上がりで検出できる。つまり、クロック異常発生
から異常検出までの時間を極めて短くできる。
【００１４】
【実施例】以下本発明について実施例によって説明す
る。
る。
【００１５】図１を参照して、図示のフレームパルス発
生装置では図３に示すフレームパルス発生装置と同一の
構成要素については同一の参照番号が付されている。
生装置では図３に示すフレームパルス発生装置と同一の
構成要素については同一の参照番号が付されている。
【００１６】図２も参照して、クロック発生部２１に
は、ｎ（ｎは２のべき乗）分周回路２３及び２分周回路
２４が備えられている。これらｎ分周回路２３及び２分
周回路２４にはクロック発生回路１３から所定の周期の
クロック信号（図２（ａ））が与えられる。２分周回路
２４ではクロック信号を２分周して２分周信号（以下こ
の２分周信号を第１の２分周信号と呼ぶことにする）を
出力する（図２（ｂ））。一方、ｎ分周回路２３ではク
ロック信号をｎ分周して図２（ｃ）に示すｎ分周信号を
送出する（このｎ分周回路２３では、必要とするフレー
ムパルス信号の周期に応じてクロック信号をｎ分周す
る。つまり、必要とするフレームパルス信号の周期に応
じてｎが設定されることになる。以下この例ではｎ＝１
６として説明する）。これら１６分周信号及び第１の２
分周信号は排他的論理和回路（ＥＸ−ＯＲ）２５に与え
られ、ここで排他的論理和される。そして、ＥＸ−ＯＲ
２５からは第１の排他的論理和信号（ＥＸ−ＯＲ信号）
が送出される（図２（ｄ））。この第１のＥＸ−ＯＲ信
号は、図２（ｄ）に示すように所定の交番成分（交番周
期）を有する交番信号となる。
は、ｎ（ｎは２のべき乗）分周回路２３及び２分周回路
２４が備えられている。これらｎ分周回路２３及び２分
周回路２４にはクロック発生回路１３から所定の周期の
クロック信号（図２（ａ））が与えられる。２分周回路
２４ではクロック信号を２分周して２分周信号（以下こ
の２分周信号を第１の２分周信号と呼ぶことにする）を
出力する（図２（ｂ））。一方、ｎ分周回路２３ではク
ロック信号をｎ分周して図２（ｃ）に示すｎ分周信号を
送出する（このｎ分周回路２３では、必要とするフレー
ムパルス信号の周期に応じてクロック信号をｎ分周す
る。つまり、必要とするフレームパルス信号の周期に応
じてｎが設定されることになる。以下この例ではｎ＝１
６として説明する）。これら１６分周信号及び第１の２
分周信号は排他的論理和回路（ＥＸ−ＯＲ）２５に与え
られ、ここで排他的論理和される。そして、ＥＸ−ＯＲ
２５からは第１の排他的論理和信号（ＥＸ−ＯＲ信号）
が送出される（図２（ｄ））。この第１のＥＸ−ＯＲ信
号は、図２（ｄ）に示すように所定の交番成分（交番周
期）を有する交番信号となる。
【００１７】信号処理部２２は２分周回路２６、排他的
論理和回路（ＥＸ−ＯＲ）２７、フリップフロップ回路
２８、及び排他的ＮＯＲ回路（ＥＸ−ＮＯＲ）２９を備
えており、クロック発生回路１３からのクロック信号が
受信クロック信号として２分周回路２６に与えられる。
２分周回路２６では受信クロック信号を２分周して２分
周信号（以下この２分周信号を第２の２分周信号と呼ぶ
ことにする）を送出する（図２（ｅ））。ＥＸ−ＯＲ２
７には第１のＥＸ−ＯＲ信号及び第２の２分周信号が与
えられ、ＥＸ−ＯＲ２７ではＥＸ−ＯＲ信号（以下この
ＥＸ−ＯＲ信号を第２のＥＸ−ＯＲ信号と呼ぶことにす
る）をフリップフロップ回路２８及びＥＸ−ＮＯＲ２９
に与える（図２（ｆ））。
論理和回路（ＥＸ−ＯＲ）２７、フリップフロップ回路
２８、及び排他的ＮＯＲ回路（ＥＸ−ＮＯＲ）２９を備
えており、クロック発生回路１３からのクロック信号が
受信クロック信号として２分周回路２６に与えられる。
２分周回路２６では受信クロック信号を２分周して２分
周信号（以下この２分周信号を第２の２分周信号と呼ぶ
ことにする）を送出する（図２（ｅ））。ＥＸ−ＯＲ２
７には第１のＥＸ−ＯＲ信号及び第２の２分周信号が与
えられ、ＥＸ−ＯＲ２７ではＥＸ−ＯＲ信号（以下この
ＥＸ−ＯＲ信号を第２のＥＸ−ＯＲ信号と呼ぶことにす
る）をフリップフロップ回路２８及びＥＸ−ＮＯＲ２９
に与える（図２（ｆ））。
【００１８】フリップフロップ回路２８は受信クロック
信号によって動作し、フリップフロップ回路２８では第
２のＥＸ−ＯＲ信号に１クロック周期分の遅延を与えて
遅延信号として出力する（図２（ｇ））。そして、この
遅延信号はＥＸ−ＮＯＲ２９に与えられる。ＥＸ−ＮＯ
Ｒ２９には第２のＥＸ−ＯＲ信号及び遅延信号が与えら
れ、ＥＸ−ＮＯＲ信号を出力する（図２（ｈ））。そし
て、このＥＸ−ＮＯＲ信号はフレームパルス信号として
信号処理回路１６に送られるとともにカウンタ１７及び
比較部１９に与えられる。
信号によって動作し、フリップフロップ回路２８では第
２のＥＸ−ＯＲ信号に１クロック周期分の遅延を与えて
遅延信号として出力する（図２（ｇ））。そして、この
遅延信号はＥＸ−ＮＯＲ２９に与えられる。ＥＸ−ＮＯ
Ｒ２９には第２のＥＸ−ＯＲ信号及び遅延信号が与えら
れ、ＥＸ−ＮＯＲ信号を出力する（図２（ｈ））。そし
て、このＥＸ−ＮＯＲ信号はフレームパルス信号として
信号処理回路１６に送られるとともにカウンタ１７及び
比較部１９に与えられる。
【００１９】カウンタ１７には受信クロック信号が与え
られ、カウンタ１７ではＥＸ−ＮＯＲ信号に応じて受信
クロック信号のクロック数をカウントしてカウント値を
送出する（図２（ｉ））。つまり、カウンタ１７はＥＸ
−ＮＯＲ信号がロウレベルになるとカウントをリセット
して再びカウントを開始する。このカウンタ値はデコー
ダ１８に与えられ、デコーダ１８ではカウント値をデコ
ードしてフレームパルス信号（以下生成フレームパルス
信号と呼ぶ）を生成する。例えば、デコーダ１８はカウ
ント値が“７”となった後、カウント値“０”を受ける
と、図２（ｊ）に示すように生成フレームパルス信号を
ロウレベルとする。つまり、デコーダ１８は受信クロッ
ク信号周期の８倍の周期を有する生成フレームパルス信
号を出力することになる（つまり、８ビットおきにロウ
レベルとなる信号を送出することになる）。そして、こ
の生成フレームパルス信号は比較部１９に与えられる。
このように、カウンタ１７及びデコーダ１８はＥＸ−Ｎ
ＯＲ信号（フレームパルス信号）のタイミング周期（規
則性）を抽出して、このタイミング周期を示す信号を生
成フレームパルス信号として出力していることになる。
られ、カウンタ１７ではＥＸ−ＮＯＲ信号に応じて受信
クロック信号のクロック数をカウントしてカウント値を
送出する（図２（ｉ））。つまり、カウンタ１７はＥＸ
−ＮＯＲ信号がロウレベルになるとカウントをリセット
して再びカウントを開始する。このカウンタ値はデコー
ダ１８に与えられ、デコーダ１８ではカウント値をデコ
ードしてフレームパルス信号（以下生成フレームパルス
信号と呼ぶ）を生成する。例えば、デコーダ１８はカウ
ント値が“７”となった後、カウント値“０”を受ける
と、図２（ｊ）に示すように生成フレームパルス信号を
ロウレベルとする。つまり、デコーダ１８は受信クロッ
ク信号周期の８倍の周期を有する生成フレームパルス信
号を出力することになる（つまり、８ビットおきにロウ
レベルとなる信号を送出することになる）。そして、こ
の生成フレームパルス信号は比較部１９に与えられる。
このように、カウンタ１７及びデコーダ１８はＥＸ−Ｎ
ＯＲ信号（フレームパルス信号）のタイミング周期（規
則性）を抽出して、このタイミング周期を示す信号を生
成フレームパルス信号として出力していることになる。
【００２０】比較部１９にはＥＸ−ＮＯＲ信号も与えら
れており、比較部１９では生成フレームパルス信号とＥ
Ｘ−ＮＯＲ信号とを比較して、一致していると、“正
常”の旨、異常検出部２０に与え、不一致であると、異
常検出部２０に“異常”の旨、異常検出部２０に与え
る。例えば、比較部１９では生成フレームパルス信号と
ＥＸ−ＮＯＲ信号とが一致していると、ロウレベル信号
を送出し、生成フレームパルス信号とＥＸ−ＮＯＲ信号
とが不一致であると、ハイレベル信号を送出する（図２
（ｋ））。異常検出部２０では“異常”の旨の通知を受
けると、例えば、それを外部に表示するとともに信号処
理回路１６に通知する。
れており、比較部１９では生成フレームパルス信号とＥ
Ｘ−ＮＯＲ信号とを比較して、一致していると、“正
常”の旨、異常検出部２０に与え、不一致であると、異
常検出部２０に“異常”の旨、異常検出部２０に与え
る。例えば、比較部１９では生成フレームパルス信号と
ＥＸ−ＮＯＲ信号とが一致していると、ロウレベル信号
を送出し、生成フレームパルス信号とＥＸ−ＮＯＲ信号
とが不一致であると、ハイレベル信号を送出する（図２
（ｋ））。異常検出部２０では“異常”の旨の通知を受
けると、例えば、それを外部に表示するとともに信号処
理回路１６に通知する。
【００２１】ここで、クロック信号がクロック発生部２
１から信号処理部２２に送られる間にクロック信号に異
常が発生したとすると（例えば、図２（ａ）において符
号Ａで示すように受信クロック信号に異常が発生してあ
たかも１クロック増えた状態になったとすると）、第２
の２分周信号では図２（ｅ）に符号Ｂで示すように２個
のパルスがわずかのギャップをおいて連続する状態とな
る。その結果、第２のＥＸ−ＯＲ信号はギャップの後エ
ッジで図２（ｆ）に示すように立ち上がることになる
（ハイレベルとなる）。この結果、図２（ｈ）に示すよ
うにＥＸ−ＮＯＲ信号は短い周期でロウレベルとなる。
１から信号処理部２２に送られる間にクロック信号に異
常が発生したとすると（例えば、図２（ａ）において符
号Ａで示すように受信クロック信号に異常が発生してあ
たかも１クロック増えた状態になったとすると）、第２
の２分周信号では図２（ｅ）に符号Ｂで示すように２個
のパルスがわずかのギャップをおいて連続する状態とな
る。その結果、第２のＥＸ−ＯＲ信号はギャップの後エ
ッジで図２（ｆ）に示すように立ち上がることになる
（ハイレベルとなる）。この結果、図２（ｈ）に示すよ
うにＥＸ−ＮＯＲ信号は短い周期でロウレベルとなる。
【００２２】前述のように、カウンタ１７はＥＸ−ＮＯ
Ｒ信号がロウレベルになるとカウントをリセットして再
びカウントを開始するから、図２（ｈ）に示すようにＥ
Ｘ−ＮＯＲ信号が短い周期でロウレベルとなると、カウ
ント値が“７”になることなく、リセットされることに
なる。この結果、デコーダ１８は生成フレームパルス信
号をハイレベルのままとすることになる。従って、比較
部１９においてＥＸ−ＮＯＲ信号と生成フレームパルス
信号との不一致が検出され、比較部１９では図２（ｋ）
に示すようにハイレベルを出力することになる。つま
り、ＥＸ−ＮＯＲ信号と生成フレームパルス信号とは図
２（ｋ）に符号Ａ，で示す位置で不一致となり、異常検
出部２０は受信クロック信号に異常が発生した部分Ａ，
の次のクロックの立ち上がりで異常を検出することにな
る。
Ｒ信号がロウレベルになるとカウントをリセットして再
びカウントを開始するから、図２（ｈ）に示すようにＥ
Ｘ−ＮＯＲ信号が短い周期でロウレベルとなると、カウ
ント値が“７”になることなく、リセットされることに
なる。この結果、デコーダ１８は生成フレームパルス信
号をハイレベルのままとすることになる。従って、比較
部１９においてＥＸ−ＮＯＲ信号と生成フレームパルス
信号との不一致が検出され、比較部１９では図２（ｋ）
に示すようにハイレベルを出力することになる。つま
り、ＥＸ−ＮＯＲ信号と生成フレームパルス信号とは図
２（ｋ）に符号Ａ，で示す位置で不一致となり、異常検
出部２０は受信クロック信号に異常が発生した部分Ａ，
の次のクロックの立ち上がりで異常を検出することにな
る。
【００２３】
【発明の効果】以上説明したように、本発明では所定の
交番成分を有する交番信号に基づいて所定の周期を有す
るフレームパルス信号を生成して、このフレームパルス
信号の規則性（タイミング周期）を監視することによっ
て受信クロック信号の異常を監視するようにしたから、
受信クロック信号の異常を次のクロックの立ち上がりで
検出することができ、受信クロック信号の異常発生から
異常検出までの時間を極めて短くできるという効果があ
る。
交番成分を有する交番信号に基づいて所定の周期を有す
るフレームパルス信号を生成して、このフレームパルス
信号の規則性（タイミング周期）を監視することによっ
て受信クロック信号の異常を監視するようにしたから、
受信クロック信号の異常を次のクロックの立ち上がりで
検出することができ、受信クロック信号の異常発生から
異常検出までの時間を極めて短くできるという効果があ
る。
【図１】本発明によるフレームパルス発生装置の一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】図１に示すフレームパルス発生装置の動作を説
明するためのタイミング図である。
明するためのタイミング図である。
【図３】従来のフレームパルス発生装置を示すブロック
図である。
図である。
【図４】図３に示すフレームパルス発生装置の動作を説
明するためのタイミング図である。
明するためのタイミング図である。
１１，２１ クロック発生部 １２，２２ 信号処理部 １３ クロック発生回路 １４，１７ カウンタ １５，１８ デコーダ １６ 信号処理回路 １９ 比較部 ２０ 異常検出部 ２３ ｎ分周回路 ２４，２６ ２分周回路 ２５，２７ ＥＸ−ＯＲ ２８ フリップフロップ ２９ ＥＸ−ＮＯＲ
Claims (7)
- 【請求項１】 クロック信号と該クロック信号に基づい
て生成されたフレームパルス信号とを用いて信号処理を
行う際に用いられるフレームパルス発生装置であって、
前記クロック信号に基づいて所定の交番成分を有する交
番信号を生成する交番信号生成手段と、該交番信号を受
けるとともに前記クロック信号を受信クロック信号とし
て受け前記フレームパルス信号を生成するフレームパル
ス信号生成手段と、前記受信クロック信号に基づいて前
記フレームパルス信号のタイミング周期を抽出してタイ
ミング周期信号を得るタイミング抽出手段と、該タイミ
ング周期信号と前記フレームパルス信号に応じて前記受
信クロック信号の異常を検出する検出手段とを有するこ
とを特徴とするフレームパルス発生装置。 - 【請求項２】 請求項１に記載されたフレームパルス発
生装置において、前記交番信号生成手段は、前記クロッ
ク信号を２分周して第１の２分周信号を得る第１の２分
周手段と、前記クロック信号をｎ（ｎは２のべき乗を表
す）分周してｎ分周信号を得るｎ分周手段と、前記第１
の２分周信号及び前記ｎ分周信号を排他的論理和して第
１のＥＸＯＲ信号を得て該第１のＥＸＯＲ信号を前記交
番信号として出力する第１のＥＸＯＲ手段とを備えてい
ることを特徴とするフレームパルス発生装置。 - 【請求項３】 請求項２に記載されたフレームパルス発
生装置において、前記フレームパルス生成手段は、前記
受信クロック信号受け該受信クロック信号を２分周して
第２の２分周信号を得る第２の２分周手段と、前記交番
信号及び前記第２の２分周信号を排他的論理和して第２
のＥＸＯＲ信号を得る第２のＥＸＯＲ手段と、前記受信
クロック信号と前記第２のＥＸＯＲ信号とによって前記
フレームパルス信号を得る出力手段とを有することを特
徴とするフレームパルス発生装置。 - 【請求項４】 請求項３に記載されたフレームパルス発
生装置において、前記出力手段は、前記第２のＥＸＯＲ
信号を所定の遅延量に応じて遅延させて遅延信号を得る
遅延手段と、前記第２のＥＸＯＲ信号及び前記遅延信号
を排他的ＮＯＲしてＥＸＮＯＲ信号を得該ＥＸＮＯＲ信
号を前記フレームパルス信号として出力する排他的ＮＯ
Ｒ手段とを備えていることを特徴とするフレームパルス
発生装置。 - 【請求項５】 請求項４に記載されたフレームパルス発
生装置において、前記遅延手段はフリップフロップであ
って前記遅延量は前記受信クロック信号の一クロック周
期であることを特徴とするフレームパルス発生装置。 - 【請求項６】 請求項３乃至５のいずれかに記載された
フレームパルス発生装置において、前記タイミング抽出
手段は、前記フレームパルス信号によってリセットされ
前記受信クロックをカウントしてカウント値を出力する
カウンタ手段と、前記カウント値をデコードしてデコー
ド信号得該デコード信号を前記タイミング周期信号とし
て出力するデコード手段とを有することを特徴とするフ
レームパルス発生装置。 - 【請求項７】 請求項６に記載されたフレームパルス発
生装置において、前記検出手段は、前記フレームパルス
信号と前記タイミング周期信号とを比較して不一致であ
ると不一致信号を出力する比較手段と、該不一致信号を
受けた際前記受信クロックが異常であるとする異常検出
手段とを有することを特徴とするフレームパルス発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024294A JP2763019B2 (ja) | 1994-02-22 | 1994-02-22 | フレームパルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024294A JP2763019B2 (ja) | 1994-02-22 | 1994-02-22 | フレームパルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235953A true JPH07235953A (ja) | 1995-09-05 |
| JP2763019B2 JP2763019B2 (ja) | 1998-06-11 |
Family
ID=12134156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6024294A Expired - Lifetime JP2763019B2 (ja) | 1994-02-22 | 1994-02-22 | フレームパルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2763019B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066566A (ko) * | 1999-12-31 | 2001-07-11 | 대표이사 서승모 | 프레임 위치를 임의의 위치로 이동시키기 위한 장치 및방법 |
| US6785473B1 (en) | 1999-04-22 | 2004-08-31 | Nec Corp. | WDM network and WDM network device |
-
1994
- 1994-02-22 JP JP6024294A patent/JP2763019B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785473B1 (en) | 1999-04-22 | 2004-08-31 | Nec Corp. | WDM network and WDM network device |
| KR20010066566A (ko) * | 1999-12-31 | 2001-07-11 | 대표이사 서승모 | 프레임 위치를 임의의 위치로 이동시키기 위한 장치 및방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2763019B2 (ja) | 1998-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4009338B2 (ja) | 雑音性、断続性データ流デコーディング装置及び方法 | |
| JP2763019B2 (ja) | フレームパルス発生装置 | |
| US5436927A (en) | Method and apparatus for testing frequency symmetry of digital signals | |
| JP3159585B2 (ja) | クロック抽出回路 | |
| JPH04306930A (ja) | クロック異常検出器 | |
| JPH08316946A (ja) | クロック断検出回路 | |
| JP2001119380A (ja) | クロック生成装置、及びクロック生成方法 | |
| JP3487055B2 (ja) | 入力信号同期処理装置 | |
| JPH07162294A (ja) | パルス計数回路およびパルス切換回路 | |
| KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
| JPH06104741A (ja) | ディジタルｐｌｌ装置 | |
| US6888480B1 (en) | Run-length violation detection circuitry and methods for using the same | |
| JP3204175B2 (ja) | クロック位相同期回路 | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| JP2897404B2 (ja) | データ伝送装置及び方法 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JPH10313301A (ja) | 位相同期回路 | |
| KR200262927Y1 (ko) | 클럭 페일 검출장치 | |
| JP2970241B2 (ja) | サンプリングクロック情報生成回路 | |
| JP3008678B2 (ja) | 並列直列変換器 | |
| JPH04104615A (ja) | クロック断検出回路 | |
| JP2002158570A (ja) | クロック異常検出回路 | |
| JPH09321744A (ja) | クロック信号の余剰パルス検出回路及びクロック信号受信回路 | |
| JPH11212663A (ja) | クロック信号断検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980225 |