JPH08221150A - クロック異常検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 ハイレベル比較タイミング信号とローレベル
比較タイミング信号が共にインアクティブである期間で
あっても、基準クロックに発生したグリッジを検出でき
る。 【構成】 基準クロック１１に同期し、かつ同一周波数
を有し、パルス幅が前記基準クロック１１に許容される
最小幅に等しいハイレベル比較タイミング信号１２を生
成し、この生成されたハイレベル比較タイミング信号１
２に前記基準クロック１１の半周期分の遅延を施してロ
ーレベル比較タイミング信号１３を生成し、出力する比
較タイミング信号生成部２と、前記比較タイミング信号
１２，１３がインアクティブである場合に、前記基準ク
ロック１１に係わる立上り及立下り変化を検出し、立ち
上がり及び立ち下がりを共に検出したときに、基準クロ
ック１１に係わる異常を示す比較タイミングオフ時異常
信号１５を出力する比較タイミングオフ時異常検出部４
とを有している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル回路に用いら
れる基準クロックに発生するデューティ異常、周波数異
常、グリッジ等のクロック異常を検出するクロック異常
検出装置に関する。

【０００２】

【従来の技術】図６は、従来のクロック異常検出装置の
概略を示すブロック図である。図６において、６１は、
周波数がｆ［Ｈｚ］、デューティが（５０−ｍ）［％］
〜（５０＋ｍ）［％］の範囲にある基準クロックであ
る。６２は、基準クロック６１のデューティが５０−ｍ
［％］を下回ったこと、すなわち基準クロック６１にお
いて正パルスの抜けが発生したことを検出するために使
用されるハイレベル比較タイミング信号である。６３
は、基準クロック６１のデューティが５０＋ｍ［％］を
上回ったこと、すなわちグリッジが発生したことを検出
するために使用されるローレベル比較タイミング信号で
ある。６４は、基準クロック６１の異常を通知するため
の異常信号である。７は、入力された基準クロック６１
を用いてハイレベル比較タイミング信号６２とローレベ
ル比較タイミング信号６３とを生成し、これら生成され
た比較タイミング信号６２、６３を出力する比較タイミ
ング信号生成部である。８は、比較タイミング信号生成
部７より入力されたハイレベル比較タイミング信号６２
とローレベル比較タイミング信号６３を用いて基準クロ
ック６１の異常を検出し、この異常を通知する異常通知
信号６４を出力する異常検出部である。

【０００３】図７は、前記比較タイミング信号生成部７
の内部構成を示すブロック図である。図７において、７
４は、入力された基準クロック６１に同期し、基準クロ
ック６１と同じ周波数を有する同期クロック７１を出力
するフェーズ・ロック・ループである。尚、このフェー
ズ・ロック・ループ７４内部における前記基準クロック
６１と同期クロック７１との位相を比較するための位相
比較器は、デジタル化されるＤ型フリップフロップ等に
て構成されるものである。これにより、入力される基準
クロック６１において正パルス抜けが発生した場合でも
位相比較タイミングがずれることなく同期クロック７１
を生成できるため、同期クロック７１の周波数が安定す
る。

【０００４】また、図７に示す７５は、前記フェーズ・
ロック・ループ７４より入力された同期クロック７１に
対して基準クロック６１に許容される最小パルス幅Ｐmi
n （Ｐmin ＝（５０−ｍ）／１００／ｆ）の時間だけ遅
延処理を施して、遅延クロック７２を出力する遅延付加
部である。７６は、前記フェーズ・ロック・ループ７４
より入力された同期クロック７１と遅延付加部７５より
入力された遅延クロック７２とに基づいて、基準クロッ
ク６１に許容される最小パルス幅Ｐmin と等しいパルス
幅を有する短パルスクロック７３を出力する短パルス生
成部である。７７は、短パルス生成部７６より入力され
た短パルスクロック７３の位相を調整して、前記ハイレ
ベル比較タイミング信号６２とローレベル比較タイミン
グ信号６３とを出力する位相調整部である。

【０００５】図８は、前記異常検出部８の内部構成を示
すブロック図である。図８において、８３は前記比較タ
イミング信号生成部７より入力されたハイレベル比較タ
イミング信号６２がアクティブであるときに発生した基
準クロック６１の異常を検出し、ハイレベル異常検出信
号８１を出力するハイレベル異常検出部である。８４
は、前記比較タイミング信号生成部７より入力されたロ
ーレベル比較タイミング信号６３がアクティブであると
きに発生した基準クロック６１の異常を検出し、ローレ
ベル異常検出信号８２を出力するローレベル異常検出部
である。８５は、ハイレベル異常検出部８３より入力さ
れたハイレベル異常検出信号８１とローレベル異常検出
部８４より入力されたローレベル異常検出信号８２とに
基づいて基準クロック６１の異常を通知する異常通知信
号６４を生成し、この異常通知信号６４を出力する異常
信号出力部である。

【０００６】次に上記従来のクロック異常検出装置の動
作を説明する。図９は従来のクロック異常検出装置の動
作タイミングを示すタイミング図である。

【０００７】図９において、９１は、前記ハイレベル比
較タイミング信号６２がアクティブであるときに基準ク
ロック６１のデューティが５０−ｍ［％］を下回ったタ
イミングである。９２は、前記ハイレベル比較タイミン
グ信号６２がアクティブであるときに基準クロック６１
の正パルスの抜けが発生したタイミングである。９３
は、前記ローレベル比較タイミング信号６３がアクティ
ブであるときに基準クロック６１にグリッジが発生した
タイミングである。９４は、前記ハイレベル比較タイミ
ング信号６２とローレベル比較タイミング信号６３とが
両方ともインアクティブであるときに、基準クロック６
１にグリッジが発生したタイミングである。

【０００８】では、図７に示す比較タイミング信号生成
部７の動作について説明する。基準クロック６１は、比
較タイミング信号生成部７のフェーズ・ロック・ループ
７４に入力される。フェーズ・ロック・ループ７４は、
入力された基準クロック６１に同期した同期クロック７
１を生成し、この同期クロック７１を遅延付加部７５と
短パルス生成部７６とに出力する。遅延付加部７５は、
入力された同期クロック７１に対して基準クロック６１
に許容されるパルス幅の最小値Ｐmin （Ｐmin ＝（５０
−ｍ）／１００／ｆ）に等しい時間だけ遅延を付加し
て、遅延クロック７２として短パルス生成部７６に出力
する。短パルス生成部７６は、入力された同期クロック
７１がハイレベルかつ遅延クロック７２がローレベルで
あるときに、ハイレベルとなる信号を生成し、この信号
を短パルスクロック７３として位相調整部７７に出力す
る。位相調整部７７は、入力された短パルスクロック７
３をｄ時間だけ遅延処理を施し、ハイレベル比較タイミ
ング信号６２として異常検出部８に出力する。また、位
相調整部７７は、このハイレベル比較タイミング信号６
２に対して基準クロック６１に許容されるパルス幅の最
大値Ｐmax （Ｐmax ＝（５０＋ｍ）／１００／ｆ）に等
しい時間だけ遅延処理を施し、ローレベル比較タイミン
グ信号６３として異常検出部８に出力する。

【０００９】次に、前記比較タイミング信号生成部７か
らのハイレベル比較タイミング信号６２及びローレベル
比較タイミング信号を入力する異常検出部８の動作を図
８に基づいて説明する。

【００１０】基準クロック６１は、夫々異常検出部８の
ハイレベル異常検出部８３とローレベル異常検出部８４
とに入力される。前記ハイレベル比較タイミング信号６
２は、異常検出部８のハイレベル異常検出部８３に入力
される。ローレベル比較タイミング信号６３は、異常検
出部８のローレベル異常検出部８４に入力される。

【００１１】ハイレベル異常検出部８３は、入力された
ハイレベル比較タイミング信号６２がアクティブかつ入
力された基準クロック６１がローレベルであるときに、
ハイレベル異常検出信号８１をアクティブとして異常信
号出力部８５に出力する。従って、図９のタイミング図
からも把握できるようタイミング９１に示すデューティ
異常、タイミング９２に示す周波数異常を夫々検出する
ことができる。

【００１２】前記ローレベル異常検出部８４は、前記比
較タイミング信号生成部７より入力されたローレベル比
較タイミング信号６３がアクティブかつ入力された基準
クロック６１がハイレベルであるときに、ローレベル異
常検出信号８２をアクティブとして異常信号出力部８５
に出力する。従って、図９のタイミング９３に示すグリ
ッジを検出することができる。

【００１３】そして、この異常信号出力部８５は、入力
されたハイレベル異常検出信号８１とローレベル異常検
出信号８２とのいずれかがアクティブであるとき、異常
通知信号６４をアクティブとして出力する。

【００１４】このように、上記従来のクロック異常検出
装置でも、基準クロックに発生するデューティ異常、周
波数異常、グリッジを検出することができる。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来のクロック異常検出装置では、ハイレベル比較タイミ
ング信号がアクティブである期間とローレベル比較タイ
ミング信号がアクティブである期間においてのみ基準ク
ロックの異常検出を行っているため、図９のタイミング
９４に示すように、ハイレベル比較タイミング信号とロ
ーレベル比較タイミング信号が両方ともインアクティブ
である期間に基準クロックにグリッジが発生したとして
も、このグリッジ発生を検出することができないという
問題があった。

【００１６】本発明はこのような従来の問題を解決する
ものであり、その目的とするところは、ハイレベル比較
タイミング信号とローレベル比較タイミング信号が共に
インアクティブである期間であっても、基準クロックに
発生したグリッジを検出できるクロック異常検出装置を
提供することにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に本発明のクロック異常検出装置は、基準クロックに同
期し、かつ同一周波数を有し、パルス幅が前記基準クロ
ックに許容される最小幅に等しいハイレベル比較タイミ
ング信号を生成し、この生成されたハイレベル比較タイ
ミング信号に前記基準クロックの半周期分の遅延を施し
てローレベル比較タイミング信号を生成し、これら生成
されたハイレベル比較タイミング信号とローレベル比較
タイミング信号とを出力する比較タイミング信号出力手
段と、これらハイレベル比較タイミング信号及びローレ
ベル比較タイミング信号に基づいて前記基準クロックに
係わる異常を検出し、これを異常通知信号として出力す
る異常検出手段とを有するクロック異常検出装置であっ
て、前記ハイレベル比較タイミング信号及び前記ローレ
ベル比較タイミング信号がインアクティブである場合
に、前記基準クロックに係わる立ち上がりを検出し、こ
れを立ち上がり検出信号として出力する立ち上がり信号
検出手段と、前記ハイレベル比較タイミング信号及び前
記ローレベル比較タイミング信号がインアクティブであ
る場合に、前記基準クロックに係わる立ち下がりを検出
し、これを立ち下がり検出信号として出力する立ち下が
り信号検出手段とを有し、前記異常検出手段は、前記立
ち上がり信号及び前記立ち下がり信号がアクティブであ
る場合に、前記異常通知信号を出力するようにしたもの
である。

【００１８】

【作用】かかる構成により、本発明のクロック異常検出
装置によれば、ハイレベル比較タイミング信号及びロー
レベル比較タイミング信号が共にインアクティブである
期間で、基準クロックにおいて立上がり変化と立ち下が
り変化とが両方発生したとき、すなわち立ち上がり信号
及び立ち下がり信号がアクティブの場合には、異常通知
信号を出力するようにしたので、ハイレベル比較タイミ
ング信号及びローレベル比較タイミング信号が共にイン
アクティブである期間であっても基準クロックに発生し
たグリッジを検出することができる。

【００１９】

【実施例】以下、図面に基づいて本発明のクロック異常
検出装置について説明する。

【００２０】図１は、本発明のクロック異常検出装置に
おける一実施例の概略構成を示すブロック図である。図
１において、１１は、周波数がｆ［Ｈｚ］、デューティ
が（５０−ｍ）［％］〜（５０＋ｍ）［％］の範囲にあ
る基準クロックである。１２は、基準クロック１１のデ
ューティが５０−ｍ［％］を下回ったこと、すなわち基
準クロック１１において正パルスの抜けが発生したこと
を検出するために使用されるハイレベル比較タイミング
信号である。１３は、基準クロック１１のデューティが
５０＋ｍ［％］を上回ったこと、すなわちグリッジが発
生したことを検出するために使用されるローレベル比較
タイミング信号である。１４は、前記ハイレベル比較タ
イミング信号１２がアクティブ、または、前記ローレベ
ル比較タイミング信号１３がアクティブであるときに発
生した基準クロック１１の異常を通知する比較タイミン
グオン時異常信号である。１５は、前記ハイレベル比較
タイミング信号１２がインアクティブかつローレベル比
較タイミング信号１３がインアクティブであるときに発
生した基準クロック１１の異常を通知する比較タイミン
グオフ時異常信号である。尚、請求項１記載の異常通知
信号は、前記比較タイミングオン時異常信号１４及び前
記比較タイミングオフ時異常信号１５に相当するもので
ある。

【００２１】２は、入力された基準クロック１１を用い
てハイレベル比較タイミング信号１２とローレベル比較
タイミング信号１３とを生成し、これら生成された比較
タイミング信号を夫々出力する比較タイミング信号出力
手段である比較タイミング信号生成部である。３は、比
較タイミング信号生成部２より入力されたハイレベル比
較タイミング信号１２とローレベル比較タイミング信号
１３とを用いて基準クロック１１の異常を検出し、比較
タイミングオン時異常信号１４を出力する異常検出手段
である比較タイミングオン時異常検出部である。４は、
比較タイミング信号生成部２より入力されたハイレベル
比較タイミング信号１２とローレベル比較タイミング信
号１３とを用いて基準クロック１１の異常を検出し、比
較タイミングオフ時異常信号１５を出力する異常検出手
段である比較タイミングオフ時異常検出部である。

【００２２】図２は、前記比較タイミング信号生成部２
の内部構成を示すブロック図である。図２において、２
４は、入力された基準クロック１１に同期し、この基準
クロック１１と同じ周波数を持つ同期クロック２１を出
力するフェーズ・ロック・ループである。尚、フェーズ
・ロック・ループ２４の内部において、基準クロック１
１と同期クロック２１との位相を比較するための位相比
較器は、デジタル化されるＤ型フリップフロップ等にて
構成されるものとする。これにより、入力される基準ク
ロック１１において正パルス抜けが発生した場合に、位
相比較タイミングがずれることなく同期クロック２１を
生成できるため、同期クロック２１の周波数が安定す
る。２５は、フェーズ・ロック・ループ２４より入力さ
れた同期クロック２１に対して、基準クロック１１に許
容される最小パルス幅Ｐmin （Ｐmin ＝（５０−ｍ）／
１００／ｆ）の時間だけ遅延処理を施して、遅延クロッ
ク２２を生成し、この遅延クロック２２を出力する遅延
付加部である。２６は、フェーズ・ロック・ループ２４
より入力された同期クロック２１と遅延付加部２５より
入力された遅延クロック２２とを用いて、基準クロック
１１に許容される最小パルス幅Ｐmin と等しいパルス幅
を有する短パルスクロック２３を出力する短パルス生成
部である。２７は、短パルス生成部２６より入力された
短パルスクロック２３の位相を調整して、ハイレベル比
較タイミング信号１２とローレベル比較タイミング信号
１３を出力する位相調整部である。

【００２３】図３は、前記比較タイミングオン時異常検
出部３の内部構成を示すブロック図である。図３におい
て、３３は、前記比較タイミング信号生成部２より入力
されたハイレベル比較タイミング信号１２がアクティブ
であるときに発生した基準クロック１１の異常を検出
し、ハイレベル異常検出信号３１を出力するハイレベル
異常検出部である。３４は、前記比較タイミング信号生
成部２より入力されたローレベル比較タイミング信号１
３がアクティブであるときに発生した基準クロック１１
の異常を検出し、ローレベル異常検出信号３２を出力す
るローレベル異常検出部である。３５は、ハイレベル異
常検出部３３より入力されたハイレベル異常検出信号３
１とローレベル異常検出部３４より入力されたローレベ
ル異常検出信号３２とに基づいて前記比較タイミングオ
ン時異常信号１４を生成し、この生成された比較タイミ
ングオン時異常信号１４を出力する比較タイミングオン
時異常信号出力部である。

【００２４】図４は、前記比較タイミングオフ時異常検
出部４の内部構成を示すブロック図である。

【００２５】図４において、４４は、前記比較タイミン
グ信号生成部２より入力されたハイレベル比較タイミン
グ信号１２とローレベル比較タイミング信号１３とを用
いて、立上がり検出部４５と立ち下がり検出部４６とを
リセットするためのリセット信号４１を出力するリセッ
ト信号出力部である。４５は、リセット信号出力部４４
より入力されたリセット信号４１がインアクティブであ
るとき、入力された基準クロック１１の立上がりを検出
し、立上がり検出信号４２を出力する立ち上がり検出手
段である立上がり検出部である。４６は、リセット信号
出力部４４より入力されたリセット信号４１がインアク
ティブであるとき、入力された基準クロック１１の立ち
下がりを検出し、立ち下がり検出信号４３を出力する立
ち下がり検出手段である立ち下がり検出部である。４７
は、立ち上がり検出部４５より入力された立上がり検出
信号４２と立ち下がり検出部４６より入力された立ち下
がり検出信号４３とに基づいて前記比較タイミングオフ
時異常信号１５を生成し、この生成された比較タイミン
グオフ時異常信号１５を出力する比較タイミングオフ時
異常信号出力部である。

【００２６】次に上記実施例の動作を説明する。図５は
本実施例のクロック異常検出装置の動作タイミングを示
すタイミング図である。

【００２７】図５において、５１は、ハイレベル比較タ
イミング信号１２がアクティブであるときに基準クロッ
ク１１のデューティが５０−ｍ［％］を下回ったタイミ
ングである。５２は、ハイレベル比較タイミング信号１
２がアクティブであるときに基準クロック１１の正パル
スの抜けが発生したタイミングである。５３は、ローレ
ベル比較タイミング信号１３がアクティブであるときに
基準クロック１１にグリッジが発生したタイミングであ
る。５４は、ハイレベル比較タイミング信号１２とロー
レベル比較タイミング信号１３とが両方ともインアクテ
ィブであるときに、基準クロック１１にグリッジが発生
したタイミングである。

【００２８】次に図２に示す比較タイミング信号生成部
２の動作について説明する。図２に示すように基準クロ
ック１１は、比較タイミング信号生成部２のフェーズ・
ロック・ループ２４に入力される。フェーズ・ロック・
ループ２４は、入力された基準クロック１１に同期した
同期クロック２１を生成し、この生成された同期クロッ
ク２１を遅延付加部２５と短パルス生成部２６とに出力
する。遅延付加部２５は、入力された同期クロック２１
に対して基準クロック１１に許容されるパルス幅の最小
値Ｐmin （Ｐmin ＝（５０−ｍ）／１００／ｆ）に等し
い時間だけ遅延処理を施して、この遅延処理を施された
同期クロック２１を遅延クロック２２として短パルス生
成部２６に出力する。短パルス生成部２６は、入力され
た同期クロック２１がハイレベル、かつ遅延クロック２
２がローレベルであるときに、ハイレベルとなる信号を
生成し、この生成された信号を短パルスクロック２３と
して位相調整部２７に出力する。位相調整部２７は、入
力された短パルスクロック２３をｄ時間だけ遅延処理を
施し、この遅延処理を施された短パルスクロック２３を
ハイレベル比較タイミング信号１２として比較タイミン
グオン時異常検出部３と比較タイミングオフ時異常検出
部４とに出力する。また、位相調整部２７は、ハイレベ
ル比較タイミング信号１２に対して基準クロック１１に
許容されるパルス幅の最大値Ｐmax （Ｐmax ＝（５０＋
ｍ）／１００／ｆ）に等しい時間だけ遅延処理を施し
て、この遅延処理を施されたハイレベル比較タイミング
信号１２をローレベル比較タイミング信号１３として比
較タイミングオン時異常検出部３と比較タイミングオフ
時異常検出部４とに出力する。

【００２９】次に図３に示す前記比較タイミングオン時
異常検出部３の動作について説明する。

【００３０】図３に示すように基準クロック１１は、比
較タイミングオン時異常検出部３のハイレベル異常検出
部３３とローレベル異常検出部３４に入力される。ハイ
レベル比較タイミング信号１２は、比較タイミングオン
時異常検出部３のハイレベル異常検出部３３に入力され
る。ローレベル比較タイミング信号１３は、比較タイミ
ングオン時異常検出部３のローレベル異常検出部３４に
入力される。

【００３１】前記ハイレベル異常検出部３３は、入力さ
れたハイレベル比較タイミング信号１２がアクティブ、
かつ入力された基準クロック１１がローレベルであると
きに、ハイレベル異常検出信号３１をアクティブとして
比較タイミングオン時異常信号出力部３５に出力する。
従って、図５のタイミング図からも把握できるようにタ
イミング５１に示すデューティ異常、タイミング５２に
示す周波数異常を検出することができる。

【００３２】前記ローレベル異常検出部３４は、比較タ
イミング信号生成部２より入力されたローレベル比較タ
イミング信号１３がアクティブ、かつ入力された基準ク
ロック１１がハイレベルであるときに、ローレベル異常
検出信号３２をアクティブとして比較タイミングオン時
異常信号出力部３５に出力する。従って、図５のタイミ
ング５３に示すグリッジを検出することができる。比較
タイミングオン時異常信号出力部３５は、入力されたハ
イレベル異常検出信号３１とローレベル異常検出信号３
２とのいずれかがアクティブであるとき、比較タイミン
グオン時異常信号１４をアクティブとして出力する。

【００３３】次に図４に示す比較タイミングオフ時異常
検出部４の動作について説明する。図４に示すように基
準クロック１１は、立ち上がり検出部４５と立ち下がり
検出部４６に入力される。ハイレベル比較タイミング信
号１２とローレベル比較タイミング信号１３とは、リセ
ット信号出力部４４に入力される。リセット信号出力部
４４は、入力されたハイレベル比較タイミング信号１２
とローレベル比較タイミング信号１３とのいずれかがア
クティブであるとき、リセット信号４１をアクティブと
して立ち上がり検出部４５と立ち下がり検出部４６とに
出力する。立ち上がり検出部４５は、入力されたリセッ
ト信号４１がアクティブであるときには立ち上がり検出
信号４２を常にインアクティブとし、リセット信号４１
がインアクティブであるときには、入力された基準クロ
ック１１の立ち上がりを検出すると立ち上がり検出信号
４２をアクティブとし、リセット信号４１がアクティブ
となるまで出力を保持する。立ち下がり検出部４６は、
入力されたリセット信号４１がアクティブであるときに
は立ち下がり検出信号４３を常にインアクティブとして
出力し、リセット信号４１がインアクティブであるとき
には、入力された基準クロック１１の立ち下がりを検出
すると立ち下がり検出信号４３をアクティブとし、リセ
ット信号４１がアクティブとなるまで出力を保持する。
比較タイミングオフ時異常信号出力部４７は、立ち上が
り検出部４５より入力された立ち上がり検出信号４２が
アクティブ、かつ立ち下がり検出部４６より入力された
立ち下がり検出信号４３がアクティブであるとき、比較
タイミングオフ時異常信号１５をアクティブとして出力
する。従って、図５のタイミング５４に示すグリッジの
発生を検出することができる。

【００３４】このように上記実施例によれば、ハイレベ
ル比較タイミング信号１２及びローレベル比較タイミン
グ信号１３が共にインアクティブである期間で、基準ク
ロック１１の立ち上がり変化と立ち下がり変化とが発生
したとき、すなわち立ち上がり信号４２及び立ち下がり
信号４３がアクティブであるとき、比較タイミングオフ
時異常検出信号１５を出力するようにしたので、ハイレ
ベル比較タイミング信号１２とローレベル比較タイミン
グ信号１３が両方ともインアクティブである期間であっ
ても基準クロック１１に発生したグリッジを検出するこ
とができる。

【００３５】

【発明の効果】上記実施例のように構成された本発明の
クロック異常検出装置によれば、ハイレベル比較タイミ
ング信号及びローレベル比較タイミング信号が共にイン
アクティブである期間で、基準クロックにおいて立上が
り変化と立ち下がり変化とが両方発生したとき、すなわ
ち立ち上がり信号及び立ち下がり信号がアクティブの場
合には、異常通知信号を出力するようにしたので、ハイ
レベル比較タイミング信号及びローレベル比較タイミン
グ信号が共にインアクティブである期間であっても基準
クロックに発生したグリッジを検出することができる。

【図面の簡単な説明】

【図１】本発明のクロック異常検出装置における一実施
例の概略構成を示すブロック図

【図２】同装置の比較タイミング信号生成部の内部構成
を示すブロック図

【図３】同装置の比較タイミングオン時異常検出部の内
部構成を示すブロック図

【図４】同装置の比較タイミングオフ時異常検出部の内
部構成を示すブロック図

【図５】同装置の動作タイミングを示すタイミング図

【図６】従来のクロック異常検出装置の概略構成を示す
ブロック図

【図７】同装置の比較タイミング信号生成部の内部構成
を示すブロック図

【図８】同装置の異常検出部の内部構成を示すブロック
図

【図９】同装置の動作タイミングを示すタイミング図

【符号の説明】

１１ 基準クロック １２ ハイレベル比較タイミング信号 １３ ローレベル比較タイミング信号 １４ 比較タイミングオン時異常信号（異常通知信号） １５ 比較タイミングオフ時異常信号（異常通知信号） ２ 比較タイミング信号生成部（比較タイミング信号
出力手段） ３ 比較タイミングオン時異常検出部（異常検出手
段） ４ 比較タイミングオフ時異常検出部（異常検出手
段） ４２ 立ち上がり検出信号 ４３ 立ち下がり検出信号 ４５ 立ち上がり検出部（立ち上がり検出手段） ４６ 立ち下がり検出部（立ち上がり検出手段）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基準クロックに同期し、かつ同一周波数
   を有し、パルス幅が前記基準クロックに許容される最小
   幅に等しいハイレベル比較タイミング信号を生成し、こ
   の生成されたハイレベル比較タイミング信号に前記基準
   クロックの半周期分の遅延を施してローレベル比較タイ
   ミング信号を生成し、これら生成されたハイレベル比較
   タイミング信号とローレベル比較タイミング信号とを出
   力する比較タイミング信号出力手段と、これらハイレベ
   ル比較タイミング信号及びローレベル比較タイミング信
   号に基づいて前記基準クロックに係わる異常を検出し、
   これを異常通知信号として出力する異常検出手段とを有
   するクロック異常検出装置であって、 前記ハイレベル比較タイミング信号及び前記ローレベル
   比較タイミング信号がインアクティブである場合に、前
   記基準クロックに係わる立ち上がりを検出し、これを立
   ち上がり検出信号として出力する立ち上がり信号検出手
   段と、前記ハイレベル比較タイミング信号及び前記ロー
   レベル比較タイミング信号がインアクティブである場合
   に、前記基準クロックに係わる立ち下がりを検出し、こ
   れを立ち下がり検出信号として出力する立ち下がり信号
   検出手段とを有し、 前記異常検出手段は、前記立ち上がり信号及び前記立ち
   下がり信号がアクティブである場合に、前記異常通知信
   号を出力することを特徴とするクロック異常検出装置。