KR100266673B1

KR100266673B1 - 지연 동기 루프회로

Info

Publication number: KR100266673B1
Application number: KR1019980008270A
Authority: KR
Inventors: 김영호
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1998-03-12
Filing date: 1998-03-12
Publication date: 2000-09-15
Also published as: KR19990074583A

Abstract

본 발명은 지연 동기 루프회로에 관한 것으로, 종래 지연 동기 루프회로는 클럭입력신호의 위치에 따라 출력신호가 동기되었는가를 판단함으로써, 그 출력신호의 지연정도를 판단하기 용이하지 않아 동기된 출력신호를 얻을 때까지 많은 시간이 걸리는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 상태신호와 고정신호에 따라 다수의 출력신호의 상태를 변환하여 출력하는 카운터부와; 상기 카운터부의 출력신호에 따라 클럭입력신호를 소정 시간 지연하여 출력하는 체인부와; 상기 체인부의 출력신호 중 상위의 두 출력호를 비교하여 최상위 출력신호의 상대적인 상태를 상태신호로 하여 출력하고, 상기 비교결과 동일할 경우 고정신호를 출력하는 판단부로 구성하여 출력신호의 판단방법을 지연정도가 많고 적음의 두가지 상태로 판단하여 그 판단결과에 따라 지연정도를 조절함으로써, 동기된 출력신호를 출력하는 시간을 단축하는 효과가 있다.

Description

지연 동기 루프회로

본 발명은 지연 동기 루프회로에 관한 것으로, 특히 바이너리 서칭(binary searching)방식을 사용하여 필요한 지연시간을 찾아 동기되기 까지의 시간을 줄이는데 적당하도록 한 지연 동기 루프회로에 관한 것이다.

일반적으로, 지연 동기 루프회로(DLL)는 일정한 지연을 갖는 다중신호를 만들어내는 회로로서, 업다운 카운터를 사용하여 필요한 지연시간을 찾아 입력된 신호를 소정시간 지연하는 동작을 하며, 이와 같은 종래 지연 동기 루프회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 지연 동기 루프회로도로서, 이에 도시한 바와 같이 클럭입력신호(CKIN)와 모드신호(MODE)에 따라 제어신호를 출력하는 제어부(1)와; 상기 제어부(1)의 제어신호에 따라 초기화되어, 입력되는 패리티신호를 카운팅하여 그 결과를 출력하는 카운터부(2)와; 상기 카운터부(2)의 출력신호와 상기 클럭입력신호(CKIN)를 입력받아 소정시간 지연하여 다중의 클럭신호를 출력하는 체인부(3)와; 상기 체인부(3)의 출력신호와 상기 클럭입력신호(CKIN)를 입력받아 상기 체인부(3)에서 지연된 정도가 타당한지 판단하여 패리티신호를 출력하는 그 결과를 클럭신호(CLK)로 상기 카운터부(2)로 출력하는 판단부(4)로 구성된다.

이하, 상기와 같이 구성된 종래 지연 동기 루프회로의 동작을 설명한다.

먼저, 모드신호(MODE)와 클럭입력신호(CKIN)가 입력되면, 제어부(1)는 카운터부(2)를 리셋하는 제어신호를 출력한다. 이와 같은 제어신호를 입력받은 카운터부(2)는 초기화되어 카운터 값으로 0또는 카운터의 최대값을 출력한다.

그 다음, 상기 카운터부(2)의 출력신호(CNT)는 체인부(3)에 입력되어 클럭입력신호(CKIN)를 소정시간 지연시키게 된다.

도2는 체인부(3)의 내부 구성도로서, 이에 도시한 바와 같이 상기 카운터부(2)의 출력신호(CNT)에 동기를 맞춰 클럭입력신호(CKIN)를 지연하여 출력신호(CK[0])를 출력하는 지연부(5)를 포함하여 각각 상기 카운터부(2)의 출력신호(CNT)에 동기를 맞춰 전단의 지연부의 출력신호를 소정시간 지연하는 다수의 지연부(6~n)로 구성된다.

이와 같이 체인부(3)는 상기 카운터부(2)의 출력신호에 따라 클럭입력신호(CKIN)를 지연정도가 각각 다른 다수의 출력신호(CK[0]~CK[n-1],CKD)로 지연하여 출력하며, 그 파형을 도3에 도시하였다.

그 다음, 상기 체인부(3)의 출력신호(CK[0]~CK[n-2])는 출력되며, 일부 출력신호(CKD),(CK[n-1])는 판단부(4)에 입력된다. 이와 같이 상기 체인부(3)의 출력신호(CKD),(CK[n-1])와 상기 클럭입력신호(CKIN)를 입력받은 판단부(4)는 클럭입력신호(CKIN)가 체인부(3)의 출력신호(CKD),(CK[n-1])의 사이에 위치하는가를 판단하여, 위치하지 않는 경우에 패리티 신호를 출력하며, 그 사이에 위치하는 경우에는 패리티신호를 출력하지 않는다.

상기, 패리티신호를 입력받은 카운터부(2)는 그 패리티신호를 카운팅하여 그 결과를 출력하며 이에 따라 체인부(3)는 상기 클럭입력신호(CKIN)의 지연정도를 다르게 한 출력신호(CK[0]~CK[n-1],CKD)를 출력하며, 이는 다시 판단부(4)에서 지연정도가 타당한가를 판단한다.

종래 지연 동기 루프회로의 카운터부(2)는 판단부(4)의 패리티신호를 업다운 카운팅하여, 체인부(3)의 지연정도를 조절하고, 판단부(4)의 판단결과가 타당한 지연으로 판단될 때 까지 반복수행하여 결국 원하는 지연정도를 갖는 출력신호를 얻게 된다.

그러나, 상기한 바와 같이 종래 지연 동기 루프회로는 클럭입력신호의 위치에 따라 출력신호가 동기되었는가를 판단함으로써, 그 출력신호의 지연정도를 판단하기 용이하지 않아 동기된 출력신호를 얻을 때까지 많은 시간이 걸리는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 동기된 출력신호를 출력하는 시간을 단축한 지연 동기 루프회로를 제공함에 그 목적이 있다.

도1은 종래 지연 동기 루프회로도.

도2는 도1에 있어서, 체인부의 회로도.

도3은 도2의 출력파형도.

도4는 본 발명 지연 동기 루프회로도.

도5는 도4에 있어서, 카운터부의 일실시예도.

도6은 도4의 출력파형도.

***도면의 주요 부분에 대한 부호의 설명***

1:제어부 2:카운터부

3:체인부 4:판단부

상기와 같은 목적은 상태신호와 고정신호에 따라 다수의 출력신호의 상태를 변환하여 출력하는 카운터부와; 상기 카운터부의 출력신호에 따라 클럭입력신호를 소정 시간 지연하여 출력하는 체인부와; 상기 체인부의 출력신호 중 상위의 두 출력호를 비교하여 최상위 출력신호의 상대적인 상태를 상태신호로 하여 출력하고, 상기 비교결과 동일할 경우 고정신호를 출력하는 판단부로 구성하여 출력신호의 동기여부를 최상위 출력신호의 상대적인 위치인 2가지 상태 기준으로 판단함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도4는 본 발명 지연 동기 루프회로도로서, 이에 도시한 바와 같이 클럭입력신호(CKIN)와 모드신호(MODE)에 따라 제어신호를 출력하는 제어부(1)와; 상기 제어부(1)의 제어신호에 따라 초기화되어, 상태신호(SLOW, FAST, LOCK)에 따라 특정한 값을 출력하는 카운터부(2)와; 상기 카운터부(2)의 출력신호와 상기 클럭입력신호(CKIN)를 입력받아 소정시간 지연하여 다중의 클럭신호를 출력하는 체인부(3)와; 상기 체인부(3)의 출력신호(CKD),(CK[n-1])와 상기 클럭입력신호(CKIN)를 입력받아 상기 체인부(3)의 출력신호(CKD),(CK[n-1])를 비교하여 두신호의 상태를 상태신호(SLOW),(FAST),(LOCK)로 출력하는 판단부(4)로 구성된다.

도5는 상기 카운터부(2)의 일실시예도로서, 이에 도시한 바와 같이 상태신호(SLOW) 또는 상태신호(FAST)를 입력받아 카운팅하는 카운터(CNTR)와; 상기 카운터(CNTR)의 출력신호를 디코딩하는 디코더(DCDR)와; 상기 디코더(DCDR)의 출력신호와 상기 상태신호(SLOW),(LOCK)를 조합하여 제어신호를 출력하는 제어부(5)와; 상기 제어부(5)의 제어신호에 따라 출력신호(CNT[0]~CNT[n-1])를 출력하는 다수의 플립플롭(FF1~FFn)으로 구성된다.

이하, 상기와 같이 구성된 본 발명 지연 동기 루프회로의 동작을 설명한다.

먼저, 모드신호(MODE)와 클럭입력신호(CKIN)가 입력되면, 제어부(1)는 카운터부(2)를 리셋하는 제어신호를 출력한다. 이와 같은 제어신호를 입력받은 카운터부(2)는 초기화되어 출력신호(CTR)를 모두 0으로 출력한다.

이와 같이 체인부(3)는 상기 카운터부(2)의 출력신호에 따라 클럭입력신호(CKIN)를 지연정도가 각각 다른 다수의 출력신호(CK[0]~CK[n-1],CKD)로 지연하여 출력하며, 그 파형을 도6에 도시하였다.

그 다음, 상기 체인부(3)의 출력신호(CK[0]~CK[n-2])는 출력되며, 일부 출력신호(CKD),(CK[n-1])는 판단부(4)에 입력된다. 이와 같이 상기 체인부(3)의 출력신호(CKD),(CK[n-1])와 상기 클럭입력신호(CKIN)를 입력받은 판단부(4)는 체인부(3)의 출력신호(CKD),(CK[n-1])의 상태를 비교하여 출력신호(CKD)의 출력신호(CK[n-1])에 대한 상대적인 상태를 상태신호(SLOW, FAST, LOCK)로서 출력한다. 즉, 출력신호(CKD)가 출력신호(CK[n-1])에 비해 늦으면 상태신호(SLOW)를 출력하고, 빠르면 상태신호(FAST)를 출력하며, 동일한 경우에는 상태신호(LOCK)를 출력한다.

그 다음, 상기 상태신호(SLOW),(FAST),(LOCK)을 입력받은 상기 카운터부(2)는 그 상태신호(SLOW,FAST,LOCK)에 따라 각 플립플롭(FF1~FFn)의 출력상태를 결정하여 출력하며, 이와 같은 플립플롭의 출력신호를 각각 입력받은 체인부(3)에 구비된 지연부들은 그 동작상태가 결정되어 각각 클럭입력신호(CKIN)를 소정시간 지연하여 다수의 출력신호(CK[0]~CK[n-1],CKD)를 출력하게 되며, 이는 다시 판단부(4)에서 판단되어 그 상태인 상태신호(SLOW, FAST, LOCK)으로 출력되며, 이와 같은 동작은 상기 판단부(4)의 판단결과가 동기된 것, 즉 상태신호(LOCK)가 출력될 때 까지 계속된다.

다시 말해서, 지연정도가 큰 경우에는 상태신호(SLOW)가 출력되고, 지연정도가 작은 경우에는 상태신호(FAST)가 출력되어, 카운터부(2)의 출력신호 상태를 변환하고, 이에 따라 체인부(3)에 구비된 다수의 지연부 각각의 동작을 제어하여 출력의 동기를 맞춰 출력하게 된다.

상기한 바와 같이 본 발명은 출력신호의 판단방법을 지연정도가 많고 적음의 두가지 상태로 판단하여 그 판단결과에 따라 지연정도를 조절함으로써, 동기된 출력신호를 출력하는 시간을 단축하는 효과가 있다.

Claims

상태신호와 고정신호에 따라 다수의 출력신호의 상태를 변환하여 출력하는 카운터부와; 상기 카운터부의 출력신호에 따라 클럭입력신호를 소정 시간 지연하여 출력하는 체인부와; 상기 체인부의 출력신호 중 상위의 두 출력호를 비교하여 최상위 출력신호의 상대적인 상태를 상태신호로 하여 출력하고, 상기 비교결과 동일할 경우 고정신호를 출력하는 판단부로 구성하여 된 것을 특징으로 하는 지연 동기 루프회로.
제 1항에 있어서, 상기 카운터부는 상기 상태신호를 입력받아 카운팅하는 카운터와; 상기 카운터의 출력신호를 디코딩하는 디코더와; 상기 디코더의 출력신호와 상태신호 및 고정신호를 조합하여 다수의 제어신호를 출력하는 제어부와; 상기 제어부의 제어신호에 따라 각각 고전위 또는 저전위의 출력신호를 출력하는 다수의 플립플롭으로 구성하여 된 것을 특징으로 하는 지연 동기 루프회로.