KR100511892B1 - 디엘엘장치 - Google Patents

디엘엘장치 Download PDF

Info

Publication number
KR100511892B1
KR100511892B1 KR1019970080346A KR19970080346A KR100511892B1 KR 100511892 B1 KR100511892 B1 KR 100511892B1 KR 1019970080346 A KR1019970080346 A KR 1019970080346A KR 19970080346 A KR19970080346 A KR 19970080346A KR 100511892 B1 KR100511892 B1 KR 100511892B1
Authority
KR
South Korea
Prior art keywords
signal
phase comparator
phase
output signal
switch
Prior art date
Application number
KR1019970080346A
Other languages
English (en)
Other versions
KR19990060125A (ko
Inventor
백대봉
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019970080346A priority Critical patent/KR100511892B1/ko
Publication of KR19990060125A publication Critical patent/KR19990060125A/ko
Application granted granted Critical
Publication of KR100511892B1 publication Critical patent/KR100511892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 디엘엘장치에 관한 것으로, 종래에는 디지털 디엘엘장치는 전력의 소모가 적고 위상이 동기되는 데 걸리는 시간이 짧은 반면 위상동기 이후 지터노이즈의 변화량이 부정확한 문제점이 있다. 따라서, 본 발명은 외부로부터의 입력 클럭신호(CLK)와 피드백되는 클럭신호(CLKR) 사이의 위상차를 검출하고 그에 따라 카운트하여 업/다운신호(UP/DOWN)를 출력하는 위상비교기와; 상기 위상비교기의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 시프트되는 시프트레지스터와; 상기 시프트레지스터의 출력신호(Delay_SW)에 따라 출력신호(CLKS)를 소정시간 지연시켜 스위치를 통해 상기 위상비교기에 인가하는 디지털지연부와; 위상이 동기된 후 상기 위상비교기의 업/다운신호(UP/DOWN)의 천이를 검출하여 그에 따라 상기 스위치의 스위치동작을 제어하는 천이검출부와; 상기 천이검출부의 제어신호에 의해 인에이블되어 상기 위상비교기의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 차지를 펌핑하는 차지펌프부와; 상기 차지펌프부의 출력신호(VCO)에 따라 출력신호(CLKS)를 소정시간 지연시켜 상기 위상비교기에 인가하는 아나로그지연부로 구성하여 위상동기시간을 단축함과 아울러 지터노이즈 및 전력소모를 저하시킬 수 있는 효과가 있다.

Description

디엘엘장치
본 발명은 디엘엘장치에 관한 것으로, 특히 락킹을 줄임과 아울러 전력소모를 줄이고 로우지터를 구현할 수 있도록 한 디엘엘장치에 관한 것이다.
도1은 종래 디지털 디엘엘장치의 구성을 보인 블록도로서, 이에 도시된 바와같이 외부로부터의 입력 클럭신호(CLK)와 피드백되는 클럭신호(CLKR) 사이의 위상차를 검출하고 그에 따라 카운트하여 업/다운신호를 출력하는 위상비교기(10)와; 상기 위상비교기(10)의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 시프트되는 시프트레지스터(11)와; 상기 시프트레지스터(11)의 출력신호(Delay_SW)에 따라 출력신호(CLKS)를 소정시간 지연시켜 상기 위상비교기(10)에 인가하는 디지털지연부(12)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.
먼저, 위상비교기(10)는 입력 클럭신호(CLK)와 피드백되는 클럭신호(CLKR)의 위상을 비교하여 그에따른 업/다운신호(UP/DOWN)를 출력함과 아울러 클럭신호(CLKS)를 발생한다.
이때, 시프트레지스터(11)는 상기 위상비교기의 업다운신호를 입력받아 그에 따라 좌측 또는 우측으로 시프트동작을 한다.
예를들어, 상기 위상비교기(10)가 업신호를 출력하면 상기 시프트레지스터(11)는 시프트라이트하고, 반대로 상기 위상비교기(10)가 다운신호를 출력하면 상기 시프트레지스터(11)는 시프트레프트한다.
이때, 디지털지연부(12)는 상기 시프트레지스터(11)의 시프트결과에 대한 신호(Delay_SW)를 입력받아 그에 따라 상기 위상비교부(10)의 출력신호(CLKS)를 소정시간 지연시켜 위상비교기(10)에 인가하는 데, 이 디지털지연부(12)는 사용자가 특정한 주파수를 선택하려는 경우 출력신호(CLKS)를 소정시간 지연시켜 입력 클럭신호(CLK)와 위상차가 나도록 하기 위한 것이다.
여기서, 상기 시프트레지스터(11)는 각 스텝의 지연스위치를 온 또는 오프시켜 지연을 조정하여 클럭(CLK)의 위상을 맞추게 된다.
도2는 종래 아나로그 디엘엘장치의 구성을 보인 블록도로서, 이에 도시된 바와같이
외부로부터의 입력 클럭신호(CLK)와 피드백되는 클럭신호(CLKR) 사이의 위상차를 검출하고 그에 따라 카운트하여 업/다운신호(UP/DOWN)를 출력하는 위상비교기(20)와; 상기 위상비교기(20)의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 차지를 펌핑하는 차지펌프부(21)와; 상기 차지펌프부(21)의 출력신호(VCO)에 따라 출력신호(CLKS)를 소정시간 지연시켜 상기 위상비교기(10)에 인가하는 아나로그지연부(22)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한한다.
먼저,위상비교기(20)는 입력 클럭신호(CLK)와 피드백되는 클럭신호(CLKR)의 위상을 비교하여 그에따른 업/다운신호(UP/DOWN)를 출력함과 아울러 클럭신호(CLKS)를 발생한다.
이때, 차지펌프부(21)는 상기 위상비교기(20)의 업다운신호(UP/DOWN)를 입력받아 그에 따라 차지펌핑을 증가시키거나 감소시킨다.
예를들어, 상기 위상비교기(20)가 업신호(UP)를 출력하면 상기 차지펌프부(21)는 차지펌핑을 증가시키고, 반대로 상기 위상비교기(20)가 다운신호(DOWN)를 출력하면 상기 차지펌프부(21)는 차지펌핑을 감소시킨다.
이때, 아나로그지연부(22)는 상기 차지펌프부(21)의 차지펌핑 결과에 대한 신호(VCO)를 입력받아 그에 따라 상기 위상비교부(20)의 출력신호(CLKS)를 소정시간 지연시켜 위상비교기(20)에 인가한다.
그러나, 상기와 같이 동작하는 종래 디지털 디엘엘장치는 전력의 소모가 적고 위상이 동기되는 데 걸리는 시간이 짧은 반면 위상동기 이후 지터노이즈의 변화량이 부정확한 문제점이 있다.
또한, 상기와 같이 동작하는 종래 아나로그 디엘엘장치는 미세한 차지펌핑에 의해 구동되므로 지터노이즈는 상대적으로 양호하나, 전력의 소모가 크고 위상이 동기되는 데 걸리는 시간이 길어지는 문제점이 있다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 위상동기시간을 단축함과 아울러 지터노이즈 및 전력소모를 저하시킬 수 있도록 한 디엘엘장치를 제공함에 그 목적이 있다.
상기와 같은 목적은 외부로부터의 입력 클럭신호(CLK)와 피드백되는 클럭신호(CLKR) 사이의 위상차를 검출하고 그에 따라 카운트하여 업/다운신호(UP/DOWN)를 출력하는 위상비교기와; 상기 위상비교기의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 시프트되는 시프트레지스터와; 상기 시프트레지스터의 출력신호(Delay_SW)에 따라 출력신호(CLKS)를 소정시간 지연시켜 스위치를 통해 상기 위상비교기에 인가하는 디지털지연부와; 위상이 동기된 후 상기 위상비교기의 업/다운신호(UP/DOWN)의 천이를 검출하여 그에 따라 상기 스위치의 스위치동작을 제어하는 천이검출부와; 상기 천이검출부의 제어신호에 의해 인에이블되어 상기 위상비교기의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 차지를 펌핑하는 차지펌프부와; 상기 차지펌프부의 출력신호(VCO)에 따라 출력신호(CLKS)를 소정시간 지연시켜 상기 위상비교기에 인가하는 아나로그지연부로 구성함으로써 달성되는 것으로, 이와같은 본 발명을 설명한다.
도3은 본 발명 디엘엘장치의 구성을 보인 블록도로서, 이에 도시한 바와같이 외부로부터의 입력 클럭신호(CLK)와 피드백되는 클럭신호(CLKR) 사이의 위상차를 검출하고 그에 따라 카운트하여 업/다운신호(UP/DOWN)를 출력하는 위상비교기(30)와; 상기 위상비교기(30)의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 시프트되는 시프트레지스터(31)와; 상기 시프트레지스터(31)의 출력신호(Delay_SW)에 따라 출력신호(CLKS)를 소정시간 지연시켜 스위치(33)를 통해 상기 위상비교기(30)에 인가하는 디지털지연부(32)와; 위상이 동기된 후 상기 위상비교기(30)의 업/다운신호(UP/DOWN)의 천이를 검출하여 그에 따라 상기 스위치(33)의 스위치동작을 제어하는 천이검출부(34)와; 상기 천이검출부(34)의 제어신호에 의해 인에이블되어 상기 위상비교기(30)의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 차지를 펌핑하는 차지펌프부(35)와; 상기 차지펌프부(35)의 출력신호(VCO)에 따라 출력신호(CLKS)를 소정시간 지연시켜 상기 위상비교기(30)에 인가하는 아나로그지연부(36)로 구성한다.
도4는 종래 디엘엘장치 및 본 발명 디엘엘장치의 타이밍도로서, 본 발명 디엘엘장치가 위상동기시간이 짧고 또한 지터노이즈도 적어짐을 알 수 있으며, 이와같은 본 발명의 일실시예의 동작을 설명하면 다음과 같다.
먼저, 위상비교기(30)는 외부로부터의 입력 클럭신호(CLK)와 피드백되는 클럭신호(CLKR) 사이의 위상차를 검출하고 그에 따라 카운트하여 업/다운신호(UP/DOWN)를 출력하고, 이때 시프트레지스터(31)는 상기 위상비교기(30)의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 시프트한다.
이후, 디지털지연부(32)는 상기 시프트레지스터(31)의 출력신호(Delay_SW)에 따라 출력신호(CLKS)를 소정시간 지연시켜 스위치(33)를 통해 상기 위상비교기(30)에 인가한다.
그리고, 천이검출부(34)는 위상이 동기된 후 상기 위상비교기(30)의 업/다운신호(UP/DOWN)의 천이를 검출하여 그에 따라 상기 스위치(33)의 스위칭동작을 제어함과 아울러 그 제어신호를 차지펌프부(35) 및 시프트레지스터(31)에 인가한다.
이에따라, 상기 시스트레지스터(31)는 디스에이블되고 차지펌프부(35)는 인에이블된다.
따라서, 상기 차지펌프부(35)는 상기 위상비교기(30)의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 차지를 펌핑하고, 아나로그지연부(36)는 상기 차지펌프부(35)의 출력신호(VCO)에 따라 출력신호(CLKS)를 소정시간 지연시켜 이를 스위치(33)를 통해 상기 위상비교기(30)에 인가한다.
이후, 위상이 동기될 때까지 상기의 동작을 반복한다.
이상에서 상세히 설명한 바와같이 본 발명은 위상동기시간을 단축함과 아울러 지터노이즈 및 전력소모를 저하시킬 수 있는 효과가 있다.
도1은 종래 디지털 디엘엘장치의 구성을 보인 블록도.
도2는 종래 아나로그 디엘엘장치의 구성을 보인 블록도.
도3은 본 발명 디엘엘장치의 구성을 보인 블록도.
도4는 종래 디엘엘장치 및 본 발명 디엘엘장치의 타이밍도.
*도면의 주요부분에 대한 부호의 설명*
10, 20, 30 : 위상비교기 11, 31 : 시프트레지스터
12, 32 : 디지털지연부 21, 35 : 차지펌프부
22, 36 : 아나로그지연부 33 : 스위치
34 : 천이검출부

Claims (1)

  1. 외부로부터의 입력 클럭신호(CLK)와 피드백되는 클럭신호(CLKR) 사이의 위상차를 검출하고 그에 따라 카운트하여 업/다운신호(UP/DOWN)를 출력하는 위상비교기(30)와; 상기 위상비교기(30)의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 시프트되는 시프트레지스터(31)와; 상기 시프트레지스터(31)의 출력신호(Delay_SW)에 따라 출력신호(CLKS)를 소정시간 지연시켜 스위치(33)를 통해 상기 위상비교기(30)에 인가하는 디지털지연부(32)와; 위상이 동기된 후 상기 위상비교기(30)의 업/다운신호(UP/DOWN)의 천이를 검출하여 그에 따라 상기 스위치(33)의 스위치동작을 제어하는 천이검출부(34)와; 상기 천이검출부(34)의 제어신호에 의해 인에이블되어 상기 위상비교기(30)의 업/다운신호(UP/DOWN)를 입력받아 그 업/다운신호(UP/DOWN) 만큼 차지를 펌핑하는 차지펌프부(35)와; 상기 차지펌프부(35)의 출력신호(VCO)에 따라 출력신호(CLKS)를 소정시간 지연시켜 상기 위상비교기(30)에 인가하는 아나로그지연부(36)로 구성한 것을 특징으로 하는 디엘엘장치.
KR1019970080346A 1997-12-31 1997-12-31 디엘엘장치 KR100511892B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970080346A KR100511892B1 (ko) 1997-12-31 1997-12-31 디엘엘장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080346A KR100511892B1 (ko) 1997-12-31 1997-12-31 디엘엘장치

Publications (2)

Publication Number Publication Date
KR19990060125A KR19990060125A (ko) 1999-07-26
KR100511892B1 true KR100511892B1 (ko) 2005-11-25

Family

ID=37306206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080346A KR100511892B1 (ko) 1997-12-31 1997-12-31 디엘엘장치

Country Status (1)

Country Link
KR (1) KR100511892B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064098A (ko) * 1999-12-24 2001-07-09 박종섭 아날로그 지연기를 부착시킨 디지털 지연고정루프
KR100437611B1 (ko) * 2001-09-20 2004-06-30 주식회사 하이닉스반도체 혼합형 지연 록 루프 회로
KR20040021479A (ko) * 2002-09-04 2004-03-10 삼성전자주식회사 락킹 후의 지터성분을 감소시키기 위한 회로를 가지는디지털 ｄｌｌ
KR101035581B1 (ko) * 2004-12-30 2011-05-19 매그나칩 반도체 유한회사 다중 위상 클럭 출력용 지연동기루프

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995022206A1 (en) * 1994-02-15 1995-08-17 Rambus, Inc. Delay-locked loop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995022206A1 (en) * 1994-02-15 1995-08-17 Rambus, Inc. Delay-locked loop

Also Published As

Publication number Publication date
KR19990060125A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100319890B1 (ko) 지연동기루프 및 이에 대한 제어방법
US6240152B1 (en) Apparatus and method for switching frequency modes in a phase locked loop system
JP3404369B2 (ja) Ｄｌｌ回路
KR100305493B1 (ko) 클럭발생회로및클럭발생방법
US6917229B2 (en) Delay locked loop having low jitter in semiconductor device
EP1819051A2 (en) Delay-Locked Loop Circuits
US6563349B2 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
US7479814B1 (en) Circuit for digital frequency synthesis in an integrated circuit
KR20070082322A (ko) 파워다운 모드 동안 주기적으로 락킹 동작을 실행하는기능을 가지는 ｄｌｌ 및 그 락킹 동작 방법
EP1323233A2 (en) Synchornized mutli-output digital clock manager
JP2001051747A5 (ko)
JP4700755B2 (ja) クロック生成回路
US5982213A (en) Digital phase lock loop
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
KR100511892B1 (ko) 디엘엘장치
KR19980082414A (ko) 클럭 동기 회로
US7564283B1 (en) Automatic tap delay calibration for precise digital phase shift
US6115439A (en) Free running digital phase lock loop
KR101363798B1 (ko) 제로 스큐 기능을 가지는 분수배 주파수 합성기
JPS5957530A (ja) 位相同期回路
KR100255530B1 (ko) 동기 상태 검출 기능을 가지는 위상 동기 루프 회로
JP4463298B2 (ja) クロック生成回路
JPH05227017A (ja) 収束モード切り換え式ディジタルｐｌｌ装置
JPH1032489A (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
JP4033962B2 (ja) クロック生成回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee