KR101035581B1

KR101035581B1 - 다중 위상 클럭 출력용 지연동기루프

Info

Publication number: KR101035581B1
Application number: KR1020040115971A
Authority: KR
Inventors: 장대중; 이승룡
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-12-30
Filing date: 2004-12-30
Publication date: 2011-05-19
Also published as: KR20060077172A

Abstract

본 발명은 반도체 회로 설계 기술에 관한 것으로, 특히 지연동기루프에 관한 것이며, 더 자세히는 다중 위상 클럭 출력용 지연동기루프에 관한 것이다. 본 발명은 칩 면적 및 소비전류의 증가를 최소화하면서 하모닉 락에 의한 오동작을 방지하여 원하는 위상의 클럭을 생성할 수 있는 다중 위상 클럭 출력용 지연동기루프를 제공하는데 그 목적이 있다. 지연동기루프에서 하모닉 락 상태는 초기에 지연클럭의 위상이 기준클럭에 비해 360°가 넘는 위상차를 가질때 발생하므로, 이 초기 위상차를 인위적으로 360° 이하로 만들어 주는 동작을 수행한 후 지연동기루프를 동작시키면 하모닉 락을 미연에 방지할 수 있게 된다. 따라서, 본 발명에서는 지연동기루프의 초기 락 추적구간에서는 다중 위상 클럭 발생기가 발진기로 동작하여 전체 시스템이 위상동기루프로 동작되도록 함으로써 출력클럭과 입력클럭의 위상차를 360° 이하로 좁힌 후, 정교한 락킹 동작을 위해서만 다중 위상 클럭 발생기가 본연의 위상지연기로 동작하고 전체 시스템은 지연동기루프로 동작시킨다.

다중 위상 클럭, 지연동기루프, 위상동기루프, 하모닉 락 상태, 위상감지기

Description

다중 위상 클럭 출력용 지연동기루프{DELAY LOCKED LOOP FOR MULTI-PHASE CLOCK OUTPUT}

도 1은 종래기술에 따른 다중 위상 클럭 출력용 지연동기루프의 블럭 다이어그램.

도 2는 상기 도 1에 도시된 종래의 다중 위상 클럭 출력용 지연동기루프가 정상적인 락 상태에서 출력하는 클럭의 파형을 나타낸 타이밍 다이어그램.

도 3은 상기 도 1에 도시된 종래의 다중 위상 클럭 출력용 지연동기루프가 하모닉 락 상태에서 출력하는 클럭의 파형을 나타낸 타이밍 다이어그램.

도 4는 본 발명의 일 실시예에 따른 다중 위상 클럭 출력용 지연동기루프의 블럭 다이어그램.

도 5는 본 발명에 따른 지연동기루프의 출력주파수 특성도.

* 도면의 주요 부분에 대한 부호의 설명

110 : 위상비교기

120 : 전하펌프

130 : 루프필터

140 : 클럭발생기

150 : 위상감지기

본 발명은 반도체 회로 설계 기술에 관한 것으로, 특히 지연동기루프에 관한 것이며, 더 자세히는 다중 위상 클럭 출력용 지연동기루프에 관한 것이다.

평판 디스플레이에서 호스트 컴퓨터와 모니터간 인터페이스용 신호 전송 방식 중 저전압 차동신호 전송(Low Voltage Differential Signaling, LVDS) 방식이 있다. 이 전송 방식을 사용하는 경우, 송신단은 하나의 클럭에 7개의 직렬데이터를 동기시켜 수신단으로 전송하게 되며, 수신단은 직렬데이터를 병렬데이터로 변환하기 위한 직병렬변환기(SPC)를 구비한다. 이러한 직병렬변환기에서는 서로 위상이 다른 7개의 클럭을 이용하여 데이터 변환을 수행하다.

이처럼 서로 위상이 다른 다수의 클럭을 생성하기 위하여 일반적으로 위상동기루프 또는 지연동기루프가 사용되고 있다. 그 중에서도 지연동기루프는 위상동기루프에 비해 작은 지터 특성을 갖는 장점으로 인하여 더욱 선호되고 있는 추세이나, 위상 캡쳐 레인지의 제한으로 인한 하모닉 락(harmonic lock) 상태에 빠질 수 있다는 단점이 있다.

지연동기루프의 출력클럭들은 입력클럭과 일정한 위상관계를 갖고 있는데, 지연동기루프의 출력클럭이 입력클럭에 대해 원치 않는 360°의 정수배에서 쉽게 동기될 수 있다는 것이다. 예컨대, 위상비교 대상인 출력클럭과 입력클럭의 위상차가 360°이고 출력클럭의 원하는 위상이 각각 90°, 180°, 270°라 하자. 그러나, 지연동기루프가 360°의 잘못된 정수배인 720°에서 동기된다면, 출력클럭의 위상은 각각 원하는 위상이 아닌 180°, 360°, 540°가 된다. 이러한 경우를 하모닉 락 상태라 한다.

도 1은 종래기술에 따른 다중 위상 클럭 출력용 지연동기루프의 블럭 다이어그램이다.

도 1을 참조하면, 종래기술에 따른 다중 위상 클럭 출력용 지연동기루프는, 기준클럭(CLK_REF)과 피드백된 지연클럭(CLK_D)의 위상을 비교하기 위한 위상비교기(10)와, 위상비교기(10)의 출력신호(UP, DOWN)에 응답하여 전하 펌핑 동작을 수행하는 전하펌프(20)와, 전하펌프(20)의 출력전압(V1) - 교류성 전압임 - 을 직류로 정류하기 위한 루프필터(30)와, 루프필터(30)의 출력전압에 따라 그 지연시간이 제어되며, 일정한 위상차를 갖는 N개의 다중 위상 클럭(phi_0, phi_1, …, phi_N)을 생성하기 위한 클럭발생기(40)로 구성된다.

여기서, 클럭발생기(40)는 다수의 지연셀이 직렬로 연결된 지연체인으로 구성된다.

상기와 같이 구성된 다중 위상 클럭 출력용 지연동기루프는 주기적으로 기준클럭(CLK_REF)과 지연클럭(CLK_D)의 위상을 비교하다가 두 클럭의 라이징 에지가 일치하게 되면 비로소 락 상태가 된다.

도 2는 상기 도 1에 도시된 종래의 다중 위상 클럭 출력용 지연동기루프가 정상적인 락 상태에서 출력하는 클럭의 파형을 나타낸 타이밍 다이어그램으로서, 다중 위상 클럭(phi_0, phi_1, …, phi_N)의 위상이 기준클럭(CLK_REF)과 90°, 180°, …, 270°로 모두 360° 범위 내에 위치하고 있다.

반면, 도 3에 도시된 바와 같이, 하모닉 락 상태에서도 기준클럭(CLK_REF)과 지연클럭(CLK_D)의 라이징 에지는 일치하게 되고, 지연동기루프는 이를 정상적인 락 상태와 구분하지 못하고, 락 상태로 판단하게 된다. 이 경우, 다중 위상 클럭(phi_0, phi_1, …, phi_N)의 위상이 기준클럭(CLK_REF)과 180°, 360°, …, 540°로 720° 범위 내에 분포하게 된다.

이러한 하모닉 락은 다중 위상 클럭을 사용하는 시스템의 오동작을 유발하는 문제점이 있다.

한편, 이러한 문제점을 해결하기 위하여 이중루프 구조를 가진 다중 위상 클럭 출력용 지연동기루프가 제안되었으나, 이 기술은 보조 위상지연기, 보조 전하펌프 등을 추가적으로 요구하므로 칩 면적 및 전류 소비 측면에서 큰 단점이 있다[IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.39.NO.11., NOVEMBER 2004, "A Reset-Free Anti-Harmonic Delay-Locked Loop Using a Cycle Period Detector" 참조].

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으 로, 칩 면적 및 소비전류의 증가를 최소화하면서 하모닉 락에 의한 오동작을 방지하여 원하는 위상의 클럭을 생성할 수 있는 다중 위상 클럭 출력용 지연동기루프를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 기준클럭과 피드백된 지연클럭의 위상을 비교하기 위한 위상비교수단; 상기 위상비교수단의 출력신호에 응답하여 전하 펌핑 동작을 수행하는 전하펌핑수단; 상기 전하펌핑수단의 출력전압을 정류하기 위한 정류수단; 상기 기준클럭과 상기 지연클럭의 위상차를 감지하여 그 위상차가 360° 이하인지 360°를 초과하는지를 나타내는 위상차감지신호를 생성하기 위한 위상감지수단; 및 상기 위상차감지신호에 응답하여 발진기 또는 위상지연기 - 상기 정류수단의 출력전압에 따라 그 지연시간이 제어되며 일정한 위상차를 갖는 N개의 다중 위상 클럭을 생성함 - 로 동작하는 클럭발생수단을 구비하는 다중 위상 클럭 출력용 지연동기루프가 제공된다.

바람직하게, 상기 클럭발생수단은, 다수의 지연셀이 직렬로 연결된 지연체인; 제1 위상차감지신호에 응답하여 상기 기준클럭의 상기 지연체인으로의 입력을 스위칭하기 위한 제1 스위칭수단; 및 제2 위상차감지신호 - 상기 제1 위상차감지신호와 논리적으로 반전 관계임 - 에 응답하여 상기 지연체인의 입력단과 출력단 사이를 스위칭하기 위한 제2 스위칭수단을 구비한다.

지연동기루프에서 하모닉 락 상태는 초기에 지연클럭의 위상이 기준클럭에 비해 360°가 넘는 위상차를 가질때 발생하므로, 이 초기 위상차를 인위적으로 360° 이하로 만들어 주는 동작을 수행한 후 지연동기루프를 동작시키면 하모닉 락을 미연에 방지할 수 있게 된다. 따라서, 본 발명에서는 지연동기루프의 초기 락 추적구간에서는 다중 위상 클럭 발생기가 발진기로 동작하여 전체 시스템이 위상동기루프로 동작되도록 함으로써 출력클럭과 입력클럭의 위상차를 360° 이하로 좁힌 후, 정교한 락킹 동작을 위해서만 다중 위상 클럭 발생기가 본연의 위상지연기로 동작하고 전체 시스템은 지연동기루프로 동작시킨다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

도 4는 본 발명의 일 실시예에 따른 다중 위상 클럭 출력용 지연동기루프의 블럭 다이어그램이다.

도 4를 참조하면, 본 실시예에 따른 다중 위상 클럭 출력용 지연동기루프는, 기준클럭(CLK_REF)과 피드백된 지연클럭(CLK_D)의 위상을 비교하기 위한 위상비교기(110)와, 위상비교기(110)의 출력신호(UP, DOWN)에 응답하여 전하 펌핑 동작을 수행하는 전하펌프(120)와, 전하펌프(120)의 출력전압(V1) - 교류성 전압임 - 을 직류로 정류하기 위한 루프필터(130)와, 기준클럭(CLK_REF)과 지연클럭(CLK_D)의 위상차를 감지하여 그 위상차가 360° 이하인지 360°를 초과하는지를 나타내는 위상차감지신호(DL, PL)를 생성하기 위한 위상감지기(150)와, 위상차감지신호(DL, PL)에 응답하여 발진기 또는 위상지연기 - 루프필터(130)의 출력전압에 따라 그 지연시간이 제어되며, 일정한 위상차를 갖는 N개의 다중 위상 클럭(phi_0, phi_1, …, phi_N)을 생성함 - 로 동작하는 클럭발생기(140)를 구비한다.

여기서, 클럭발생기(140)는 다수의 지연셀이 직렬로 연결된 지연체인을 구비한다.

한편, 클럭발생기(140)의 선택적인 동작은 위상차감지신호(DL, PL)에 제어 받는 스위치(sw2, sw1)의 스위칭 동작에 의해 이루어지는데, 위상지연기 모드신호(DL)에 제어 받는 스위치(sw2)는 클럭발생기(140)의 기준클럭(CLK_REF) 입력단에 삽입되어 기준클럭(CLK_REF)의 입력을 스위칭하고, 발진기 모드신호(PL)에 제어 받는 스위치(sw1)는 클럭발생기(140)의 루프필터 출력신호 입력단과 출력단 사이에 삽입되어 스위칭 동작을 수행한다.

기준클럭(CLK_REF)이 입력되면 위상비교기(110)가 클럭발생기(140)의 출력클럭(phi_0, phi_1, …, phi_N) 중 선택된 임의의 지연클럭(CLK_D)과 기준클럭(CLK_REF)의 위상을 비교하여 두 클럭의 위상차에 대응하는 펄스폭을 가진 신호(UP, DOWN)를 출력한다. 한편, 위상비교기(110)의 출력신호(UP, DOWN)를 인가 받은 전하펌프(120)는 해당 신호(UP, DOWN)의 펄스폭에 따라 전하 펌핑 동작을 수행하여 루프필터(130)의 캐패시터에 충전되는 전하량을 증가 또는 감소시키게 되며, 루프필터(130)는 이러한 전하량을 직류전압으로 정류시킨다.

한편, 루프필터(130)의 출력전압 레벨은 클럭발생기(140)의 출력클럭의 위상을 제어하게 되며, 출력클럭(phi_0, phi_1, …, phi_N) 중 어느 하나는 지연클럭 (CLK_D)으로서 위상비교기(110)로 피드백 된다. 이러한 연쇄적인 피드백 동작은 위상비교기(110)의 출력신호(UP, DOWN)의 펄스폭이 일치할 때, 즉 지연클럭(CLK_D)과 기준클럭(CLK_REF)의 취상이 일치할 때까지 반복된다.

이상의 동작은 본 발명에서 추가된 위상감지기(150)가 없는 상태의 일반적인 동작이고, 이하에서는 위상감지기(150)의 추가에 따른 동작을 살펴본다.

위상감지기(150)는 클럭발생기로부터 출력된 지연클럭(CLK_D)과 기준클럭(CLK_REF)의 위상차가 360° 보다 큰지 작은지를 판단하여, 두 클럭의 위상차가 360°를 초과하는 경우 발진기 모드신호(PL)를 논리레벨 하이로 활성화시키고, 두 클럭의 위상차가 360° 이하인 경우에는 위상지연기 모드신호(DL)를 논리레벨 하이로 활성화시킨다. 위상감지기(150)로부터 출력되는 두 위상차감지신호(DL, PL)는 논리적으로 반전 관계를 가지므로, 둘 중 어느 하나가 활성화되면 나머지 하나는 비활성화된다.

지연클럭(CLK_D)과 기준클럭(CLK_REF)의 위상차가 360° 보다 큰 경우, 발진기 모드신호(PL)가 논리레벨 하이로 활성화되므로 스위치 sw1이 턴온되고, 스위치 sw2가 턴오프된다. 따라서, 클럭발생기(140)는 발진기로 동작하게 되고, 전체 회로는 위상동기루프로서 동작하여 지연클럭(CLK_D)과 기준클럭(CLK_REF)의 위상차를 360° 이하로 만든다.

이처럼 지연클럭(CLK_D)과 기준클럭(CLK_REF)의 위상차가 360° 이하가 되면, 위상지연기 모드신호(DL)가 논리레벨 하이로 활성화되므로 스위치 sw1이 턴오프되고, 스위치 sw2가 턴온된다. 따라서, 클럭발생기(140)는 위상지연기로 동작하 게 되고, 전체 회로는 지연동기루프로서 동작하여 지연클럭(CLK_D)과 기준클럭(CLK_REF)의 위상차를 정교하게 좁혀 나간다.

이후에도 위상감지기(150)는 계속하여 지연클럭(CLK_D)과 기준클럭(CLK_REF)의 위상차를 감지하며, 두 클럭의 위상차에 따라 전체 회로가 위상동기루프 또는 지연동기루프로 동작하도록 한다.

도 5는 본 발명에 따른 지연동기루프의 출력주파수 특성도로서, 목표 출력추파수가 100MHz인 경우를 가정하여, 지연동기루프가 루프필터 전압에 락되는 과정을 나타내고 있다.

종래와 같이 전체 회로가 100MHz로 락 되기까지 지연동기루프로만 동작하는 경우에는 25MHz와 50MHz에서 하모닉 락에 걸릴 우려가 있으나, 본 발명에 따른 지연동기루프는 25MHz와 50MHz에서 위상동기루프로 동작하므로 하모닉 락을 근본적으로 방지할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

전술한 본 발명은 다중 위상 클럭 출력용 지연동기루프의 하모닉 락을 방지 하여 시스템의 오동작을 억제하는 효과가 있다. 또한, 기존의 이중루프 구조와 비교하여 칩 면적 및 소비전류의 증가는 최소화된다.

Claims

기준클럭과 피드백된 지연클럭의 위상을 비교하기 위한 위상비교수단;

상기 위상비교수단의 출력신호에 응답하여 전하 펌핑 동작을 수행하는 전하펌핑수단;

상기 전하펌핑수단의 출력전압을 정류하기 위한 정류수단;

상기 기준클럭과 상기 지연클럭의 위상차를 감지하여 그 위상차가 360° 이하인지 360°를 초과하는지를 나타내는 위상차감지신호를 생성하기 위한 위상감지수단; 및

상기 위상차감지신호에 응답하여 발진기 또는 위상지연기 - 상기 정류수단의 출력전압에 따라 그 지연시간이 제어되며 일정한 위상차를 갖는 N개의 다중 위상 클럭을 생성함 - 로 동작하는 클럭발생수단

을 구비하는 다중 위상 클럭 출력용 지연동기루프.
제1항에 있어서,

상기 클럭발생수단은,

다수의 지연셀이 직렬로 연결된 지연체인;

제1 위상차감지신호에 응답하여 상기 기준클럭의 상기 지연체인으로의 입력을 스위칭하기 위한 제1 스위칭수단; 및

제2 위상차감지신호 - 상기 제1 위상차감지신호와 논리적으로 반전 관계임 - 에 응답하여 상기 지연체인의 입력단과 출력단 사이를 스위칭하기 위한 제2 스위칭수단을 구비하는 것을 특징으로 하는 다중 위상 클럭 출력용 지연동기루프.