KR20040072692A - 지연 신호 생성 장치 및 기록 펄스 생성 장치 - Google Patents

지연 신호 생성 장치 및 기록 펄스 생성 장치 Download PDF

Info

Publication number
KR20040072692A
KR20040072692A KR10-2004-7010378A KR20047010378A KR20040072692A KR 20040072692 A KR20040072692 A KR 20040072692A KR 20047010378 A KR20047010378 A KR 20047010378A KR 20040072692 A KR20040072692 A KR 20040072692A
Authority
KR
South Korea
Prior art keywords
delay
signal
circuit
delay amount
division ratio
Prior art date
Application number
KR10-2004-7010378A
Other languages
English (en)
Other versions
KR100589573B1 (ko
Inventor
도시유끼 슈또꾸
신이찌로 도미사와
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040072692A publication Critical patent/KR20040072692A/ko
Application granted granted Critical
Publication of KR100589573B1 publication Critical patent/KR100589573B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G11B7/00456—Recording strategies, e.g. pulse sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/006—Overwriting
    • G11B7/0062—Overwriting strategies, e.g. recording pulse sequences with erasing level used for phase-change media
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H03K2005/00039—Dc control of switching transistors having four transistors serially

Abstract

라이트 스트래티지 회로(기록 펄스 생성 장치)는, DVD 인코더 또는 CD 인코더에 의해 변조된 데이터를 이용하여, 광 디스크에 조사되는 레이저의 출력을 제어하는 기록 펄스를 생성한다. 각 지연 회로(220)는 지연 대상 신호 S1∼S4를 각각 소정으로 지연시켜 지연 신호 D1∼D4를 생성한다. 각 지연 회로(220)의 지연량은, 지연량 제어 회로(210)에 의해 제어된다. 논리 회로(300)는 지연 신호 D1∼D4를 논리 합성하여 기록 펄스를 생성한다. 상기 지연량 제어 회로는, 상기 지연 회로의 각 지연 소자(221)와 동일한 구성을 갖는 복수의 지연 소자(211a)를 링 형상으로 접속하여 구성하는 전압 제어 발진기(211)를 포함한다. 전압 제어 발진기의 출력 신호는, 지연 소자(211a)의 지연량이 기준 클럭 신호의 1 주기의 정수분의 1로 되는 지점에서 로크한다.

Description

지연 신호 생성 장치 및 기록 펄스 생성 장치{DELAY SIGNAL GENERATION DEVICE AND RECORDING PULSE GENERATION DEVICE}
기록 매체로서의 광 디스크 등의 디스크 매체에, 기록을 원하는 데이터를 레이저를 이용하여 기록하는 데이터 기록 장치에는, 통상 레이저의 조사 양태를 제어하는 타이밍 신호를 생성하는 라이트 스트래티지 회로가 구비되어 있다. 그 타이밍 신호로서, 예를 들면, 기록을 원하는 데이터에 펄스 변조 처리를 실시하는 것에 의해 생성되어, 디스크 매체에의 조사 레이저의 강도나 조사 시간을 제어하는 기록 펄스가 있다. 그 기록 펄스에 따라 레이저 조사가 이루어짐으로써, 기록을 원하는 데이터에 적합하게 대응한 피트가 디스크 매체 상에 형성된다.
기록 펄스 등, 타이밍 신호는, 디스크 매체의 회전 양태에 대응함과 함께 기록 동작의 기준으로 되는 클럭 신호인 기준 클럭 신호의 주기보다도 짧은 시간 간격을 단위로 하여 생성된다. 이 때문에, 라이트 스트래티지 회로에서는, 기준 클럭 신호의 엣지에 대하여 소정의 지연을 갖는 지연 신호를 몇개 생성하도록 하고 있다. 그 지연 신호를 이용함으로써, 기준 클럭 신호의 주기보다도 짧은 시간 간격을 단위로 하는 신호로서, 레이저 조사 양태를 제어하는 신호인 타이밍 신호를 생성한다.
그런데, 최근, 디스크 매체로서, CD-R(Compact Disc-Recordable)이나 CD-RW(Compact Disc-Rewritable), DVD-R(Digital Versatile Disc-Recordable), DVD-RW(Digital Versatile Disc-Rewritable) 등, 다양한 것이 시장에 나돌고 있다. 이러한 상황에서, 예를 들면 CD-R과 DVD-R 등, 복수의 디스크 매체를 대상으로 하여, 이들과의 사이에서 데이터의 기록이나 재생을 제어하는 범용성이 있는 기록 제어 장치나 재생 제어 장치가 기대되고 있다. 단, 이러한 기록 제어 장치나 재생 제어 장치를 구성하는 경우에는, 기록 제어 장치나 재생 제어 장치의 회로 규모의 증대도 무시할 수 없게 된다.
특히, 라이트 스트래티지 회로에서는, 레이저의 조사 양태의 제어에 관한 사양이 디스크 매체마다 상이하기 때문에, 회로 규모의 증대는 심각하다. 즉, 라이트 스트래티지 회로에서 타이밍 신호에 걸리는 시간 간격은, 각 디스크 매체에 대응한 사양에 따라 서로 다르다. 이 때문에, 라이트 스트래티지 회로는, 각 사양마다 지연 신호를 생성하는 각각 별도의 지연 회로를 구비하게 되어, 그 회로 규모의 증대를 피할수 없게 된다.
또, 라이트 스트래티지 회로에 한하지 않고, 1개의 입력 신호에 대하여 상호 지연량의 최소 단위가 상이한 복수의 지연 신호가 생성 가능한 지연 신호 생성 장치에서는, 이러한 문제도 대체로 공통된 것으로 되어 있다.
<발명의 개시>
본 발명은 이러한 실정을 감안하여 이루어진 것으로, 그 목적은, 1개의 입력 신호에 대하여 상호 지연량의 최소 단위가 상이한 복수의 지연 신호를 생성하는 경우이며, 회로 규모의 증대를 적합하게 억제할 수 있는 지연 신호 생성 장치 및 기록 펄스 생성 장치를 제공하는데 있다.
상기 목적을 달성하기 위해, 본 발명의 제1 양태의 지연 신호 생성 장치는, 직렬로 접속되고, 각각이 제어 전압에 따라 지연량이 제어되는 복수의 제1 지연 소자를 포함하며, 입력 신호를 단계적으로 지연하는 지연 회로와, 상기 지연 회로에 접속되고, 상기 제어 전압을 생성하여, 상기 제어 전압을 상기 복수의 제1 지연 소자에 공급하는 지연량 제어 회로와, 상기 지연 회로에 접속되고, 상기 복수의 제1 지연 소자의 어느 하나의 출력을 선택하여 소정의 지연량을 갖는 지연 신호를 생성하는 셀렉터를 구비한다. 상기 지연량 제어 회로는, 복수의 제2 지연 소자로서, 각각이 상기 제1 지연 소자와 동일한 구성을 갖고, 상기 복수의 제1 지연 소자의 수에 기초한 개수로 링 형상으로 접속된 복수의 제2 지연 소자를 포함하는 전압 제어 발진기와, 상기 전압 제어 발진기에 접속되고, 상기 전압 제어 발진기의 출력 신호를 제1 분주비로 분주하여 제1 분주 신호를 생성하는 제1 분주기와, 소정의 기준 클럭 신호를 제2 분주비로 분주하여 제2 분주 신호를 생성하는 제2 분주기와, 상기 제1 분주기 및 제2 분주기에 접속되고, 상기 제1 분주 신호의 위상과 제2 분주 신호의 위상을 비교하여 비교 신호를 생성하는 위상 비교기와, 상기 위상 비교기에 접속되고, 상기 비교 신호에 응답하여 상기 제어 전압을 생성하는 필터 회로를 포함한다. 상기 지연량 제어 회로는, 상기 제1 분주비에 대한 상기 제2 분주비의 비인 분주 비율을 변경함으로써 상기 지연 회로의 1개의 제1 지연 소자의 지연량을 변경한다.
본 발명의 제2 양태에서는, 소정의 변조 처리가 실시된 변조 데이터를 취득하여, 서로 다른 적어도 2개의 디스크 매체에 대한 기록 펄스를 생성하는 장치가 제공된다. 기록 펄스 생성 장치는, 각각이 입력 신호를 단계적으로 지연하는 복수의 지연 회로로서, 그 각각이, 직렬로 접속되어 각각이 제어 전압에 따라 지연량이 제어되는 복수의 제1 지연 소자를 포함하는 복수의 지연 회로와, 상기 복수의 지연 회로에 접속되고, 상기 제어 전압을 생성하고, 상기 제어 전압을 각 지연 회로의 복수의 제1 지연 소자에 공급하는 지연량 제어 회로와, 상기 복수의 지연 회로 각각에 대응하여 접속되고, 각각이, 관련된 지연 회로의 복수의 제1 지연 소자 중 어느 하나의 출력을 선택하여 소정의 지연량을 갖는 지연 신호를 생성하는 복수의 셀렉터와,
상기 복수의 셀렉터에 접속되고, 각 셀렉터의 지연 신호를 논리 합성하여 상기 기록 펄스를 생성하는 논리 회로를 구비한다. 상기 지연량 제어 회로는, 상기 제어 전압을 변경함으로써 각 지연 회로의 1개의 제1 지연 소자의 지연량을 변경한다.
상기 지연량 제어 회로는, 복수의 제2 지연 소자로서, 각각이 상기 제1 지연 소자와 동일한 구성을 갖고, 상기 복수의 제1 지연 소자의 수에 기초하는 개수로링 형상으로 접속된 복수의 제2 지연 소자를 포함하는 전압 제어 발진기와, 상기 전압 제어 발진기에 접속되고, 상기 전압 제어 발진기의 출력 신호를 제1 분주비로 분주하여 제1 분주 신호를 생성하는 제1 분주기와, 소정의 기준 클럭 신호를 제2 분주비로 분주하여 제2 분주 신호를 생성하는 제2 분주기와, 상기 제1 분주기 및 제2 분주기에 접속되고, 상기 제1 분주 신호의 위상과 제2 분주 신호의 위상을 비교하여 비교 신호를 생성하는 위상 비교기와, 상기 위상 비교기에 접속되고, 상기 비교 신호에 응답하여 상기 제어 전압을 생성하는 필터 회로를 포함하며, 상기 지연량 제어 회로는, 상기 제1 분주비에 대한 상기 제2 분주비의 비인 분주 비율을 변경함으로써 상기 각 지연 회로의 1개의 제1 지연 소자의 지연량을 변경하는 것이 바람직하다.
본 발명은, 1개의 입력 신호에 대하여 상호 지연량의 최소 단위가 상이한 복수의 지연 신호가 생성 가능한 지연 신호 생성 장치, 및 소정의 변조 처리가 실시된 변조 데이터를 취득하여, 서로 다른 적어도 2개의 디스크 매체에 대한 기록 펄스가 생성 가능한 기록 펄스 생성 장치에 관한 것이다.
도 1은 본 발명의 제1 실시예에 따른 라이트 스트래티지 회로의 전체 구성을 도시하는 개략적인 블록도.
도 2는 제1 실시예가 구비하는 지연 신호 생성 회로의 구성을 도시하는 개략적인 블록도.
도 3은 제1 실시예의 지연 소자의 구성을 도시하는 회로도.
도 4는 제1 실시예에서의 기록 펄스의 생성 양태를 도시하는 타임차트.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명에 따른 기록 펄스 생성 장치를 CD 및 DVD의 라이트 스트래티지 회로에 적용한 제1 실시예에 대하여, 도면을 참조하면서 설명한다.
도 1은, 라이트 스트래티지 회로를 구비하는 데이터 기록 제어 장치 및 그 주변의 회로의 구성을 도시하는 블록도이다.
도 1에 도시하는 스핀들 모터(10)에 의해 선속도 일정하게 회전 제어되는 광 디스크(1)는, CD(CD-R, CD-RW) 또는 DVD(DVD-R, DVD-RW)이다. 광 디스크(1)가 CD, DVD의 어느 것의 경우에도, 상기 광 디스크(1)에는, 나선 형상의 1개의 트랙이 데이터 기록 영역으로서 형성되어 있다. 트랙은, 디스크의 평탄면(랜드)에 대하여 그루브라고 하는 홈이 형성되어 있다.
광 디스크(1)가 CD인 경우에는, 그루브는 미소하게 사행(워블)하여 형성되어 있고, 사행의 주기 변화에 대하여 ATIP(Absolute Time In Pregroove)의 정보가 기록되어 있다. 이렇게 해서, 트랙을 트레이스하는 것에 의해 그루브의 워블로서 기입된 ATIP 정보를 판독하여, 현재의 트랙 위치의 절대 시간 정보를 얻을 수 있다.
한편, 광 디스크(1)가 DVD인 경우에도, 그루브는 미소하게 사행(워블)하여 형성되어 있지만, 워블에는 반드시 어드레스 정보가 포함되는 것은 아니다. DVD에서는, 워블 외에 랜드프리피트(LPP)라고 하는 디스크 매체 상의 위치 정보를 포함하는 영역이, 트랙 위에 소정의 간격으로 형성되어 있다.
또한, 데이터 기록 제어 장치(100)는, 도시하지 않은 DRAM이 저장하는 데이터를 취득하여, 이것에 대응한 기록 펄스를 생성하여 광학 헤드(20)에 출력하는 장치이다. 또한, 제어 유닛(30)은, 해당 데이터 기록 제어 장치(100)가 탑재되는 데이터 기록 장치 내에 있으며, 그 각 부를 제어하는 마이크로컴퓨터이다. 제어 유닛(30)으로부터는, 광 디스크(1)의 종류에 따라, 데이터의 기록 제어의 사양에 관한 정보가 해당 데이터 기록 제어 장치(100)에 출력된다.
여기서, 데이터 기록 제어 장치(100)에 대하여 더 설명한다.
클럭 생성 회로(110)는, 데이터 기록 제어 장치(100) 내의 동작 클럭 신호인 기준 클럭 신호 CLK를, 광 디스크(1)가 CD인지 DVD인지에 따라 각각 별도로 생성한다. 클럭 생성 회로(110)는, 이러한 각각 별도의 기준 클럭 신호 CLK를 생성하도록, 발진기(111)와 PLL 회로(112)를 구비하고 있다.
여기서, 발진기(111)는, 해당 데이터 기록 제어 장치(100)가 광 디스크(1)로서 CD에 데이터를 기록하는 제어를 행할 때에 이용하는 동작 클럭 신호를 생성하는 회로이다. 발진기(111)는, 예를 들면 크리스탈 발진자로 이루어진다.
한편, PLL 회로(112)는, 해당 데이터 기록 제어 장치(100)가 광 디스크(1)로서 DVD에 데이터를 기록하는 제어를 행할 때에 이용하는 동작 클럭 신호를 생성하는 회로이다. PLL 회로(112)는, 광학 헤드(20)로부터 출력되는 LPP 신호 및 워블 신호에 기초하여 클럭 신호 CLK를 생성한다. 즉, PLL 회로(112)는, 워블 신호를 취득하여 소정의 주파수의 클럭 신호를 생성할 때, LPP 신호를 더 취득하여 주파수를 미세 조정함으로써, 클럭 신호 CLK를 생성한다. 또, PLL 회로에 대해서는, 예를 들면 일본 특원2000-028159나, 일본 특원2000-038193, 일본 특원2000-049702 등에 기재된 것으로 해도 된다. 또한, PLL 회로(112)로서는, 워블 신호 및 LPP 신호 중 어느 하나에 기초하여 클럭 신호 CLK를 생성하는 회로로 해도 된다.
또, 발진기(111)가 출력하는 클럭 신호 및 PLL 회로(112)가 출력하는 클럭 신호 중 어느 하나를 클럭 생성 회로(110)가 출력하는 기준 클럭 신호 CLK로 할지는, 제어 유닛(30)에 의한 명령 신호(CD/DVD 모드 전환 신호)에 의해 결정된다.
DVD 인코더(120)는, 도시하지 않은 DRAM으로부터 입력되는 데이터에 대하여 DVD의 데이터 포맷에 따라 8 비트로부터 16 비트에의 변조 처리 등을 실시한다. 또, DVD 인코더(120)는, 클럭 생성 회로(110)에 의해 생성되는 기준 클럭 신호 CLK에 의해 동작한다.
한편, CD 인코더(130)는, 도시하지 않은 DRAM으로부터 입력되는 데이터에 대하여 CD의 데이터 포맷에 따라 8 비트로부터 14 비트에의 변조 처리 등을 실시한다. 또, CD 인코더(130)도, 클럭 생성 회로(110)에 의해 생성되는 기준 클럭 신호 CLK에 의해 동작한다.
DVD 인코더(120) 및 CD 인코더(130)에 의해 변조된 데이터는, 모두 셀렉터(140)에 입력된다. 셀렉터(140)는, DVD 인코더(120)에 의해 변조된 데이터 및 CD 인코더(130)에 의해 변조된 데이터 중 어느 하나를 선택적으로 출력한다. 자세히 설명하면, 셀렉터(140)는, 변조된 데이터 중 출력을 원하는 데이터를 지정하는 정보를 저장하는 레지스터(141)를 구비하고 있다. 제어 유닛(30)으로부터 광 디스크(1)가 CD인지 DVD인지의 정보가, 즉 원하는 데이터를 지정하는 정보가 레지스터(141)에 기입되면, 셀렉터(140)에서는 이것에 따라 출력 신호를 선택한다.
셀렉터(140)로부터 선택적으로 출력되는 변조된 데이터는, 광 디스크(1)에 조사되는 레이저의 출력을 제어하는 기록 펄스로 펄스 변조되는 대상으로 되는 데이터로서, 라이트 스트래티지 회로(150)에 취득된다. 라이트 스트래티지 회로(150)는, 변조된 데이터에 기초하여 기록 펄스를 생성하여, 광학 헤드(20)에출력한다.
자세히 설명하면, 라이트 스트래티지 회로(150)는, 변조된 데이터나 기준 클럭 신호 CLK에 기초하여 기록 펄스를 생성하기 위해 이용하는 각종 신호를 생성하는 제1 회로(151)와, 각종 신호에 기초하여 기록 펄스를 생성하는 제2 회로(152)를 구비하고 있다.
여기서, 제1 회로(151)는, 이하의 3개의 신호를 생성한다.
·지연 대상 신호 : 제2 회로(152)에서 지연 대상으로 되는 신호인 지연 대상 신호
·지연량 설정 신호 : 제2 회로(152)에서의 지연 대상 신호의 지연량을 설정하는 신호
·클럭 동기 신호: 지연 대상 신호로부터 제2 회로(152)에서 생성되는 지연 신호와 함께 기록 펄스를 생성하기 위해 이용되는 신호. 클럭 동기 신호는, 기준 클럭 신호 CLK의 상승 엣지에 동기하여 상승 또는 하강하는 펄스 신호이다.
또, 지연 대상 신호나 지연량 설정 신호, 클럭 동기 신호의 제1 회로(151)에서의 생성 양태는, 광 디스크(1)에의 데이터의 기록에 관한 사양에 따라, 즉 기록 펄스의 사양에 따라 변경된다. 즉, 광 디스크(1)가 CD인지 DVD인지에 따라 변경된다.
자세히 설명하면, 제1 회로(151)는, 변조된 데이터의 펄스 변조 양태를 정하는 테이블 데이터를, 즉 펄스 변조의 대상으로 되는 데이터의 펄스 변조 양태를 정하는 테이블 데이터를 저장하는 레지스터(151a)를 구비하고 있다. 테이블 데이터에 기초하여, 펄스 변조 양태를, 즉 지연 대상 신호나 지연량 설정 신호, 클럭 동기 신호의 생성 양태를 변경한다.
또, 테이블 데이터는, 제어 유닛(30)에 의해 레지스터(151a)에 기입된다.
한편, 제2 회로(152)는, 지연 대상 신호에 대하여 지연량 설정 신호에 의해 지정된 지연량을 부여하여 지연 신호를 생성함과 함께, 지연 신호와 클럭 동기 신호에 기초하여 기록 펄스를 생성한다.
이어서, 제2 회로(152)가 구비하는 지연 대상 신호에 대하여 지연량 설정 신호에 의해 지정된 지연량을 부여하여 지연 신호를 생성하는 지연 신호 생성 회로(200)에 대하여, 도 2에 기초하여 설명한다.
도 2에는, 지연 신호 생성 회로(200)와, 지연 신호 및 클럭 동기 신호를 논리 합성하여 기록 펄스를 생성하는 논리 회로(300)가 도시되어 있다. 또, 이들은, 모두 제2 회로(152)에 구비되어 있다.
도 2에 도시한 바와 같이, 지연 신호 생성 회로(200)는, 4개의 상이한 지연 대상 신호(지연 대상 신호 S1∼지연 대상 신호 S4)에 대하여, 지연량 설정 신호에 의해 지정된 지연량을 부여하여 4개의 지연 신호(지연 신호 D1∼지연 신호 D4)를 생성한다.
자세히 설명하면, 지연 신호 생성 회로(200)는, 복수단(복수개)의 지연 소자(221)로 이루어지는 지연 회로(220)와, 지연 회로(220)의 복수단의 지연 소자(221) 중 어느 하나의 출력 신호를 선택적으로 추출하는 셀렉터(230)와, 지연 회로(220)의 지연 소자(221)의 지연량을 전환 제어하는 지연량 제어 회로(210)로이루어진다.
여기서, 지연 회로(220)는, 제어 전압 Vc의 인가 양태에 따라 그 지연량이 가변 설정되는 지연 소자(221)가 직렬로 복수단 접속된 회로로서, 각 지연 대상 신호에 대응한 4개의 회로로 이루어진다. 4개의 병렬 회로로 이루어지는 지연 회로(220)의 각각의 입력단에는, 각각 상이한 지연 대상 신호가 입력된다. 각 지연 회로(220)의 각 단의 지연 소자(221)에 의해 소정의 지연량만큼 지연된 신호가 셀렉터(230)에 출력된다.
한편, 셀렉터(230)는, 도 1에 도시한 제1 회로(151)가 출력하는 지연량 설정 신호를 취득하고, 지연량 설정 신호에 따라 지연 회로(220)의 각 단의 지연 소자(221)로부터의 출력 신호 중 어느 하나를 지연 신호로서 선택적으로 출력한다.
또한, 지연량 제어 회로(210)는, 지연 회로(220)의 각 단의 지연 소자(221)의 지연량이 기준 클럭 신호 CLK의 1 주기의 정수분의 1로 되도록 지연 회로(220)의 각 지연 소자(221)에 인가하는 제어 전압을 제어함과 함께, 소정의 정수를 기록 펄스의 생성에 관한 사양에 따라 전환한다.
즉, CD의 사양에 따르면, 기록 펄스는, 기준 클럭 신호의 주기의 16분의 1의 정밀도가 요구되고 있다. 이것에 대하여, DVD에서는, 기준 클럭 신호의 주기의 20분의 1의 정밀도가 요구되고 있다. 이와 같이, CD 및 DVD는, 모두 기록 펄스로서, 기준 클럭 신호의 주기보다도 짧은 시간 간격으로 펄스 파형을 설정하도록 사양에 따라 요구되고 있다. 이 때문에, 지연 회로(220)에서는, 기준 클럭 신호의 1 주기의 시간을 정수로 나눈 최소 지연량을 단위 시간으로 하여, 단위 시간부터 기준 클럭 신호의 1 주기의 시간과 단위 시간과의 차에 대응한 시간까지의 지연량을 갖는 신호를 생성한다.
이 때, 기준 클럭 신호의 정수분의 1로 설정되는 정밀도는, 사양마다, 그 정밀도가, 즉 정수의 값이 서로 다르다. 따라서, 지연량 제어 회로(210)에서는, 지연 회로(220)의 1단의 지연량이, 기준 클럭 신호 CLK의 1 주기에 대하여 해당 사양에 따른 지연량으로 되도록 제어 전압 Vc를 전환 제어한다.
자세히 설명하면, 지연량 제어 회로(210)는, 인버터(211b)와, 각 지연 소자(221)와 동일한 구성을 갖는 복수단의 지연 소자(211a)를 링 형상으로 접속하여 구성되며, 각 지연 소자(211a)의 지연량이 그 제어 단자에 입력되는 제어 전압에 의해 제어되는 전압 제어 발진기(211)를 구비하고 있다. 지연량 제어 회로(210)는, 전압 제어 발진기(211)의 지연 소자(211a)의 지연량이, 기준 클럭 신호 CLK의 1 주기의 정수분의 1로 되는 지점에서, 전압 제어 발진기(211)의 출력 신호(출력 주파수)를 로크하는 PLL 회로를 구성하고 있다. 이에 의해, 지연 소자(221)의 제어 단자에 인가되는 제어 전압은, 지연 소자(221)의 지연량이 기준 클럭 신호 CLK의 1 주기의 정수분의 1로 되도록 설정되게 된다.
구체적으로 설명하면, 지연량 제어 회로(210)에서는, 전압 제어 발진기(211)의 출력 신호가 분주기(222)에서 소정의 분주비로 분주된다. 한편, 도 1에 도시한 클럭 생성 회로(110)가 출력하는 기준 클럭 신호는, 분주기(223)에서 소정의 분주비로써 분주된다. 분주기(222) 및 분주기(223)에 의해 분주된 신호는, 위상 비교기(224)에 의해 위상이 비교된다. 위상 비교기(224)에 의해 검출된 위상차에 따른신호가, 제어 전압 Vc로서 저역 통과 필터(225)(필터 회로)로부터 출력된다. 각 분주비에는, 「1」도 포함되는 것으로 한다.
여기서, 전압 제어 발진기(211)가 구비하는 지연 소자(211a)와 지연 회로(220)가 구비하는 지연 소자(221)에 대하여, 더 설명한다.
각 지연 소자(211a)와 지연 소자(221)는, 바이어스 회로(240)에 의해 소정의 전압값의 전압이 인가됨과 함께, 제어 단자를 통하여 인가되는 제어 전압에 따라 지연량이 제어되는 회로이다. 도 3에, 각 지연 소자(211a)나 지연 소자(221)의 회로 구성을 도시한다.
도 3에 도시한 바와 같이, 각 지연 소자는, 기본적으로는, 각각 P 채널 트랜지스터 TP와 N 채널 트랜지스터 TN으로 이루어지는 인버터가 2단(인버터 IV1, IV2) 직렬로 접속되어 구성되어 있다. 각 인버터 IV1, IV2 및 전원 전위 V 사이에는, P 채널 트랜지스터로 이루어지는 전류 제어 트랜지스터 TC1이, 또한 각 인버터 IV1, IV2 및 접지 전위 사이에는, N 채널 트랜지스터로 이루어지는 전류 제어 트랜지스터 TC2가 각각 접속되어 있다. 또한, 각 인버터 IV1, IV2의 각 트랜지스터 TP, TN의 게이트 전극과 도통하는 게이트 전극을 갖는 P 채널 트랜지스터 TP와 N 채널 트랜지스터 TN으로 이루어지는 버퍼 회로 B1, B2가 각 인버터 IV1, IV2에 대응하여 형성되어 있다.
인버터 IV1, IV2의 전류 제어 트랜지스터 TC1의 게이트 단자에는, 도 2에 도시한 바이어스 회로(240)에 의해 소정의 전압값의 전압이 인가되어 있다. 또한, 인버터 IV1, IV2의 전류 제어 트랜지스터 TC2의 게이트 단자에는, 제어 전압 Vc가인가된다.
이에 의해, 제어 전압 Vc가 커지면, 인버터 IV1, IV2에 흐르는 전류가 증가하고, 지연 소자에 입력되는 신호에 부여되는 지연량은 감소한다. 한편, 제어 전압 Vc이 작아지면, 인버터 IV1, IV2에 흐르는 전류가 감소하고, 지연 소자에 입력되는 신호에 부여되는 지연량은 증가한다. 이와 같이, 지연 소자의 지연량은, 제어 전압 Vc의 크기에 따라 제어된다.
또, 지연 소자 중 후단의 인버터 IV2의 출력은, 다음의 지연 소자에 입력된다. 단, 도 2에 도시한 셀렉터(230)에는, 후단의 인버터 IV2에 대응하여 형성된 후단의 버퍼 회로 B2로부터의 출력이 취득된다.
이어서, 이러한 지연 소자를 구비하여 구성되는 지연 신호 생성 회로(200)에서의 지연 신호의 생성 처리에 대하여 설명한다.
지연 소자(221)의 지연량이 기준 클럭 신호의 1 주기의 소정의 정수분의 1로 되도록 설정하도록, 도 1에 도시한 제어 유닛(30)은, 제2 회로(152)의 분주기(222, 223)에, 광 디스크(1)가 CD인지 DVD인지에 따른 분주비 설정 신호를 출력한다.
또, 본 실시예에서는, 지연 회로(220)의 1단의 지연량을, CD에서는 상기 기준 클럭 신호의 1 주기의 32분의 1의 정밀도로, 또한 DVD에서는 기준 클럭 신호의 1 주기의 40분의 1의 정밀도로 설정한다. 이것에 대응하여, 각 지연 회로(220)에서 직렬 접속된 지연 소자(221)의 단수를 40단으로 한다. 전압 제어 발진기(211)에서 직렬 접속된 지연 소자(211a)의 단수를 20단으로 한다. 이에 의해, 전압 제어 발진기(211)가 발진하는 신호의 1 주기의 시간은, 지연 회로(220)의 40단의 지연 소자(221)에 의해 지연되는 지연량(지연 시간)과 대략 일치한다.
이것에 대응하여, 광 디스크(1)가 DVD인 경우에는, 분주기(222) 및 분주기(223)의 분주비를 각각 「1」로 설정한다. 이에 의해, 전압 제어 발진기(211)의 출력 신호의 주기와 기준 클럭 신호의 주기가 일치하는 지점에서, 전압 제어 발진기(211)의 출력이 로크되고, 이에 따라 제어 전압 Vc도 로크된다. 따라서, 전압 제어 발진기(211)의 출력 신호의 주기의 40분의 1이 각 지연 소자(211a)의 지연량이기 때문에, 각 지연 소자(211a)의 지연량은, 기준 클럭 신호의 1 주기의 40분의 1로 된다.
한편, 광 디스크(1)가 CD인 경우에는, 분주기(222)의 분주비를 「4」로, 또한 분주기(223)의 분주비를 「5」로 각각 설정한다. 이에 의해, 전압 제어 발진기(211)의 출력 신호의 주기는, 기준 클럭 신호의 주기의 5/4로 되는 지점에서, 전압 제어 발진기(211)의 출력이 로크되고, 이에 의해 제어 전압 Vc도 로크된다. 따라서, 전압 제어 발진기(211)의 출력 신호의 주기의 40분의 1이 각 지연 소자(211a)의 지연량이기 때문에, 각 지연 소자(211a)의 지연량은, 기준 클럭 신호의 1 주기의 32분의 1로 된다.
또한, 광 디스크(1)가 CD인 경우에는, 셀렉터(230)에서, 지연 회로(220)의 지연 소자(221)의 출력의 선택 범위가 제한된다. 즉, 40단의 지연 소자 중, 32단까지의 지연 소자의 출력이 유효하게 되고, 33단 이후의 지연 소자가 선택되지 않게 된다.
이와 같이, 분주기(222, 223)에 의해 전압 제어 발진기(211)의 출력 신호와기준 클럭 신호와의 분주 양태를 적절하게 전환함으로써, 각 지연 소자(221)의 지연량이 각 디스크 매체에 적합한 값으로 되도록 전환 제어된다.
또, 지연 신호 생성 회로(200)가 출력하는 지연 신호 D1∼D4나 클럭 동기 신호에 기초하여, 도 2에 도시하는 논리 회로(300)에서는, 기록 펄스가 생성된다.
여기서, 본 실시예에 따른 기록 펄스의 생성 처리에 대하여, 도 4에 기초하여 설명한다.
도 4의 (b)에, DVD 인코더(120) 또는 CD 인코더(130)로부터 변조된 데이터의 일례를 도시한다. 변조된 데이터는, 도 4의 (a)에 도시하는 기준 클럭 신호의 엣지에 동기하고 있다. 변조 데이터에 대해서는, 도 1에 도시한 레지스터(151a)에 저장된 테이블 데이터에 기초하여 펄스 변조 처리가 이루어짐으로써, 도 4의 (c)에 도시한 바와 같은 기록 펄스가 생성되게 된다.
기록 펄스는, 변조된 데이터의 각 펄스(데이터의 상승으로부터 하강까지)에 대응하여 설정되는 것으로, 변조된 데이터의 각 펄스에 대응하는 각 기록 펄스는, 1 또는 복수의 펄스를 갖고 구성된다. 즉, 도 4의 (c)에는, 기록 펄스가 3개의 펄스를 갖고 구성되어 있는 예를 도시하고 있지만, 기록 펄스를 구성하는 펄스의 수는, 변조된 데이터의 펄스 길이에 따라 변화한다.
기록 펄스를 구성하는 각 펄스의 상승 엣지나 하강 엣지는, 도 4의 (c)에 도시한 바와 같이, 반드시 기준 클럭 신호의 상승 엣지와 동기하지는 않는다. 이것은, 기록 펄스의 선두 펄스의 상승 엣지 R1, 상기 선두 펄스의 하강 엣지 F1, 2번째의 펄스의 상승 엣지 R2, 최종 펄스의 하강 엣지 Ff가, 광 디스크(1)에의 데이터의 기록을 적절하게 행하도록 조정되는 파라미터인 것에 기인한다.
따라서, 기록 펄스를 생성할 때, 선두 펄스의 상승 엣지 R1, 상기 선두 펄스의 하강 엣지 F1, 2번째의 펄스의 상승 엣지 R2, 최종 펄스의 하강 엣지 Ff를, 4개의 지연 신호 D1∼D4를 이용하여 설정한다.
각 설정시에는, 우선, 도 1에 도시한 제1 회로(151)에서, 변조 데이터의 각 펄스에 따라, 즉 원하는 기록 펄스에 따라, 지연 대상 신호 S1∼S4를 생성한다(도 4의 (d)∼도 4의 (g)). 여기서, 도 4의 (d)에 도시하는 지연 대상 신호 S1은, 그 상승이, 선두 펄스의 상승 엣지 R1에 대하여 기준 클럭 신호의 1 주기 이내에서 선행하는 펄스로 한다. 이러한 설정으로 하는 것은, 지연 회로(220)에 의한 최대의 지연량이 클럭 신호의 1주기인 것에 기인한다. 마찬가지로, 도 4의 (e)에 도시하는 지연 대상 신호 S2는, 그 하강이, 선두 펄스의 하강 엣지 F1에 대하여 기준 클럭 신호의 1 주기 이내에서 선행하는 펄스로 한다. 또, 도 4의 (d) 및 도 4의 (e)에 도시한 바와 같이, 지연 대상 신호 S1 및 지연 대상 신호 S2는 여기서는 동일한 신호로 한다. 또한, 도 4의 (f)에 도시하는 지연 대상 신호 S3은, 그 상승이, 2번째의 펄스의 상승 엣지 R2에 대하여 기준 클럭 신호의 1 주기 이내에서 선행하는 펄스로 한다. 또한, 도 4의 (g)에 도시하는 지연 대상 신호 S4는, 그 하강이, 최종 펄스의 하강 엣지 Ff에 대하여 기준 클럭 신호의 1 주기 이내에서 선행하는 펄스로 한다.
지연 대상 신호 S1∼S4와 이들에 각 대응한 지연량 설정 신호가 도 1에 도시한 제1 회로(151)에 의해 생성되면, 이들을 바탕으로 도 2에 도시한 지연 신호 생성 회로(200)에 의해, 지연 신호 D1∼D4가 생성된다(도 4의 (h)∼(k)). 여기서, 도 4의 (h)에 도시하는 지연 신호 D1은, 그 상승이, 선두 펄스의 상승 엣지 R1에 동기한 신호이다. 한편, 도 4의 (i)에 도시하는 지연 신호 D2는, 그 하강이, 선두 펄스의 하강 엣지 F1에 동기한 신호이다. 또한, 도 4의 (j)에 도시하는 지연 신호 D3은, 2번째의 펄스의 상승 엣지 R2에 동기한 신호이다. 또한, 도 4의 (k)에 도시하는 지연 신호 D4는, 그 하강이, 최종 펄스의 하강 엣지 Ff에 동기한 신호이다.
도 1에 도시한 제2 회로(152)에서는, 지연 신호 D1∼D4를 이용하여 기록 펄스를 생성한다. 즉, 도 4의 (l)에 도시한 바와 같이, 지연 신호 D1 및 지연 신호 D2의 논리곱 신호를 생성한다. 또한, 도 4의 (m)에 도시한 바와 같이, 지연 대상 신호 S3 및 지연 신호 D3의 배타적 논리합 신호를 생성하고, 또한 도 4의 (n)에 도시한 바와 같이, 도 4의 (m)에 도시하는 신호와 지연 신호 D4와의 논리곱 신호를 생성한다. 도 4의 (1)에 도시하는 신호와 도 4의 (n)에 도시하는 신호와의 논리합 신호로부터 도 4의 (c)에 도시하는 기록 펄스를 생성한다.
또, 도 4의 (l)∼도 4의 (n)에 도시하는 기록 펄스의 생성 처리는, 제2 회로(152)에서의 기록 펄스의 생성 처리를 모식적으로 도시한 것으로, 실제로는, 지연 대상 신호 외에, 제1 회로(151)로부터 출력되는 클럭 동기 신호 등을 이용하여 기록 펄스의 생성이 행해진다.
이상 설명한 본 실시예에 따르면, 이하의 효과가 얻어진다.
(1) 지연 회로(220)의 각 단의 지연 소자(221)의 지연량이 기준 클럭 신호 CLK의 1 주기의 소정의 정수분의 1로 되도록 지연 회로(220)의 각 지연 소자(221)에 인가하는 제어 전압 VC를 제어함과 함께, 소정의 정수를 기록 펄스의 생성에 관한 사양에 따라 전환하는 지연량 제어 회로(210)를 구비하였다. 이에 의해, CD 및 DVD의 어느 디스크 매체에 데이터의 기록을 행할 때에도, 동일한 지연 회로(220)를 공유화할 수 있다. 따라서, 지연 신호 생성 회로(200)(라이트 스트래티지 회로(150))의 회로 규모를 적합하게 억제할 수 있게 된다.
(2) 지연량 제어 회로(210)를, 각 지연 소자(221)와 동일한 구성을 갖는 복수단의 지연 소자(211a)를 링 형상으로 접속하여 구성되는 전압 제어 발진기(211)의 출력 신호가, 지연 소자(211a)의 지연량이 기준 클럭 신호 CLK의 1 주기의 소정의 정수분의 1로 되는 지점에서 로크하는 PLL 회로로서 구성하였다. 이에 의해, 제어 전압 Vc의 생성을 행하는 지연량 제어 회로(210)를 간이하게 구성할 수 있게 된다.
(3) 라이트 스트래티지 회로(150)의 제1 회로(151)에, 펄스 변조의 대상으로 되는 데이터의 펄스 변조 양태를 서로 다른 사양에 따라 정하는 테이블 데이터를 저장하는 레지스터(151a)를 구비했다. 이에 의해, 외부로부터의 테이블 데이터의 지시에 의해 DVD 및 CD 중 어느 것에 있어서도 데이터를 기록할 때의 기록 펄스를 생성할 수 있게 된다. 이와 같이, 레지스터를 구비함으로써, 테이블 데이터를 모두 라이트 스트래티지 회로 내에 구비하는 경우와 비교하여, 상기 라이트 스트래티지 회로의 회로 규모의 증대를 억제할 수 있다. 또, 레지스터에 저장하는 테이블 데이터를 변경함으로써, DVD 및 CD 이외의 디스크 매체의 사양에 따른 기록 펄스를 생성하는 것도 가능해져, 범용성이 있는 라이트 스트래티지 회로로 할 수도 있다.
또, 상기 실시예는, 이하와 같이 변경하여 실시해도 된다.
·기준 클럭 신호를 생성하는 클럭 생성 회로(110)로서는, 상기 구성에 한하지 않는다. 예를 들면, CD용의 클럭 신호를 생성하는 회로도, 발진기를 대신하여 광 디스크로부터 판독되는 워블 신호에 기초하여 생성되는 것이어도 된다.
·데이터의 기록 시의 광 디스크의 회전 제어는, 선속도 일정 방식에 한하지 않고, 각속도 일정 방식이어도 된다. 이 경우, 기준 클럭 신호는, PLL 회로(112)와 같이, 회전 제어되는 광 디스크에 대한 레이저의 반사광으로서 추출되는 신호에 기초하여 생성한다.
·전압 제어 발진기(211)가 갖는 지연 소자의 단 수는, 1단이어도 된다.
·지연 소자(211a)나 지연 소자(221)는, 도 3에 예시한 구성에 한하지 않는다. 또한, 입력 신호를 지연시켜 출력하는 회로에 한하지 않고, 입력 신호를 지연시키면서 그 논리 반전 신호를 출력하는 인버터이어도 된다. 이 경우, 셀렉터(230)의 출력에 인버터를 구비함과 함께, 전압 제어 발진기가 홀수단의 인버터를 구비하도록 해도 된다.
·지연량 제어 회로(210)의 구성으로는, 도 2에 예시한 것에 한하지 않는다.
·라이트 스트래티지 회로는, 타이밍 신호로서, 기록 펄스를 생성하는 기능만을 갖는 구성에 한하지 않는다. 예를 들면, 기준 클럭 신호의 상승 또는 하강 엣지에 대하여 소정의 지연이 부여되고, 기록 레이저의 출력을 제어할 때에 이용되는 샘플링 신호를 타이밍 신호로서 생성하는 기능을 갖고 구성해도 된다. 이 경우에도, 지연 신호 생성 회로가 행하는 처리에 의해 지연 신호를 생성하는 본 발명에따른 지연 신호 생성 장치를 적용하는 것은 유효하다.
· 광 디스크로서는, 상기 실시예에서 예시한 것에 한하지 않고, 임의의 디스크 매체이어도 된다. 이들의 경우에도, 2개 이상의 복수의 사양에 기초하여 레이저의 조사 양태를 제어할 때에는, 지연 신호 생성 회로에 의해 생성되는 지연 신호를 이용하는 것은 유효하다.

Claims (7)

  1. 지연 신호 생성 장치에 있어서,
    직렬로 접속되고, 각각이 제어 전압에 따라 지연량이 제어되는 복수의 제1 지연 소자를 포함하며, 입력 신호를 단계적으로 지연하는 지연 회로와,
    상기 지연 회로에 접속되고, 상기 제어 전압을 생성하고, 상기 제어 전압을 상기 복수의 제1 지연 소자에 공급하는 지연량 제어 회로와,
    상기 지연 회로에 접속되고, 상기 복수의 제1 지연 소자 중 어느 하나의 출력을 선택하여 소정의 지연량을 갖는 지연 신호를 생성하는 셀렉터
    를 구비하고,
    상기 지연량 제어 회로는,
    복수의 제2 지연 소자로서, 각각이 상기 제1 지연 소자와 동일한 구성을 갖고, 상기 복수의 제1 지연 소자의 수에 기초하는 개수로 링 형상으로 접속된 복수의 제2 지연 소자를 포함하는 전압 제어 발진기와,
    상기 전압 제어 발진기에 접속되고, 상기 전압 제어 발진기의 출력 신호를 제1 분주비로 분주하여 제1 분주 신호를 생성하는 제1 분주기와,
    소정의 기준 클럭 신호를 제2 분주비로 분주하여 제2 분주 신호를 생성하는 제2 분주기와,
    상기 제1 분주기 및 제2 분주기에 접속되고, 상기 제1 분주 신호의 위상과 제2 분주 신호의 위상을 비교하여 비교 신호를 생성하는 위상 비교기와,
    상기 위상 비교기에 접속되고, 상기 비교 신호에 응답하여 상기 제어 전압을 생성하는 필터 회로를 포함하고,
    상기 지연량 제어 회로는, 상기 제1 분주비에 대한 상기 제2 분주비의 비인 분주 비율을 변경하는 것에 의해 상기 지연 회로의 1개의 제1 지연 소자의 지연량을 변경하는 지연 신호 생성 장치.
  2. 제1항에 있어서,
    상기 지연량 제어 회로는, 상기 기준 클럭 신호를 1/m(m은 자연수)으로 분주할 때, 제1 지연 신호를 생성하기 위한 제1 제어 신호를 생성하고, 상기 기준 클럭 신호를 1/n(n은 자연수이고, 또한 n<m)으로 분주할 때, 제2 지연 신호를 생성하기 위한 제2 제어 신호를 생성하고,
    상기 지연 회로는, m 개의 제1 지연 소자를 포함하며,
    상기 지연량 제어 회로는, 상기 제2 지연 신호가 생성될 때, 상기 지연 회로의 1개의 제1 지연 소자의 지연량을 상기 기준 클럭 신호의 주기의 1/n으로 설정하고,
    상기 제2 지연 신호가 생성될 때, 상기 셀렉터는, n개의 제1 지연 소자 중 어느 하나의 출력을 선택하는 지연 신호 생성 장치.
  3. 제2항에 있어서,
    상기 전압 제어 발진기는, m/2개의 제2 지연 소자를 포함하고,
    상기 지연량 제어 회로는, 상기 제2 지연 신호가 생성될 때, 상기 분주 비율을 m/n으로 설정하는 지연 신호 생성 장치.
  4. 소정의 변조 처리가 실시된 변조 데이터를 취득하고, 서로 다른 적어도 2개의 디스크 매체에 대한 기록 펄스를 생성하는 장치로서, 상기 기록 펄스 생성 장치는,
    각각이 입력 신호를 단계적으로 지연하는 복수의 지연 회로로서, 그 각각이, 직렬로 접속되고 각각이 제어 전압에 따라 지연량이 제어되는 복수의 제1 지연 소자를 포함하는 복수의 지연 회로와,
    상기 복수의 지연 회로에 접속되고, 상기 제어 전압을 생성하고, 상기 제어 전압을 각 지연 회로의 복수의 제1 지연 소자에 공급하는 지연량 제어 회로와,
    상기 복수의 지연 회로 각각에 대응하여 접속되고, 각각이 관련된 지연 회로의 복수의 제1 지연 소자 중 어느 하나의 출력을 선택하여 소정의 지연량을 갖는 지연 신호를 생성하는 복수의 셀렉터와,
    상기 복수의 셀렉터에 접속되고, 각 셀렉터의 지연 신호를 논리 합성하여 상기 기록 펄스를 생성하는 논리 회로
    를 구비하고,
    상기 지연량 제어 회로는, 상기 제어 전압을 변경함으로써 각 지연 회로의 1개의 제1 지연 소자의 지연량을 변경하는 기록 펄스 생성 장치.
  5. 제4항에 있어서,
    상기 지연량 제어 회로는,
    복수의 제2 지연 소자로서, 각각이 상기 제1 지연 소자와 동일한 구성을 갖고, 상기 복수의 제1 지연 소자의 수에 기초한 개수로 링 형상으로 접속된 복수의 제2 지연 소자를 포함하는 전압 제어 발진기와,
    상기 전압 제어 발진기에 접속되고, 상기 전압 제어 발진기의 출력 신호를 제1 분주비로 분주하여 제1 분주 신호를 생성하는 제1 분주기와,
    소정의 기준 클럭 신호를 제2 분주비로 분주하여 제2 분주 신호를 생성하는 제2 분주기와,
    상기 제1 분주기 및 제2 분주기에 접속되고, 상기 제1 분주 신호의 위상과 제2 분주 신호의 위상을 비교하여 비교 신호를 생성하는 위상 비교기와,
    상기 위상 비교기에 접속되고, 상기 비교 신호에 응답하여 상기 제어 전압을 생성하는 필터 회로를 포함하며,
    상기 지연량 제어 회로는, 상기 제1 분주비에 대한 상기 제2 분주비의 비인 분주 비율을 변경함으로써 상기 각 지연 회로의 1개의 제1 지연 소자의 지연량을 변경하는 기록 펄스 생성 장치.
  6. 제5항에 있어서,
    상기 논리 회로는, 상기 기준 클럭 신호가 1/m(m은 자연수)으로 분주되었을 때, 그 분주비에 따라 제어된 펄스 폭을 갖는 제1 기록 펄스 신호를 생성하고, 상기 기준 클럭 신호가 1/n(n은 자연수이고, 또한, n<m)으로 분주되었을 때, 그 분주비에 따라 제어된 펄스 폭을 갖는 제2 기록 펄스 신호를 생성하고,
    상기 복수의 지연 회로 각각은, m 개의 제1 지연 소자를 포함하며,
    상기 지연량 제어 회로는, 상기 제2 기록 펄스 신호가 생성될 때, 각 지연 회로의 1개의 제1 지연 소자의 지연량을 상기 기준 클럭 신호의 주기의 1/n로 설정하고,
    상기 제2 기록 펄스 신호가 생성될 때, 각 셀렉터는 n개의 제1 지연 소자 중 어느 하나의 출력을 선택하는 기록 펄스 생성 장치.
  7. 제6항에 있어서,
    상기 전압 제어 발진기는, m/2개의 제2 지연 소자를 포함하고,
    상기 지연량 제어 회로는, 상기 제2 기록 펄스가 생성될 때, 상기 분주 비율을 m/n으로 설정하는 기록 펄스 생성 장치.
KR1020047010378A 2002-11-07 2003-11-07 지연 신호 생성 장치 및 기록 펄스 생성 장치 KR100589573B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00323785 2002-11-07
JP2002323785A JP2004159161A (ja) 2002-11-07 2002-11-07 遅延信号生成装置及び記録パルス生成装置
PCT/JP2003/014206 WO2004042721A1 (ja) 2002-11-07 2003-11-07 遅延信号生成装置及び記録パルス生成装置

Publications (2)

Publication Number Publication Date
KR20040072692A true KR20040072692A (ko) 2004-08-18
KR100589573B1 KR100589573B1 (ko) 2006-06-14

Family

ID=32310424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047010378A KR100589573B1 (ko) 2002-11-07 2003-11-07 지연 신호 생성 장치 및 기록 펄스 생성 장치

Country Status (6)

Country Link
US (1) US7471128B2 (ko)
JP (1) JP2004159161A (ko)
KR (1) KR100589573B1 (ko)
CN (1) CN1685421A (ko)
TW (1) TWI241775B (ko)
WO (1) WO2004042721A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035581B1 (ko) * 2004-12-30 2011-05-19 매그나칩 반도체 유한회사 다중 위상 클럭 출력용 지연동기루프
KR101038368B1 (ko) * 2007-08-13 2011-06-01 엔비디아 코포레이션 핀 프로그램가능 지연 셀, 일반 플렉서블 타이머 및 집적 회로
KR101383223B1 (ko) * 2012-08-22 2014-04-14 연세대학교 산학협력단 지연 회로 및 지연 제어 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60033762T2 (de) * 1999-05-19 2007-11-29 Koninklijke Philips Electronics N.V. Verbrauchsarmer mehrfrequenzoszillator für telekommunikations-ic's
TWI240256B (en) * 2003-01-03 2005-09-21 Mediatek Inc High speed optical recording apparatus
KR100663329B1 (ko) * 2004-09-24 2007-01-02 고려대학교 산학협력단 주파수 체배기
CN100524482C (zh) * 2004-12-28 2009-08-05 松下电器产业株式会社 光盘装置
KR100705514B1 (ko) 2005-01-11 2007-04-13 이디텍 주식회사 고리형 가변 지연기를 이용한 디엘엘 기반 주파수 합성장치 및 방법
EP2383839A2 (en) * 2005-04-18 2011-11-02 Agency for Science, Technology and Research Transmitter and receiver comprising a time delay apparatus
US20060239166A1 (en) * 2005-04-20 2006-10-26 Chih-Ching Yu Method of determining a write strategy
GB2429590A (en) * 2005-08-23 2007-02-28 Zarlink Semiconductor Ltd Variable delay circuit
DE112007000758B4 (de) * 2006-03-31 2011-04-14 Anritsu Corp., Atsugi-shi Datensignal-Erzeugungsvorrichtung #
JP4892402B2 (ja) * 2007-04-25 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5072540B2 (ja) * 2007-11-01 2012-11-14 三洋電機株式会社 光記録媒体、光記録装置および光再生装置
JP2009239894A (ja) * 2008-03-03 2009-10-15 Seiko Epson Corp パルス発生回路及び通信装置
JP5304280B2 (ja) * 2009-01-30 2013-10-02 株式会社ニコン 位相調整装置およびカメラ
KR101103065B1 (ko) 2010-02-25 2012-01-06 주식회사 하이닉스반도체 딜레이 회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2573787B2 (ja) * 1993-05-18 1997-01-22 株式会社メガチップス パルス幅変調回路
JPH07201136A (ja) * 1993-12-28 1995-08-04 Sony Corp 位相量選択可能なディレーライン
JP3640407B2 (ja) * 1993-12-28 2005-04-20 ソニー株式会社 電圧制御発振器およびディスク装置
JP3477803B2 (ja) * 1994-03-18 2003-12-10 ソニー株式会社 ディレー用デバイス及び遅延位相出力装置
US6160456A (en) * 1999-06-14 2000-12-12 Realtek Semiconductor Corp. Phase-locked loop having adjustable delay elements
JP3528692B2 (ja) * 1999-07-30 2004-05-17 株式会社日立製作所 情報記録再生装置、レーザドライバ、および、レーザドライバの駆動方法
US6535043B2 (en) * 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
JP2002076858A (ja) * 2000-08-29 2002-03-15 Sanyo Electric Co Ltd タイミング信号生成回路
JP2002197657A (ja) * 2000-12-22 2002-07-12 Sanyo Electric Co Ltd データ記録装置及びデータ記録制御装置
JP2002353809A (ja) * 2001-05-28 2002-12-06 Mitsubishi Electric Corp クロック発生回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035581B1 (ko) * 2004-12-30 2011-05-19 매그나칩 반도체 유한회사 다중 위상 클럭 출력용 지연동기루프
KR101038368B1 (ko) * 2007-08-13 2011-06-01 엔비디아 코포레이션 핀 프로그램가능 지연 셀, 일반 플렉서블 타이머 및 집적 회로
KR101383223B1 (ko) * 2012-08-22 2014-04-14 연세대학교 산학협력단 지연 회로 및 지연 제어 방법

Also Published As

Publication number Publication date
US7471128B2 (en) 2008-12-30
US20050174911A1 (en) 2005-08-11
TWI241775B (en) 2005-10-11
CN1685421A (zh) 2005-10-19
TW200427227A (en) 2004-12-01
WO2004042721A1 (ja) 2004-05-21
JP2004159161A (ja) 2004-06-03
KR100589573B1 (ko) 2006-06-14

Similar Documents

Publication Publication Date Title
KR100589573B1 (ko) 지연 신호 생성 장치 및 기록 펄스 생성 장치
KR100297789B1 (ko) 다양한 형태의 광기록 매체에 적합한 기록 펄스 발생 방법 및이에 적합한 기록장치
US6909678B2 (en) Method of consecutive writing on recordable disc
US6775217B1 (en) Multi-stage ring oscillator for providing stable delays on EFM data pulses for recording CD-R and CD-RW medium
KR100414628B1 (ko) Ｐｌｌ 회로
KR100385405B1 (ko) 펄스 폭 제어 회로
JP4159338B2 (ja) 書き込みパルス生成回路
JP3547984B2 (ja) パルス幅制御回路及びディスク記録制御回路
JP2003123403A (ja) 記録クロック生成回路
JP2685478B2 (ja) 情報記録再生方法，情報記録担体及び情報記録再生装置
JP4252175B2 (ja) 光ディスクに対する情報記録装置
JPH11273252A (ja) パルス幅制御回路及びディスク記録制御回路
US5991250A (en) Optical disc recording method and apparatus for recording clock stabilization information on a portion of a unit block adjacent a discontinuous recording position
EP1217619A2 (en) Data recording device and data recording control device
JP3640407B2 (ja) 電圧制御発振器およびディスク装置
JP3843103B2 (ja) パルス幅制御回路
KR100501687B1 (ko) 광학기록/재생장치의 기록영역 검출장치 및 그의 검출방법
JP3843104B2 (ja) パルス幅制御回路
KR20030065062A (ko) 링 오실레이터를 이용한 광기록매체 기록 펄스 발생 장치및 방법
KR100563563B1 (ko) 광기록매체용 기록펄스발생장치
US20050232029A1 (en) Write pulse generation for recording on optical media
JPH05183431A (ja) 位相同期回路
KR20040075758A (ko) 클럭 생성 장치
JP2007295407A (ja) パラレル／シリアル変換回路、光出力制御回路、および光記録装置
JPH0836839A (ja) 光ディスク記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee