KR101383223B1 - 지연 회로 및 지연 제어 방법 - Google Patents

지연 회로 및 지연 제어 방법 Download PDF

Info

Publication number
KR101383223B1
KR101383223B1 KR1020120091899A KR20120091899A KR101383223B1 KR 101383223 B1 KR101383223 B1 KR 101383223B1 KR 1020120091899 A KR1020120091899 A KR 1020120091899A KR 20120091899 A KR20120091899 A KR 20120091899A KR 101383223 B1 KR101383223 B1 KR 101383223B1
Authority
KR
South Korea
Prior art keywords
delay
turn
lookup table
transmission gates
combination
Prior art date
Application number
KR1020120091899A
Other languages
English (en)
Other versions
KR20140026680A (ko
Inventor
정성욱
정동훈
류경호
박정현
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020120091899A priority Critical patent/KR101383223B1/ko
Publication of KR20140026680A publication Critical patent/KR20140026680A/ko
Application granted granted Critical
Publication of KR101383223B1 publication Critical patent/KR101383223B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 지연 회로 및 지연 제어 방법에 관한 것으로, 병렬 연결된 전송게이트들; 선형적 지연스텝들에 대응하는 상기 전송게이트들의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블을 생성하는 룩업테이블 생성부; 및 생성된 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 이용하여, 상기 전송게이트들을 제어하기 위한 제어코드를 생성하는 제어코드 생성부를 포함하는 지연 회로를 제공한다.

Description

지연 회로 및 지연 제어 방법{DELAY LINE AND DELAY CONTROL METHOD}
본 발명은 지연 회로 및 지연 제어 방법에 관한 것이다.
일반적으로 지연 회로는 클록(CLOCK) 등의 신호를 원하는 만큼 지연시키는 회로이다. 예를 들어, 지연 고정 루프(DLL; Delay Locked Loop)는 메모리나 고속 회로에서 입출력 신호의 동기를 맞추기 위하여 지연 회로를 가지고 동작한다. 지연 고정 루프는 조지연 회로(CDL; Coarse Delay Line)와 미세지연 회로(FDL; Fine Delay Line)의 두 종류의 지연 회로를 이용하여 지연을 조율한다. 미세지연 회로는 조지연 회로보다 작은 지연을 제어하게 된다. 미세지연 회로는 이의 전체 지연시간이 조지연 회로의 지연 스텝(delay step)을 커버하도록 설계된다.
기존에는 미세지연 회로로서, 커런트 스타브드 인버터(current starved inverter)가 많이 활용되고 있다. 커런트 스타브드 인버터는 턴온(turn on)되는 트랜지스터의 개수에 따른 전류의 공급량을 제어하여, 미세 지연(fine delay)을 얻게 된다. 그런데, 커런트 스타브드 인버터는 지연 제어 코드에 대한 지연 응답이 선형적이지 않다는 문제점을 갖는다. 또한, 하나의 커런트 스타브드 인버터는 좁은 범위의 지연 밖에 제어하지 못하므로, 하나의 조지연 회로의 지연을 제어하기 위해서는 많은 수의 커런트 스타브드 인버터를 필요로 하게 된다. 이는 지연 고정 루프의 최대 동작 주파수를 제한할 뿐 아니라, 공정 변동(process variation)으로 인한 지연 분산(delay variance)을 증가시켜 지연 오차를 커지게 할 수 있다. 이러한 요인들은 지연 회로 간의 미스매치(mismatch)를 증가시켜 지연 고정 루프의 정확도를 떨어뜨릴 수 있다.
본 발명은 선형적 지연 응답을 얻을 수 있는 지연 회로 및 지연 제어 방법을 제공하는 것을 목적으로 한다.
본 발명이 해결하고자 하는 다른 과제는 지연 오차를 줄이고, 최대 동작 주파수를 증가시킬 수 있는 지연 회로 및 지연 제어 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 또 다른 과제는 조지연 회로의 지연 해상도에 따라 적응적으로 미세지연 회로의 지연 스텝들을 결정할 수 있는 지연 회로 및 지연 제어 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급된 과제로 제한되지 않는다. 언급되지 않은 다른 기술적 과제들은 이하의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 지연 회로는, 병렬 연결된 전송게이트들; 선형적 지연스텝들에 대응하는 상기 전송게이트들의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블을 생성하는 룩업테이블 생성부; 및 생성된 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 이용하여, 상기 전송게이트들을 제어하기 위한 제어코드를 생성하는 제어코드 생성부를 포함한다.
본 발명의 일 측면에 따른 지연 회로는, 생성된 상기 룩업테이블을 저장하는 저장부를 더 포함하며, 상기 제어코드 생성부는 소정의 지연스텝에 대응하는 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 상기 저장부로부터 독출하여 상기 제어코드를 생성한다.
본 발명의 일 측면에 따르면, 상기 룩업 테이블 생성부는, 상기 전송게이트들의 합성 저항값들이 선형적으로 나타나도록 하는 상기 전송게이트들의 턴온 조합을 검출함으로써, 상기 룩업테이블을 생성하는 지연 회로가 제공될 수 있다.
본 발명의 일 측면에 따르면, 상기 룩업 테이블 생성부는, 상기 전송게이트들의 모든 턴온 조합에 따른 합성 저항값들을 산출하는 합성저항값 산출부; 상기 합성 저항값들이 선형적으로 나타나는 상기 전송게이트들의 턴온 조합들의 데이터 구간을 검출하는 선형 데이터 구간 검출부; 및 상기 데이터 구간의 상기 전송게이트들의 상기 턴온 조합들 중에서 상기 지연스텝들에 대응하는 상기 전송게이트들의 상기 턴온 조합을 샘플링함으로써, 상기 룩업테이블을 생성하는 샘플링부를 포함하는 지연 회로가 제공될 수 있다.
본 발명의 일 측면에 따른 지연 회로는, 상기 지연스텝들 중의 최대 지연스텝에 기초하여 지연 해상도(Delay Resolution)가 결정되는 조지연 회로(Coarse Delay Line)를 더 포함하고, 상기 선형 데이터 구간 검출부는 상기 조지연 회로의 상기 지연 해상도를 고려하여 상기 데이터 구간을 검출한다.
본 발명의 일 측면에 따른 지연 회로는, 입력단 측에 연결되어 입력 신호를 반전하는 제1 인버터 및 출력단 측에 연결되는 제2 인버터를 더 포함하고, 상기 전송게이트들은 상기 제1 인버터의 출력단자와, 상기 제2 인버터의 입력단자의 사이에 병렬로 연결된다.
본 발명의 일 측면에 따르면, 상기 전송게이트들 각각은, 드레인이 상기 제1 인버터의 상기 출력단자에 연결되고, 소스가 상기 제2 인버터의 상기 입력단자에 연결되는 지연 회로가 제공될 수 있다.
본 발명의 일 측면에 따르면, 상기 전송게이트들 각각은 병렬 연결된 NMOS 및 PMOS를 포함하고, 상기 NMOS 및 상기 PMOS는 드레인이 상기 제1 인버터의 상기 출력단자에 연결되고, 소스가 상기 제2 인버터의 상기 입력단자에 연결되는 지연 회로가 제공될 수 있다.
본 발명의 일 측면에 따르면, 상기 제어코드 생성부는 상기 전송게이트들 각각의 상기 NMOS의 게이트에 상기 제어코드에 대응하는 제어신호를 입력하고, 상기 전송게이트들 각각의 상기 PMOS의 게이트에 상기 제어신호에 대한 반전신호를 입력하는 지연 회로가 제공될 수 있다.
본 발명의 일 측면에 따르면, 상기 전송게이트들 각각은 서로 다른 등가 저항값을 갖는 지연 회로가 제공될 수 있다.
본 발명의 다른 일 측면에 따른 지연 회로는, 병렬 연결된 전송게이트들; 선형적 지연스텝들에 대응하는 상기 전송게이트들의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블을 저장하는 저장부; 및 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 이용하여, 상기 전송게이트들을 제어하기 위한 제어코드를 생성하는 제어코드 생성부를 포함한다.
본 발명의 또 다른 일 측면에 따른 지연 제어 방법은, 병렬 연결된 전송게이트들을 포함하는 지연 회로의 지연 제어 방법에 있어서, 선형적 지연스텝들에 대응하는 상기 전송게이트들의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블을 생성하는 단계; 및 생성된 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 이용하여, 상기 전송게이트들을 제어하기 위한 제어코드를 생성하는 단계를 포함한다.
본 발명의 또 다른 일 측면에 따르면, 상기 룩업테이블을 생성하는 단계는, 상기 전송게이트들의 합성 저항값들이 선형적으로 나타나도록 하는 상기 전송게이트들의 턴온 조합을 검출함으로써, 상기 룩업테이블을 생성하는 단계를 포함한다.
본 발명의 또 다른 일 측면에 따르면, 상기 룩업테이블을 생성하는 단계는, 상기 전송게이트들의 모든 턴온 조합에 따른 합성 저항값들을 산출하는 단계; 상기 합성 저항값들이 선형적으로 나타나는 상기 전송게이트들의 턴온 조합들의 데이터 구간을 검출하는 단계; 및 상기 데이터 구간의 상기 전송게이트들의 상기 턴온 조합들 중에서 상기 지연스텝들에 대응하는 상기 전송게이트들의 상기 턴온 조합을 샘플링함으로써, 상기 룩업테이블을 생성하는 단계를 포함한다.
본 발명의 또 다른 일 측면에 따른 지연 제어 방법은, 상기 전송게이트들 각각의 게이트에 상기 제어코드에 대응하는 제어신호를 입력하는 단계를 더 포함한다.
본 발명의 일 실시예에 의하면, 선형적 지연 응답을 얻을 수 있다.
또한, 본 발명의 일 실시예에 의하면, 지연 오차를 줄이고, 최대 동작 주파수를 증가시킬 수 있다.
또한, 본 발명의 일 실시예에 의하면, 조지연 회로의 지연 해상도에 따라 적응적으로 미세지연 회로의 지연 스텝들을 결정할 수 있다.
도 1은 본 발명의 일 실시예에 따른 지연 회로의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 지연 회로를 구성하는 룩업테이블 생성부의 구성도이다.
도 3은 전송게이트의 일 실시예를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 지연 제어 방법의 흐름도이다.
도 5는 본 발명의 일 실시예에 따라 룩업테이블을 생성하는 것을 설명하기 위한 그래프이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다. 본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및 이 동사의 다양한 활용형들은 언급되지 않은 하나 이상의 다른 구성요소, 단계, 동작 또는 소자의 존재 또는 추가를 배제하지 않는다.
본 발명의 실시예에 따른 지연 회로는 선형적 지연스텝들(linear delay steps)에 대응하는 전송게이트들(transmission gates)의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블(look-up table)을 생성하고, 생성된 룩업테이블의 턴온 조합에 관한 정보를 이용하여 전송게이트들을 제어함으로써, 선형적 지연 응답을 얻을 수 있다.
도 1은 본 발명의 일 실시예에 따른 지연 회로의 구성도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 지연 회로(100)는 사용자 인터페이스부(110), 제어코드 생성부(120), 룩업테이블 생성부(130), 저장부(140), 제1 인버터(IN1), 제2 인버터(IN2) 및 병렬 연결된 전송게이트들(150)을 포함한다.
지연 회로(100)는 입력신호를 소정의 지연 시간만큼 지연시킨 출력신호를 생성할 수 있다. 입력신호는 예를 들어, 클록(clock) 신호일 수 있다. 지연 시간은 턴온되는 전송게이트의 조합에 따라 변화될 수 있다. 지연 회로(100)는 전송게이트들(150)의 게이트에 지연 시간에 대응하는 소정의 제어신호(C1,C2,Cn -1,Cn)를 입력하여 전송게이트들(150)의 각 전송게이트(R1,R2,Rn - 1,Rn)를 선택적으로 턴온(turn-on)시킴으로써, 지연 시간을 제어할 수 있다.
입력신호는 제1 인버터(IN1), 전송게이트들(150) 중에서 턴온된 전송게이트 및 제2 인버터(IN2)를 순차로 경유한다. 제1 인버터(IN1)는 지연 회로(100)의 입력단 측에 연결되어, 입력 신호를 반전하여 출력할 수 있다. 제2 인버터(IN2)는 지연 회로(100)의 출력단 측에 연결되어, 전송게이트들(150)의 출력을 반전하여 출력할 수 있다. 입력신호에 대한 출력신호의 지연 시간은 제1 인버터(IN1)의 지연 시간, 전송게이트들(150)의 지연 시간, 제2 인버터(IN2)의 지연 시간을 모두 합한 값으로 나타난다. 일 실시예에 있어서, 제1 인버터(IN1) 및 제2 인버터(IN2)는 지연 회로(100)의 지연 시간이 예를 들어, 지연 고정 루프(DLL; Delay Locked Loop)의 조지연 회로(CDL; Coarse Delay Line)의 지연 해상도(delay resolution) 이상의 값을 갖도록 하기 위하여 사용될 수 있다.
일 실시예에 있어서, 전송게이트들(150)은 제1 인버터(IN1)의 출력단자에 해당하는 제1 단자(A)와, 제2 인버터(IN2)의 입력단자에 해당하는 제2 단자(B)의 사이에 병렬로 연결될 수 있다. 일 실시예에 있어서, 전송게이트들(150)은 서로 다른 등가저항값(equivalent resistance)을 갖는 n개의 전송게이트(R1,R2,Rn-1,Rn)를 포함할 수 있다. 이때, 각 전송게이트(R1,R2,Rn-1,Rn)의 등가저항값은 각 전송게이트(R1,R2,Rn-1,Rn)의 드레인-소스 간에 단위 전압을 인가한 조건에서, 각 전송게이트(R1,R2,Rn - 1,Rn)를 턴온(turn-on)시켰을 때 각 전송게이트(R1,R2,Rn-1,Rn)에서 발생하는 전력 손실(W)의 역수에 해당하는 값을 의미할 수 있다.
각 전송 게이트(R1,R2,Rn -1,Rn)의 등가저항값은 전송게이트를 구성하는 MOS(Metal Oxide Semiconductor)의 폭(width)에 반비례할 수 있다. 따라서, MOS의 폭을 서로 다른 값을 갖도록 설계함으로써, 각 전송 게이트(R1,R2,Rn -1,Rn)의 등가저항값을 서로 다르게 할 수 있다. 지연 회로(100)의 제1 단자(A)에서 제2 단자(B)로의 신호 전달에 걸리는 지연 시간은 예를 들어, 아래의 식 1과 같이 나타낼 수 있다.
[식 1]
tAB = RAB×CTotal = RAB×(CA+CB)
이때, tAB는 제1 단자(A)에서 제2 단자(B)로의 신호 전달에 걸리는 지연 시간(sec), CTotal은 전체 커패시턴스, RAB는 제1 단자(A)와 제2 단자(B) 사이의 턴온 전송게이트들의 병렬 합성저항값(Ω), CA는 제1 단자(A) 측의 커패시턴스(F), CB는 제2 단자(B) 측의 커패시턴스(F)을 의미한다. 전송 게이트(R1,R2,Rn -1,Rn)의 턴온 조합의 선택에 따라 병렬 합성저항값이 달라지므로, 지연 시간(delay)을 제어할 수 있게 된다.
병렬 합성저항값은 병렬 연결된 n개의 전송게이트(R1,R2,Rn -1,Rn) 중에서 제어신호(C1,C2,Cn -1,Cn)에 따라 턴온(turn-on)되는 전송게이트의 조합에 의해 결정될 수 있다. n개의 전송게이트(R1,R2,Rn -1,Rn) 각각의 등가저항값을 서로 다르게 설계할 경우, 병렬 합성저항값이 최대 2n-1개의 서로 다른 값으로 나타날 수 있으므로, 2n-1개의 서로 다른 지연 시간을 얻을 수 있다.
그런데, 전체 2n-1개의 합성저항값(또는 지연 시간)을 내림차순(또는 올림차순)으로 배열하였을 때, 합성저항값(또는 지연 시간)의 분포가 비선형적인 형태로 나타날 수 있다. 이는 지연 회로(100)의 지연 시간을 선형적으로 제어하기 어렵게 하는 요인이 될 수 있다. 이에 따라, 본 발명의 실시예에 따른 지연 회로(100)는 선형적 지연 응답을 얻도록 하기 위하여, 룩업테이블 생성부(130)를 포함한다. 룩업테이블 생성부(130)는 선형적 지연스텝들(linear delay steps)에 대응하는 전송게이트들(transmission gates)의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블(look-up table)을 생성할 수 있다. 제어코드 생성부(120)는 룩업테이블의 턴온 조합에 관한 정보를 이용하여 전송게이트들(150)을 제어함으로써, 선형적 지연 응답을 얻을 수 있다.
사용자 인터페이스부(110)는 예를 들어, 사용자로부터 전송게이트의 개수, 각 전송게이트(R1,R2,RN-1,RN)의 등가저항값 또는 이에 상응하는 정보를 입력받도록 제공될 수 있다. 이때, 각 전송게이트(R1,R2,RN -1,RN)의 등가저항값에 상응하는 정보는 각 전송게이트(R1,R2,RN-1,RN)의 폭(width) 정보일 수 있다. 사용자 인터페이스부(110)를 통해 등가저항값이 입력되지 않고 폭(width)이 입력된 경우, 각 전송 게이트의 등가저항값은 각 전송게이트를 구성하는 MOS의 폭(width)에 반비례하는 값으로 설정되는 것도 가능하다. 사용자 인터페이스부(110)는 예를 들어, 키보드, 또는 마우스 등을 포함할 수 있다.
제어코드 생성부(120)는 사용자 인터페이스부(110)를 통해 입력된 각 전송게이트(R1,R2,Rn-1,Rn)의 등가저항값을 룩업테이블 생성부(130)로 전송할 수 있다. 룩업테이블 생성부(130)는 선형적 지연스텝들(linear delay steps)에 대응하는 전송게이트들(transmission gates)의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블(look-up table)을 생성할 수 있다. 일 실시예에 있어서, 룩업 테이블 생성부(130)는 전송게이트들(150)의 합성저항값들이 선형적으로 나타나도록 하는 전송게이트들(150)의 턴온 조합을 검출함으로써 룩업테이블을 생성할 수 있다. 룩업테이블 생성부(130)에 의해 생성된 룩업테이블은 저장부(140)에 저장될 수 있다.
예를 들어, 룩업테이블 생성부(130)는 2n-1개의 병렬 합성저항값(또는 지연 시간)을 산출하고, 그 중에서 선형성을 갖는 소정 개수의 합성저항값(또는 지연 시간)을 샘플링함으로써, 선형적 지연스텝들의 룩업테이블을 생성할 수 있다. 이때, 선형적 지연스텝들이란, 각 지연스텝에 해당하는 지연 시간이 선형성을 갖도록 증가 또는 감소한다는 것을 의미할 수 있다. 여기서의 선형성은 반드시 수학적으로 정의된 엄격한 의미의 선형성으로 제한되지 않는다. 예를 들어, 전체 데이터 중에서 상대적으로 비선형적인 데이터를 필터링하여, 선형적 데이터만을 샘플링함으로써, 소정의 기준값(예를 들어, 미리 정해진 표준편차) 내에 속하게 된 지연스텝들도 선형적 지연스텝들로 볼 수 있는 것이다.
도 2는 본 발명의 일 실시예에 따른 지연 회로를 구성하는 룩업테이블 생성부의 구성도이다. 도 2를 참조하면, 룩업테이블 생성부(130)는 합성저항값 산출부(131), 선형 데이터 구간 검출부(132) 및 샘플링부(133)를 포함한다.
합성저항값 산출부(131)는 전송게이트들(150)의 등가저항값들로부터 전송게이트들(150)의 모든 턴온(turn-on) 조합에 따른 합성저항값들을 산출할 수 있다. 예를 들어, 합성저항값 산출부(131)는 서로 다른 n개의 전송게이트(R1,R2,RN-1,RN)의 모든 턴온 조합에 따른 합성저항값들을 최대 2n-1개까지 산출할 수 있다.
선형 데이터 구간 검출부(132)는 합성저항값들이 선형적으로 나타나는 전송게이트들(150)의 턴온 조합들의 데이터 구간을 검출할 수 있다. 일 실시예에 있어서, 선형 데이터 구간 검출부(132)는 합성저항값 산출부(131)에 의해 산출된 전송게이트들(150)의 다양한 턴온 조합에 따른 합성저항값들을 내림차순 또는 올림차순으로 정렬한 다음, 2n-1개의 데이터 중에서 선형성이 큰 데이터 구간을 추출할 수 있다. 이때, 데이터 구간은 지연스텝들의 개수보다 크거나 같은 합성저항값들을 포함할 수 있다. 일 실시예에 있어서, 선형 데이터 구간 검출부(132)는 표준편차가 작은 구간을 선형성이 큰 데이터 구간으로 결정할 수 있다.
일 실시예에 있어서, 선형 데이터 구간 검출부(132)는 조지연 회로(Coarse Delay Line)(미도시)의 지연 해상도를 고려하여 데이터 구간을 검출할 수 있다. 선형 데이터 구간 검출부(132)는 예를 들어, 지연 회로(100)의 지연스텝들 중의 최대 지연스텝의 지연 시간(또는 최대 지연스텝의 지연 시간과 제1 인버터의 지연 시간 및 제2 인버터의 지연 시간을 모두 합한 전체 지연 시간)에 의하여 조지연 회로의 지연 해상도(Delay Resolution)가 커버될 수 있도록, 전체 데이터 중에서 적어도 최대 지연스텝을 포함하도록 하는 데이터 구간을 검출할 수 있다.
샘플링부(133)는 데이터 구간의 전송게이트들(150)의 턴온 조합들 중에서 지연스텝들에 대응하는 전송게이트들(150)의 턴온 조합을 샘플링함으로써 룩업테이블을 생성할 수 있다. 일 실시예에 있어서, 샘플링부(133)는 선형데이터 구간 검출부(132)에 의해 검출된 데이터 구간 중에서 선형적 지연스텝들에 가장 근접한 전송게이트들(150)의 턴온 조합을 샘플링함으로써 룩업테이블을 생성할 수 있다.
다시 도 1을 참조하면, 제어코드 생성부(120)는 룩업테이블 생성부(130)에 의해 생성된 선형적 지연스텝들에 대응하는 룩업테이블(look-up table)의 턴온 조합에 관한 정보를 이용하여, 전송게이트들(150)을 제어하기 위한 제어코드(control code)를 생성할 수 있다. 일 실시예에 있어서, 제어코드 생성부(120)는 미리 정해진 지연스텝에 대응하는 룩업테이블의 턴온 조합에 관한 정보를 저장부(140)로부터 독출하여 제어코드를 생성할 수 있다.
일 실시예에 있어서, 제어코드는 전송게이트의 개수만큼의 비트수로 된 이진 데이터열의 형태로 제공될 수 있다. 일 실시예에 있어서, 제어코드 생성부(120)는 각 전송게이트에 제어코드에 대응하는 제어신호(C1,C2,Cn -1,Cn)를 입력할 수 있다. 제어코드 생성부(120)는 예를 들어 제어코드의 k(k=1,2,...,n)번째 이진 데이터 값이 '1'인 경우 k번째 전송게이트(Rk)로 하이 신호(High Signal)를 입력하여 전송게이트(Rk)를 턴온시키고, 제어코드의 k(k=1,2,...,n)번째 이진 데이터 값이 '0'인 경우 k번째 전송게이트(Rk)로 로우 신호(Low Signal)를 입력하여 전송게이트(Rk)를 턴온시킬 수 있다.
도 3은 전송게이트의 일 실시예를 나타낸다. 도 1 및 도 3을 참조하면, 각 전송게이트(R1,R2,RN-1,RN)는 드레인(D)이 제1 인버터(IN1)의 출력단자에 연결되고, 소스(S)가 제2 인버터(IN2)의 입력단자에 연결된다. 일 실시예에 있어서, 각 전송게이트(R1,R2,RN -1,RN)는 병렬 연결된 NMOS(N-type Metal Oxide Semiconductor) 및 PMOS(P-type Metal Oxide Semiconductor)를 포함한다. 일 실시예에 있어서, NMOS 및 PMOS는 드레인(D)이 제1 인버터(IN1)의 출력단자에 연결되고, 소스(S)가 제2 인버터(IN2)의 입력단자에 연결될 수 있다.
일 실시예에 있어서, 제어코드 생성부(120)는 전송게이트들(150) 각각의 NMOS의 게이트(GN)에 제어코드에 대응하는 제어신호(CN), 예를 들어, 5(V)와 같은 하이 신호(High Signal) 또는 0(V)와 같은 로우 신호(Low Signal)를 입력하고, 전송게이트들(150) 각각의 PMOS의 게이트(Gp)에 제어신호에 대한 반전신호(/CN)를 입력할 수 있다. 이와 같이, NMOS와 PMOS를 병렬 연결한 전송게이트를 사용함으로써, 전송게이트의 턴온/턴오프 동작을 보다 확실히 제어할 수 있으며, 지연 시간을 안정적으로 제어할 수 있다.
일 실시예에 있어서, 제1 단자(A)와 제2 단자(B) 지점에 모스캡(mos cap) 등을 이용하여 전체 커패시턴스(CA+CB)를 증가시킴으로써, 제어할 수 있는 지연 시간의 범위를 넓힐 수 있다. 일 실시예에 있어서, 적절한 전송게이트들(150)의 사이징(sizing) 및 샘플링을 통해, 턴온 전송게이트의 조합에 따른 합성저항값의 변화가 작은 값을 갖는 룩업테이블을 생성함으로써, 지연 선형성을 확보할 수 있을 뿐 아니라, 수 ps 단위의 지연 해상도(delay resolution)를 구현할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 지연 제어 방법에 대해 설명한다. 본 발명의 일 실시예에 따른 지연 제어 방법은, 선형적 지연스텝들에 대응하는 전송게이트들(150)의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블(Look-Up Table)을 생성하는 단계, 및 생성된 룩업테이블의 턴온 조합에 관한 정보를 이용하여 전송게이트들(150)을 제어하기 위한 제어코드를 생성하는 단계를 포함한다.
도 4는 본 발명의 일 실시예에 따른 지연 제어 방법의 흐름도이다. 도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 지연 제어 방법은 전송게이트들(150)의 모든 턴온 조합에 따른 합성 저항값들을 산출하는 단계(S41), 합성 저항값들이 선형적으로 나타나는 전송게이트들(150)의 턴온 조합들의 데이터 구간을 검출하는 단계(S42), 데이터 구간의 전송게이트들(150)의 턴온 조합들 중에서 선형적 지연스텝들에 대응하는 전송게이트들(150)의 턴온 조합을 샘플링함으로써 룩업테이블을 생성하는 단계(S43), 생성된 룩업테이블의 턴온 조합에 관한 정보를 이용하여 전송게이트들(150)을 제어하기 위한 제어코드(Control Code)를 생성하는 단계(S44) 및 전송게이트들(150) 각각의 게이트에 제어코드에 대응하는 제어신호를 입력하는 단계(S45)를 포함한다.
본 발명의 일 실시예에 따른 지연 제어 방법에 대해 구체적인 예를 들어 보다 상세히 설명하면 다음과 같다. 먼저 단계 S41에서, 합성저항값 산출부(131)는 전송게이트들(150)의 모든 턴온 조합에 따른 합성저항값들을 산출한다. 아래의 표 1은 합성저항값 산출부(131)에 의해 산출된 합성저항값들(RAB)을 나타낸다. 이때, R1의 등가저항값은 1(Ω), R2의 등가저항값은 2(Ω), R3의 등가저항값은 3(Ω), R4의 등가저항값은 4(Ω), R5의 등가저항값은 5(Ω), R6의 등가저항값은 6(Ω)으로 설계되었다.
턴온 전송게이트의 개수 턴온 전송게이트의 종류 RAB(Ω)
R1 R2 R3 R4 R5 R6
1 ○
-
-
-
-
-		 -
○
-
-
-
-		 -
-
○
-
-
-		 -
-
-
○
-
-		 -
-
-
-
○
-		 -
-
-
-
-
○		 1.000
2.000
3.000
4.000
5.000
6.000
2 ○
○
○
○
○
-
-
-
-
-
-
-
-
-
-		 ○
-
-
-
-
○
○
○
○
-
-
-
-
-
-		 -
○
-
-
-
○
-
-
-
○
○
○
-
-
-		 -
-
○
-
-
-
○
-
-
○
-
-
○
○
-		 -
-
-
○
-
-
-
○
-
-
○
-
○
-
○		 -
-
-
-
○
-
-
-
○
-
-
○
-
○
○		 0.667
0.750
0.800
0.833
0.857
1.200
1.333
1.429
1.500
1.714
1.875
2.000
2.222
2.400
2.727
3 ○
○
○
○
○
○
○
○
○
○
-
-
-
-
-
-
-
-
-
-		 ○
○
○
○
-
-
-
-
-
-
○
○
○
○
○
○
-
-
-
-		 ○
-
-
-
○
○
○
-
-
-
○
○
○
-
-
-
○
○
○
-		 -
○
-
-
○
-
-
○
○
-
○
-
-
○
○
-
○
○
-
○		 -
-
○
-
-
○
-
○
-
○
-
○
-
○
-
○
○
-
○
○		 -
-
-
○
-
-
○
-
○
○
-
-
○
-
○
○
-
○
○
○		 0.545
0.571
0.588
0.600
0.632
0.652
0.667
0.690
0.706
0.732
0.923
0.968
1.000
1.053
1.091
1.154
1.277
1.333
1.429
1.622
4 ○
○
○
○
○
○
○
○
○
○
-
-
-
-
-		 ○
○
○
○
○
○
-
-
-
-
○
○
○
○
-		 ○
○
○
-
-
-
○
○
○
-
○
○
○
-
○		 ○
-
-
○
○
-
○
○
-
○
○
○
-
○
○		 -
○
-
○
-
○
○
-
○
○
○
-
○
○
○		 -
-
○
-
○
○
-
○
○
○
-
○
○
○
○		 0.480
0.492
0.500
0.513
0.522
0.536
0.561
0.571
0.588
0.619
0.779
0.800
0.833
0.896
1.053
5 ○
○
○
○
○
-		 ○
○
○
○
-
○		 ○
○
○
-
○
○		 ○
○
-
○
○
○		 ○
-
○
○
○
○		 -
○
○
○
○
○		 0.438
0.444
0.455
0.472
0.513
0.690
6 ○ ○ ○ ○ ○ ○ 0.408
위의 표 1에서와 같이, 합성저항값 산출부(131)는 6개의 전송게이트의 모든 턴온 조합에 따른 63(26-1)개의 합성저항값(RAB)을 산출할 수 있다. 이때, 기호 '○'는 전송게이트가 턴온된 것을 나타내고, 기호 '-'는 전송게이트가 턴오프된 것을 나타낸다.
다음으로, 단계 S42에서 선형 데이터 구간 검출부(132)는 합성 저항값들이 선형적으로 나타나는 전송게이트들(150)의 턴온 조합들의 데이터 구간을 검출한다. 이를 위해 선형 데이터 구간 검출부(132)는 전송게이트들(150)의 턴온 조합에 따른 합성저항값의 크기에 따라 데이터를 내림차순 또는 오름차순으로 정렬할 수 있다. 아래의 표 2는 합성저항값의 크기에 따라 데이터를 내림차순으로 정렬하여 차례로 순번 1-63을 부여한 것을 나타낸다.
순번 RAB(Ω) 제어코드 순번 RAB(Ω) 제어코드
1 6.000 000001 33 0.800 011101
2 5.000 000010 34 0.779 011110
3 4.000 000100 35 0.750 101000
4 3.000 001000 36 0.732 100011
5 2.727 000011 37 0.706 100101
6 2.400 000101 38 0.690 100110
7 2.222 000110 39 0.690 011111
8 2.000 010000 40 0.667 110000
9 2.000 001001 41 0.667 101001
10 1.875 001010 42 0.652 101010
11 1.714 001100 43 0.632 101100
12 1.622 000111 44 0.619 100111
13 1.500 010001 45 0.600 110001
14 1.429 010010 46 0.588 110010
15 1.429 001011 47 0.588 101011
16 1.333 010100 48 0.571 110100
17 1.333 001101 49 0.571 101101
18 1.277 001110 50 0.561 101110
19 1.200 011000 51 0.545 111000
20 1.154 010011 52 0.536 110011
21 1.091 010101 53 0.522 110101
22 1.053 010110 54 0.513 110110
23 1.053 001111 55 0.513 101111
24 1.000 100000 56 0.500 111001
25 1.000 011001 57 0.492 111010
26 0.968 011010 58 0.480 111100
27 0.923 011100 59 0.472 110111
28 0.896 010111 60 0.455 111011
29 0.857 100001 61 0.444 111101
30 0.833 100010 62 0.438 111110
31 0.833 011011 63 0.408 111111
32 0.800 100100
표 2에서, 제어코드는 6비트로 이루어져 있으며, 6개의 전송게이트의 턴온/턴오프 조합을 나타낸다. 예를 들어, 순번 32의 제어코드는 '100100'으로서, 전송게이트 R1, R4는 턴온되고, 전송게이트 R2, R3, R5, R6는 턴오프된 것을 나타낸다. 표 2의 실시예는 전송게이트의 턴온 조합에 관한 정보가 제어코드로서 구현된 예를 나타낸다. 이어서, 선형 데이터 구간 검출부(132)는 순번 1-63에 해당하는 전체 데이터 중에서 예를 들어, 표준 편차가 최소로 나타나는 데이터 구간을 추출함으로써, 합성 저항값들이 선형적으로 나타나는 전송게이트들(150)의 턴온 조합들의 데이터 구간을 검출할 수 있다.
도 5는 본 발명의 일 실시예에 따라 룩업테이블을 생성하는 것을 설명하기 위한 그래프이다. 도 5에 도시된 바와 같이, 1 내지 11의 순번에 해당하는 저항값의 분포(NL)는 비선형적으로 나타난다. 따라서, 선형 데이터 구간 검출부(132)는 합성저항값들의 분포가 상대적으로 선형적으로 나타나는 12 내지 63의 순번에 해당하는 데이터 구간(L)을 검출할 수 있다. 일 실시예에 있어서, 선형 데이터 구간 검출부(132)는 합성저항값의 상,하 임계값을 정하여, 적어도 두 임계값 내의 합성저항값을 모두 포함하는 데이터 구간을 검출할 수 있다. 이는 최대 지연 시간을 증가시키기 위해서는 합성저항값이 크게 나타나는 데이터 구간을 포함하도록 검출하는 것이 유리하고, 지연 회로(100)의 지연 해상도를 작은 값으로 설계하기 위해서는 합성저항값이 작게 나타나는 데이터 구간을 포함하도록 검출하는 것이 유리하므로, 최대 지연 시간 및 지연 해상도의 두 가지 요구를 모두 만족시키도록 하기 위함이다.
다음으로, 단계 S43에서 샘플링부(133)는 데이터 구간의 전송게이트들(150)의 턴온 조합들 중에서 선형적 지연스텝들에 대응하는 전송게이트들(150)의 턴온 조합을 샘플링함으로써 룩업테이블을 생성할 수 있다. 아래의 표 3은 샘플링된 룩업테이블의 예를 나타낸다.
지연스텝 순번 RAB(Ω) 제어코드
1 63 0.408 111111
2 57 0.492 111010
3 46 0.588 110010
4 40 0.667 110000
5 35 0.750 101000
6 30 0.833 100010
7 27 0.923 011100
8 24 1.000 100000
9 21 1.091 010101
10 19 1.200 011000
11 18 1.277 001110
12 16 1.333 010100
13 14 1.429 010010
14 13 1.500 010001
15 12 1.622 000111
위 표 3에서와 같이, 샘플링부(133)는 순번 12-63에 해당하는 데이터 구간 중에서 15개의 지연스텝에 대응하는 룩업테이블을 생성할 수 있다. 예를 들어, 샘플링부(133)는 선형적 지연스텝들에 대응하는 룩업테이블을 생성하기 위해, 순번 63에 해당하는 합성저항값 0.408(Ω)으로부터 순번 12에 해당하는 합성저항값 1.622(Ω)에 이르는 15개의 가상의 선형적 합성저항값을 산출하고, 산출한 가상의 선형적 합성저항값에 가장 근접한 합성저항값을 샘플링함으로써, 표 3에서와 같은 룩업테이블을 생성할 수 있다.
다음으로 단계 S44에서, 제어코드 생성부(120)는 생성된 룩업테이블의 턴온 조합에 관한 정보를 이용하여 전송게이트들(150)을 제어하기 위한 제어코드(Control Code)를 생성한다. 예를 들어, 제어코드 생성부(120)는 최대 지연 시간을 얻기 위하여, '000111'의 제어코드를 생성한다. 이에 따라, 제어코드의 6개의 제어비트에 상응하는 제어신호가 각 제어비트에 대응되는 전송게이트(150)의 게이트에 입력되어 전송게이트(150)가 턴온/오프됨으로써, 원하는 지연 시간을 얻을 수 있다.
이상의 실시예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시예들도 본 발명의 범위에 속할 수 있음을 이해하여야 한다. 예를 들어, 본 발명의 실시예에 도시된 각 구성 요소는 분산되어 실시될 수도 있으며, 반대로 여러 개로 분산된 구성 요소들은 결합되어 실시될 수 있다. 따라서, 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.
100: 지연 회로 110: 사용자 인터페이스부
120: 제어코드 생성부 130: 룩업테이블 생성부
131: 합성저항값 산출부 132: 선형 데이터 구간 검출부
133: 샘플링부 140: 저장부
150: 전송게이트들 IN1: 제1 인버터
IN2: 제2 인버터

Claims (15)

  1. 병렬 연결된 전송게이트들;
    선형적 지연스텝들에 대응하는 상기 전송게이트들의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블을 생성하는 룩업테이블 생성부; 및
    생성된 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 이용하여, 상기 전송게이트들을 제어하기 위한 제어코드를 생성하는 제어코드 생성부를 포함하며,
    상기 룩업테이블 생성부는,
    상기 전송게이트들의 합성 저항값들이 선형적으로 나타나도록 하는 상기 전송게이트들의 턴온 조합을 검출함으로써, 상기 룩업테이블을 생성하는 지연 회로.
  2. 제1 항에 있어서,
    생성된 상기 룩업테이블을 저장하는 저장부를 더 포함하며,
    상기 제어코드 생성부는 소정의 지연스텝에 대응하는 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 상기 저장부로부터 독출하여 상기 제어코드를 생성하는 지연 회로.
  3. 삭제
  4. 병렬 연결된 전송게이트들;
    선형적 지연스텝들에 대응하는 상기 전송게이트들의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블을 생성하는 룩업테이블 생성부; 및
    생성된 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 이용하여, 상기 전송게이트들을 제어하기 위한 제어코드를 생성하는 제어코드 생성부를 포함하며,
    상기 룩업테이블 생성부는,
    상기 전송게이트들의 모든 턴온 조합에 따른 합성 저항값들을 산출하는 합성저항값 산출부;
    상기 합성 저항값들이 선형적으로 나타나는 상기 전송게이트들의 턴온 조합들의 데이터 구간을 검출하는 선형 데이터 구간 검출부; 및
    상기 데이터 구간의 상기 전송게이트들의 상기 턴온 조합들 중에서 상기 지연스텝들에 대응하는 상기 전송게이트들의 상기 턴온 조합을 샘플링함으로써, 상기 룩업테이블을 생성하는 샘플링부를 포함하는 지연 회로.
  5. 제4 항에 있어서,
    상기 지연 회로는 상기 지연스텝들 중의 최대 지연스텝에 기초하여 지연 해상도(Delay Resolution)가 결정되는 조지연 회로(Coarse Delay Line)를 더 포함하고,
    상기 선형 데이터 구간 검출부는 상기 조지연 회로의 상기 지연 해상도를 고려하여 상기 데이터 구간을 검출하는 지연 회로.
  6. 병렬 연결된 전송게이트들;
    선형적 지연스텝들에 대응하는 상기 전송게이트들의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블을 생성하는 룩업테이블 생성부; 및
    생성된 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 이용하여, 상기 전송게이트들을 제어하기 위한 제어코드를 생성하는 제어코드 생성부를 포함하며,
    상기 지연 회로는 입력단 측에 연결되어 입력 신호를 반전하는 제1 인버터 및 출력단 측에 연결되는 제2 인버터를 더 포함하고,
    상기 전송게이트들은 상기 제1 인버터의 출력단자와, 상기 제2 인버터의 입력단자의 사이에 병렬로 연결되는 지연 회로.
  7. 제6 항에 있어서,
    상기 전송게이트들 각각은,
    드레인이 상기 제1 인버터의 상기 출력단자에 연결되고, 소스가 상기 제2 인버터의 상기 입력단자에 연결되는 지연 회로.
  8. 제7 항에 있어서,
    상기 전송게이트들 각각은 병렬 연결된 NMOS 및 PMOS를 포함하고,
    상기 NMOS 및 상기 PMOS는 드레인이 상기 제1 인버터의 상기 출력단자에 연결되고, 소스가 상기 제2 인버터의 상기 입력단자에 연결되는 지연 회로.
  9. 제8 항에 있어서,
    상기 제어코드 생성부는 상기 전송게이트들 각각의 상기 NMOS의 게이트에 상기 제어코드에 대응하는 제어신호를 입력하고, 상기 전송게이트들 각각의 상기 PMOS의 게이트에 상기 제어신호에 대한 반전신호를 입력하는 지연 회로.
  10. 제1 항, 제2 항, 제4 항 내지 제9 항 중 어느 한 항에 있어서,
    상기 전송게이트들 각각은 서로 다른 등가 저항값을 갖는 지연 회로.
  11. 병렬 연결된 전송게이트들;
    선형적 지연스텝들에 대응하는 상기 전송게이트들의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블을 저장하는 저장부; 및
    상기 룩업테이블의 상기 턴온 조합에 관한 정보를 이용하여, 상기 전송게이트들을 제어하기 위한 제어코드를 생성하는 제어코드 생성부를 포함하며,
    상기 전송게이트들의 턴온 조합에 관한 정보는,
    상기 전송게이트들의 합성 저항값들이 선형적으로 나타나도록 하는 전송게이트들의 턴온 조합을 나타내는 지연 회로.
  12. 병렬 연결된 전송게이트들을 포함하는 지연 회로의 지연 제어 방법에 있어서,
    선형적 지연스텝들에 대응하는 상기 전송게이트들의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블을 생성하는 단계; 및
    생성된 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 이용하여, 상기 전송게이트들을 제어하기 위한 제어코드를 생성하는 단계를 포함하며,
    상기 룩업테이블을 생성하는 단계는,
    상기 전송게이트들의 합성 저항값들이 선형적으로 나타나도록 하는 상기 전송게이트들의 턴온 조합을 검출함으로써, 상기 룩업테이블을 생성하는 단계를 포함하는 지연 제어 방법.
  13. 삭제
  14. 병렬 연결된 전송게이트들을 포함하는 지연 회로의 지연 제어 방법에 있어서,
    선형적 지연스텝들에 대응하는 상기 전송게이트들의 턴온(turn-on) 조합에 관한 정보를 나타내는 룩업테이블을 생성하는 단계; 및
    생성된 상기 룩업테이블의 상기 턴온 조합에 관한 정보를 이용하여, 상기 전송게이트들을 제어하기 위한 제어코드를 생성하는 단계를 포함하며,
    상기 룩업테이블을 생성하는 단계는,
    상기 전송게이트들의 모든 턴온 조합에 따른 합성 저항값들을 산출하는 단계;
    상기 합성 저항값들이 선형적으로 나타나는 상기 전송게이트들의 턴온 조합들의 데이터 구간을 검출하는 단계; 및
    상기 데이터 구간의 상기 전송게이트들의 상기 턴온 조합들 중에서 상기 지연스텝들에 대응하는 상기 전송게이트들의 상기 턴온 조합을 샘플링함으로써, 상기 룩업테이블을 생성하는 단계를 포함하는 지연 제어 방법.
  15. 제12 항에 있어서,
    상기 전송게이트들 각각의 게이트에 상기 제어코드에 대응하는 제어신호를 입력하는 단계를 더 포함하는 지연 제어 방법.
KR1020120091899A 2012-08-22 2012-08-22 지연 회로 및 지연 제어 방법 KR101383223B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120091899A KR101383223B1 (ko) 2012-08-22 2012-08-22 지연 회로 및 지연 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120091899A KR101383223B1 (ko) 2012-08-22 2012-08-22 지연 회로 및 지연 제어 방법

Publications (2)

Publication Number Publication Date
KR20140026680A KR20140026680A (ko) 2014-03-06
KR101383223B1 true KR101383223B1 (ko) 2014-04-14

Family

ID=50641091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120091899A KR101383223B1 (ko) 2012-08-22 2012-08-22 지연 회로 및 지연 제어 방법

Country Status (1)

Country Link
KR (1) KR101383223B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040072692A (ko) * 2002-11-07 2004-08-18 산요덴키가부시키가이샤 지연 신호 생성 장치 및 기록 펄스 생성 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040072692A (ko) * 2002-11-07 2004-08-18 산요덴키가부시키가이샤 지연 신호 생성 장치 및 기록 펄스 생성 장치

Also Published As

Publication number Publication date
KR20140026680A (ko) 2014-03-06

Similar Documents

Publication Publication Date Title
US7688126B2 (en) Time delay circuit and time to digital converter
Hwang et al. A high-precision time-to-digital converter using a two-level conversion scheme
JP3955150B2 (ja) 位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム
JP4937865B2 (ja) 定電圧回路
US20050174157A1 (en) Variable attenuation network
US9252758B2 (en) Multi-phase phase interpolator
JPWO2010013385A1 (ja) 時間測定回路、時間測定方法、それらを用いた時間デジタル変換器および試験装置
US8035436B2 (en) Passive capacitively injected phase interpolator
Maxim Notice of Violation of IEEE Publication Principles: A 0.16-2.55-GHz CMOS active clock deskewing PLL using analog phase interpolation
DE10154249C1 (de) Analog/Digital-Wandler
US20110001568A1 (en) Integrated circuit with low temperature coefficient and associated calibration method
US20060192705A1 (en) Current source cell and D/A converter using the same
EP3152858B1 (en) Improving linearity of phase interpolators using capacitive elements
US9485084B2 (en) Linearity of phase interpolators by combining current coding and size coding
KR101383223B1 (ko) 지연 회로 및 지연 제어 방법
US6614379B2 (en) Precise differential voltage interpolation analog-to-digital converter having double interpolation using nonlinear resistors
Souliotis et al. Phase interpolator with improved linearity
US7683695B2 (en) Circuits and methods for canceling signal dependent capacitance
CN101908867A (zh) 微延时调整装置及压控振荡器
JPWO2010137095A1 (ja) 抵抗型デジタル／アナログ変換器
JP2010074587A (ja) 電圧比較器
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
US7274238B2 (en) Digital circuit having delay circuit for adjustment of clock signal timing
US20030234686A1 (en) Impedance matching circuit
US20100073037A1 (en) Output impedance control circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee