JP2003123403A - 記録クロック生成回路 - Google Patents

記録クロック生成回路

Info

Publication number
JP2003123403A
JP2003123403A JP2001312141A JP2001312141A JP2003123403A JP 2003123403 A JP2003123403 A JP 2003123403A JP 2001312141 A JP2001312141 A JP 2001312141A JP 2001312141 A JP2001312141 A JP 2001312141A JP 2003123403 A JP2003123403 A JP 2003123403A
Authority
JP
Japan
Prior art keywords
phase
signal
recording clock
phase difference
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001312141A
Other languages
English (en)
Inventor
Takahiro Enoi
高宏 朴井
Takahiro Ochi
隆浩 越智
Yoshinori Miyata
美模 宮田
Yutaka Murata
豊 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001312141A priority Critical patent/JP2003123403A/ja
Priority to US10/215,159 priority patent/US6674330B2/en
Publication of JP2003123403A publication Critical patent/JP2003123403A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing
    • G11B7/0053—Reproducing non-user data, e.g. wobbled address, prepits, BCA
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 ＤＶＤ−Ｒなどの光ディスクから読み出され
たウォブル信号から、隣接トラック間のクロストークの
影響なく、記録用クロック信号を生成することを可能と
する。 【解決手段】 クロストークの影響を受けたウォブル信
号と正しい位相情報を持ったプリピット信号間の位相差
を第２の位相比較器６によって検出する。この検出した
位相差信号を用いて位相差調整回路５によりこの位相差
ＡだけずらしたＶＣＯＯＵＴ１を作成し、第1の位相比
較器１に返し、正確な記録クロック生成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光ディスク等から
読み出されたウォブル信号から、隣接トラック間のクロ
ストークの影響なく、記録用クロック信号を生成するこ
とを可能とした記録クロック生成回路に関するものであ
る。
【０００２】
【従来の技術】以下、従来の記録クロック生成回路につ
いて図４を参照しながら説明する。
【０００３】図４は従来の記録クロック生成回路の構成
を示す回路図である。図４において、１はウォブル信号
とＰＬＬ内部生成信号ＶＣＯＯＵＴとの位相差を検出す
る第1の位相比較器、２は前記位相比較器１の出力を平
滑化する第１のフィルタ、３は前記平滑化された信号に
応じて発振するＶＣＯ回路、４は前記出力を分周する分
周器である。
【０００４】なお、ウォブル信号とは、ディスク上のト
ラックに物理的に書かれているものから読み出される記
録クロック生成のための信号である。
【０００５】この従来の記録クロック生成回路では、第
1の位相比較器１の位相差が第１のフィルタ２の入力に
接続され、第１のフィルタ２の平滑化後の出力が入力信
号に応じて発振するＶＣＯ回路３の入力に接続され、Ｖ
ＣＯ回路３の出力が分周器４を経由して、第1の位相比
較器１の入力に接続されている。
【０００６】以上のように構成された従来の記録クロッ
ク生成回路について、以下、その動作について説明す
る。ウォブル入力信号とＰＬＬ内部生成信号ＶＣＯＯＵ
Ｔとの位相差を第1の位相比較器１により検出し、その
出力を第１のフィルタ２を用いて平滑化する。次に、平
滑化後の信号は、入力値に応じて発振するＶＣＯ回路３
により周波数に変換され、分周器４を経由して第1の位
相比較器１に入力される。つまり、ウォブル信号とＰＬ
Ｌ内部生成信号ＶＣＯＯＵＴの位相が揃うようにフィー
ドバックをかけて動作をさせる。
【０００７】また、記録クロックは、分周器がＮ分周の
場合、ＶＣＯＯＵＴのＮ逓倍の周波数で、且つウォブル
入力信号に同期するように生成される。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、入力されるウォブル信号自体が、隣接す
るトラック間の干渉により位相がずれてしまっているた
め、正確な記録クロックが生成できないという課題があ
った。
【０００９】これに関してのタイミングを図５を用いて
説明する。クロストークの影響によりウォブル信号がず
れた時、記録クロックはウォブル信号に同期して作成さ
れるため、正常時の記録クロックの位相とは異なり、図
５記載のクロストーク影響時のようなずれた位相を持つ
記録クロックが作成される。なお、点線ａで示す状態が
正常時である。
【００１０】本発明は上記従来の問題点を解決するもの
で、クロストークの影響による位相差を検出するための
第２の位相比較器と位相調整回路を搭載することによ
り、クロストークの影響のない記録クロック生成回路を
提供することを目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するため
に、本発明の記録クロック生成回路は、従来の記録クロ
ック生成回路に加え、ウォブル信号とプリプット信号と
の位相差を検出する第２の位相比較器と、その位相差だ
け位相をシフトさせる位相調整回路からなる構成を有し
ている。
【００１２】
【発明の実施の形態】以下、本発明の第１の実施の形態
について図面を参照しながら説明する。
【００１３】図１は本発明の第１の実施の形態における
記録クロック生成回路の構成を示す回路図である。図１
において、符号１〜４でそれぞれ示すブロックは図４に
示した同符号のブロックに対応する。１はウォブル信号
とＰＬＬ内部生成信号ＶＣＯＯＵＴとの位相差を検出す
る第1の位相比較器、２は前記出力を平滑化する第１の
フィルタ、３は前記平滑化された信号に応じて発振する
ＶＣＯ回路、４は前記出力を分周する分周器である。５
は分周後の出力に対して位相をシフトさせる働きを持つ
位相調整回路、６はウォブル信号とプリピット信号の位
相差を検出する第２の位相比較器である。
【００１４】この本発明の第１の実施の形態における記
録クロック生成回路では、第1の位相比較器１の位相差
が第１のフィルタ２の入力に接続され、第１のフィルタ
２の平滑化後の出力が入力信号に応じて発振するＶＣＯ
回路３の入力に接続され、ＶＣＯ回路３の出力が分周器
４で分周され、位相調整回路５を経由して第1の位相比
較器１の入力に接続されている。また、位相調整回路５
へは、ウォブル信号とプリピット信号の位相差を検出す
る第２の位相比較器６の出力が接続されている。
【００１５】以上のように構成された本発明の第１の実
施の形態における記録クロック生成回路について、以
下、その動作について説明する。ウォブル信号とＰＬＬ
内部生成信号ＶＣＯＯＵＴ１との位相差を第1の位相比
較器１により検出し、その出力を第１のフィルタ２を用
いて平滑化する。次に、平滑化後の信号は、入力値に応
じて発振するＶＣＯ回路３により周波数に変換され、分
周器４で分周された信号ＶＣＯＯＵＴは、位相調整回路
５で位相調整されて第1の位相比較器１に返される。な
お、位相調整回路５への位相差信号は、ウォブル信号と
ディスク上に書かれた位相情報を持つプリピット信号と
を第２の位相比較器で検出したものが出力される。
【００１６】これに関してのタイミングを図２を用いて
説明する。まず、クロストークの影響を受けたウォブル
信号と正しい位相情報を持つ信号であるプリピット信号
間の位相差を検出する。この検出した位相差をＡとする
と、分周後の信号であるＶＣＯＯＵＴを、位相差調整信
号５によりこの位相差ＡだけずらしたＶＣＯＯＵＴ１を
作成し、第1の位相比較器１に返すようにする。これに
より、記録クロックはウォブル信号がクロストークの影
響を受けた場合でも正確に生成することができる。な
お、同図２（イ）において、点線ｂは正常時のものであ
る。
【００１７】以上のように、この実施の形態によれば、
第２の位相比較器６と位相調整回路５を有する構成によ
り、ウォブル信号とプリピット間の位相差を検出し、分
周出力ＶＣＯＯＵＴの位相差をずらすことにより、クロ
ストークの影響のない記録クロック生成回路を提供する
ことができる。
【００１８】なお、今回、分周器４と位相調整回路５と
ブロックを分けて説明したが、１つのブロックとしてま
とめても同じことである。また、プリピット信号はウォ
ブル信号の８周期に1個の割合でしか出現しないので、
プリピット信号自体から記録クロックを生成することは
できない。
【００１９】次に、本発明の第２の実施の形態について
図面を参照しながら説明する。
【００２０】図３は本発明の第２の実施の形態における
記録クロック生成回路の構成を示す回路図である。図３
において、符号１〜４で示すブロックは図１に示した同
符号のブロックに対応する。異なるのは位相比較回路６
の出力が第２のフィルタ７を介して位相調整回路５へ入
力されるように構成した点である。なお、この第２のフ
ィルタは低域フィルタなどが用いられる。
【００２１】以上のように構成された本発明の第２の実
施の形態における記録クロック生成回路について、以
下、その動作を説明する。この回路の動作としては、本
発明の第１の実施の形態と大略同様であるが、第２の位
相比較器６の出力である位相差信号を第２のフィルタ７
によりフィルタした後、位相調整回路５に出力するよう
にした点が異なる。したがって、生成する記録クロック
に関しては、第１の実施の形態と同じになるが、ウォブ
ル信号またはプリピット信号間の位相差の変化が大きい
場合、第２の位相比較器６による位相差をフィルタして
位相調整回路５へ出力することにより、位相差の急激な
変化を緩和させることができる。
【００２２】以上のように、この実施の形態によれば、
第２の位相比較器６の位相差が、大きい場合、この記録
クロック生成回路を不安定にさせ、極端な場合はフィー
ドバックループのロックが外れるのを防止する働きをす
ることにより、安定な記録クロック生成回路を提供する
ことができる。
【００２３】
【発明の効果】上記説明から明らかなように、本発明
は、第２の位相比較器によりウォブル信号とプリプット
信号との位相差を検出し、その位相差だけ位相調整回路
により分周出力を位相シフトさせて正確な記録クロック
を生成することにより、隣接トラック間の干渉の影響を
なくすことができる優れた記録クロック生成回路を実現
するものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における記録クロッ
ク生成回路の構成を示す図
【図２】本発明の第１の実施の形態における記録クロッ
ク生成回路のタイミングを示す図
【図３】本発明の第２の実施の形態における記録クロッ
ク生成回路の構成を示す図
【図４】従来の記録クロック生成回路の構成を示す図
【図５】従来の記録クロック生成回路のタイミングを示
す図
【符号の説明】
１ 第1の位相比較器 ２ 第1のフィルタ ３ ＶＣＯ回路 ４ 分周器 ５ 位相調整回路 ６ 第２の位相比較器 ７ 第２のフィルタ
フロントページの続き (72)発明者 宮田 美模 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 村田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5D044 BC04 CC04 GM03 GM14 5D090 CC01 EE15 FF07

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ウォブル信号とＰＬＬ内部生成信号との
    位相差を検出する第1の位相比較器と、前記第1の位相比
    較器の出力を平滑化する第１のフィルタと、前記平滑化
    された信号に応じて発振するＶＣＯ回路と、前記ＶＣＯ
    回路の出力を分周する分周器と、前記分周器の出力を位
    相調整する位相調整回路と、前記ウォブル信号とプリピ
    ット信号の位相差を検出して前記位相調整回路へ位相差
    信号を出力する第２の位相比較器とを備えた記録クロッ
    ク生成回路。
  2. 【請求項２】 前記位相調整回路と前記第２の位相比較
    器との間に第２のフィルタを備えたことを特徴とする請
    求項１記載の記録クロック生成回路。
JP2001312141A 2001-10-10 2001-10-10 記録クロック生成回路 Pending JP2003123403A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001312141A JP2003123403A (ja) 2001-10-10 2001-10-10 記録クロック生成回路
US10/215,159 US6674330B2 (en) 2001-10-10 2002-08-08 Recording clock generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001312141A JP2003123403A (ja) 2001-10-10 2001-10-10 記録クロック生成回路

Publications (1)

Publication Number Publication Date
JP2003123403A true JP2003123403A (ja) 2003-04-25

Family

ID=19130847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001312141A Pending JP2003123403A (ja) 2001-10-10 2001-10-10 記録クロック生成回路

Country Status (2)

Country Link
US (1) US6674330B2 (ja)
JP (1) JP2003123403A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859961B2 (en) 2006-07-19 2010-12-28 Sony Corporation Optical disk recording method and optical disk recording apparatus
JP4835950B2 (ja) * 2005-04-13 2011-12-14 日本電気株式会社 ウォブル信号の信号処理方法、光ディスクの記録及び再生方法、光ディスク装置、プログラム、及び記録媒体

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3978130B2 (ja) * 2002-12-26 2007-09-19 株式会社日立製作所 記録方法、ディスク記録装置
KR20040092649A (ko) * 2003-04-24 2004-11-04 엘지전자 주식회사 광디스크의 복사 방지 정보 관리방법
KR100974448B1 (ko) * 2003-04-24 2010-08-10 엘지전자 주식회사 광디스크의 복사 방지 정보 관리방법
KR100974449B1 (ko) * 2003-04-24 2010-08-10 엘지전자 주식회사 광디스크의 복사 방지 정보 관리방법
US7149914B1 (en) * 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
KR100994994B1 (ko) * 2004-08-10 2010-11-18 삼성전자주식회사 워블 신호 검출에 기대된 주파수를 이용하는 광디스크 저장 시스템 및 방법
US7564313B2 (en) * 2004-08-13 2009-07-21 Mediatek Inc. Phase locked loop for controlling a recording device and method thereof
US7075375B2 (en) * 2004-08-13 2006-07-11 Mediatek Incorporation Phase locked loop for controlling an optical recording device and method thereof
US20070086286A1 (en) * 2005-10-17 2007-04-19 Bing-Yu Hsieh Wobble signal synthesizer and method for generating synthesized wobble signal synchronized with physical wobble signal through comparing phases of both land pre-pit signal and synthesized wobble signal with a reference clock

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3787015B2 (ja) * 1997-04-14 2006-06-21 三菱電機株式会社 ディスク回転制御装置
JP3720197B2 (ja) 1998-08-20 2005-11-24 パイオニア株式会社 位相比較装置
JP2001126250A (ja) * 1999-10-27 2001-05-11 Matsushita Electric Ind Co Ltd 光ディスク装置
JP3407197B2 (ja) * 1999-11-26 2003-05-19 松下電器産業株式会社 ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
JP3532861B2 (ja) * 2001-02-06 2004-05-31 松下電器産業株式会社 Ｐｌｌ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4835950B2 (ja) * 2005-04-13 2011-12-14 日本電気株式会社 ウォブル信号の信号処理方法、光ディスクの記録及び再生方法、光ディスク装置、プログラム、及び記録媒体
US7859961B2 (en) 2006-07-19 2010-12-28 Sony Corporation Optical disk recording method and optical disk recording apparatus

Also Published As

Publication number Publication date
US20030067356A1 (en) 2003-04-10
US6674330B2 (en) 2004-01-06

Similar Documents

Publication Publication Date Title
JPH1173645A (ja) 光ディスク装置
JPH1173739A (ja) Ｐｌｌ回路
JPH04142812A (ja) 位相同期回路
EP0952669B1 (en) Phase comparison circuit
JP2003123403A (ja) 記録クロック生成回路
JPH02257718A (ja) デジタルフェーズロックループ
USRE38045E1 (en) Data compensation/resynchronization circuit for phase lock loops
US20080290916A1 (en) System Clock Generation Circuit
US20080292629A1 (en) System Clock Generation Circuit
JP3926368B2 (ja) 位相誤同期検出回路
JPH05327488A (ja) 位相同期回路における同期外れ検出回路
JPH06326697A (ja) ビットクロック再生装置
JP3514255B2 (ja) Ｖｃｏ回路、ｐｌｌ回路、及び、情報記録装置
US6980499B1 (en) Data recording clock signal generator for generating a recording clock signal for recording data on a recordable medium
JPH09326691A (ja) 位相ロックループ回路
JPH05183431A (ja) 位相同期回路
JPH0247653Y2 (ja)
JP2581980B2 (ja) ディジタル位相比較器
JPH0632165B2 (ja) ピツチコントロ−ル装置
JPH1188156A (ja) クロック生成用ｐｌｌ回路
JP2556542B2 (ja) 同期回路
JPH07120944B2 (ja) Ｐｌｌ回路
JPS60262232A (ja) 同期回路システム
KR20070026543A (ko) 시스템 클록 발생 회로
JPS63131633A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050301