TWI241775B - Delay signal generator and record pulse generator - Google Patents

Delay signal generator and record pulse generator Download PDF

Info

Publication number
TWI241775B
TWI241775B TW092131027A TW92131027A TWI241775B TW I241775 B TWI241775 B TW I241775B TW 092131027 A TW092131027 A TW 092131027A TW 92131027 A TW92131027 A TW 92131027A TW I241775 B TWI241775 B TW I241775B
Authority
TW
Taiwan
Prior art keywords
delay
circuit
signal
frequency divider
mentioned
Prior art date
Application number
TW092131027A
Other languages
English (en)
Other versions
TW200427227A (en
Inventor
Toshiyuki Shutoku
Shinichiro Tomisawa
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200427227A publication Critical patent/TW200427227A/zh
Application granted granted Critical
Publication of TWI241775B publication Critical patent/TWI241775B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G11B7/00456—Recording strategies, e.g. pulse sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/006—Overwriting
    • G11B7/0062—Overwriting strategies, e.g. recording pulse sequences with erasing level used for phase-change media
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H03K2005/00039—Dc control of switching transistors having four transistors serially

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1241775 五、發明說明（i) 【發明所屬之技術領域】 本發明是有關於—種對於一個輪入^ % 置的最小單位彼此不同的多個延固輪就能夠生成延遲 置，以及輸入進行了規定的調製2 =的延遲信號產生裝 生成對於彼此不同的至少兩個光U =製資料，並能夠 脈衝產生裝置。 ”某體的记錄脈衝的記錄 【先前技術】 所需要記碟等光碟媒體令記錄 …照射形態的時序；號=;策中略=具:生= 理而生成的，控制對光碟媒體的照衝調製f 間的記錄脈衝。而且，_由^攄/免又和照射時 射，在光碟媒體上形成與需要記錄的資料對應的二、 ^己錄脈衝等時序信號是對應光碟媒體的旋轉狀態， 从f以比作為記錄動作基準的時鐘即基準時鐘的周期還短 的時間間隔為單位而生成的。因&，在寫入策略電路中， 對於基準時鐘的邊緣生成幾個具有規定延遲的延遲信號。 然後，藉由使用該延遲信號，生成以比基準時鐘的周期還 紐的時間間隔為單位的信號，生成控制雷射照射形態的信 號的時序信號。 叮疋 近年’作為光碟媒體，CD-R (Compact
Disc-Recordable )、 CD-RW (Compact Disk-Rewritable )、DVD-R(Digital Versatile Disc-Recordable)、
12602pif.ptd 第6頁 1241775
dvdW/市場上。在這樣的狀況下’例如’以⑶咄、 DVD-RW (Digital Versatile Disk_Rewritable) ^ 多個光碟媒體為對象，希望在與它們之間具有控 =料的記錄或再生的通用性的記錄控制裝置或再生控 "二可是，當構成這樣的記錄控制裝置或再生控制^置 1、i這些記錄控制裝置或再生控制裝置的電路規模的2大 成為了不容忽視的問題。 、曰八 尤其是，在上述的寫入 體的雷射照射形態控制的相 規模的增大便成為更為深刻 電路中，與上述時序信號有 媒體的規格而不同。因此， 成上述延遲信號的個別延遲 模的增大。 策略電路中，由於各種光碟媒 關規格不同’所以這樣的電路 的問題。即，在上述寫入策略 關的上述時間間隔對應各光碟 寫入策略電路具有為各規格生 電路’不可避免地造成電路規 σ此外，並不局限於寫入策略電路，在對於一個輸入信 2 t成延遲量的最小單位彼此不同的多個延遲信號心 遲k號產生裝置中’同樣存在這樣的問題。 【發明内容】 本發明是鑒於上述問題而提出的，其目的在於提供一 種在對於一個輸入信號生成延遲量的最小單位彼此不同的 多個延遲信號的情況下，能抑制電路規模增大之延遲信穿 產生裝置和記錄脈衝產生裝置。 D本發明提供一種延遲信號產生裝置，對於一個輸入信 號能夠生成延遲量的最小單位彼此不同的多個延遲信號，
12602pif.ptd 第7頁 1241775 五、發明說明（3) 此裳置具備有：把按照控制電壓控制延遲量的第一延遲元 件串聯為多級，並按級把輸入信號延遲的延遲電路；發生 上述控制電壓，並共同提供給上述多個延遲元件的延遲量 控制電路；有選擇地取出上述延遲電路的任意一級輸出， 作為上述延遲信號輸出的選擇器；把具有與上述第一延遲 元件相同的結構的第二延遲元件以與上述第一延遲元件的 數相應的級數連接為環狀的電壓控制振盪器；把上述電壓 控制振盪器的輸出信號分頻的第一分頻器；把規定的基準 ，鐘刀頻的第二分頻器；比較上述第一分頻器和第二分頻 器的輸出的相位的相位比較器；回應上述相位比較器的輸 出，^成上述控制電壓的濾波電路。其中，一邊藉由上述 延遲Ϊ控制電路控制上述第一分頻器和第二分頻器的分頻 更上述延遲電路的一、級的延遲量，—邊根據上述 =擇為的選擇決定上述延遲信號的延遲量。由此，在對於 ^ ^ ^入#旒生成延遲量的最小單位彼此不同的多個延遲 仏唬時，能抑制電路規模的增大。 錄脈衝產生裝置，輸入進行 記錄脈衝產生裝置，並能夠 光碟媒體的記錄脈衝，此裝 制延遲量的第一延遲元件串 遲的多個延遲電路；發生上 述多級連接的延遲元件的延 遲電路分別對應設置，有選 一級輸出，作為上述延遲信 此外，本發明提供一種記 了規定的調製處理的調制資料 生成對於彼此不同的至少兩個 置具備有：把按照控制電壓控 聯多級，並按級把輸入信號延 述控制電壓，並共同提供給上 遲量控制電路；與上述多個延 擇地取出上述延遲電路的任意
12602pif.ptd 第8頁 1241775 五、發明說明（4) 上：：？夕個選擇器；邏輯合成上述多個選擇器的輸出， 生成上述記錄脈衝的邏輯電路。1 電路於制μ、+、^^ 上述延遲量控制 量。^上J控制電麼，變更上述延遲電路的一級的延遲 此不η的: 個輸入信號生成延遲量的最小單位彼 不：：多個延遲信號時，能抑制電路規模的增大。 為=本發明之上述和其他㈣、特徵和優點能更明顯 說明如ΐ文特舉—較佳實施例’並配合所附圖4，作詳細 【實施方式】 ^面，參照附圖，說明本發明的記 用於CD和1的寫人策略電路中的—個實施例。裝置適 f署JR #圖疋表示具有上述寫入策略電路的資料記錄控制 名置f其週邊電路的結構的方框圖。 户絲Ϊ ^ Γ圖所示的主轴馬達10被控制在以固定的線速 D^-pw、光碟 1 是CD (CD_R、CD~RW )或DVD (DVD-R、 右 > 忒光碟1無淪是CD還是DVD時，在光碟1上形成 斑疑線狀的一條軌作為資料記錄區。而且，該軌相對於 光碟的平坦面（LAND)形成稱作凹槽的溝。 而且，當光碟1為CD時，該凹槽呈稍微帶有蛇行 二21e (擺動））的形狀，對應該擺動的周期變化，記 (Abs〇Ute Time u pregr〇〇ve)的資訊。這 二糾糟由尋轨’項出作為凹槽的擺動而寫入的AT1 p資訊， 此夠取得1前的轨位置的絕對時間資訊。 而另一方面，雖然在該光碟i aDVD時，該凹槽也呈稍 12602pif.ptd 第9頁 1241775 五、發明說明（5) 微帶有蛇行（wobble (擺動））的形狀，但是在該擺動中 並不一定包含地址資訊。在該DVD中，除了擺動，在軌上 以規定的間隔設置有被稱為平面預置凹坑（Lpp )的包含 光碟媒體上的位置資訊的區域。 此外’資料記錄控制裝置1〇〇是輸入未圖示的卯龍存 儲的=貝料，生成與此對應的記錄脈衝，向光學頭2 〇輸出的 裝，。此外’控制單元3 〇在搭載該資料記錄控制裝置1 〇 〇 的^料記錄裝置内，是用於控制各部的微型電腦。從該控 制單元30，按照光碟！的種類向該資料記錄控制裝置丨〇〇輸 出關於資料的記錄控制規格的資訊。 這裏’進一步就上述資料記錄控制裝置丨〇 〇加以說 明。 、時鐘生成電路110是按照光碟1是CD還是DVD而分別生 成作為資料記錄控制裝置1 〇〇的工作時鐘的基準時鐘“^的 =路。該時鐘生成電路〗丨〇為了生成這樣的個別的基準時 ^CLK ’具有振蘯器hi和電路。 ^ 14裏’振盪器111是生成該資料記錄控制裝置1 〇 〇當進 仃向作為光碟1的CD記錄資料的控制時使用的工作時鐘的 電路。該振盪器111例如由晶體振盪器構成。 而PLL電路1 12生成當該資料記錄控制裝置1〇〇進行向 作為光碟1的DVD記錄資料的控制時使用的工作時鐘的電 路二PLL電路1 12根據從上述光學頭2〇輸出的Lpp信號和擺 動信號生成時鐘CLK。即，該pll電路1 12在輸入擺動信 號，生成規定的頻率的時鐘時，藉由再輸入Lpp信號，微 12602pif.ptd 第10頁 1241775 五、發明說明（6) 調該頻率，生成時鐘CLK。此外，關於該PLL電路，可以是 曰本專利特願2000-0288 1 59號案、日本專利特願 200 0-038 1 93號案、日本專利特願2 000-049702號案等中記 載的PLL電路。此外，作為PLL電路112，也可以是根據Lpp 信號和擺動信號中的任意一個而生成時鐘CLK的電路。 此外’根據基於上述控制早元3 〇的指令信號（[d / d v ρ 模式切換信號），決定上述振盪器1 11輸出的時鐘和PLL電 路11 2輸出的時鐘的哪一個作為時鐘生成電路丨丨〇 準時鐘CLK。 ^ DVD編碼器12〇是對於&DRAM(未圖示）輸入的
資料格式，進行從8位元到16位元的調製處二： 生成的其進iDVD編碼器120根據由上述時鐘生成電路110 生成的基準日守鐘CLK而動作。 根據CD的於從_(未圖示)輸入的資料， 電路。該CD:; ‘進也 元叫 的基準時鐘CLK而。動作據由上述時鐘生成電路11 〇生成
入到選ϊίΐ4〇Ϊ碼器丨⑼和⑶編碼器130調製的資料都輸 DVD編碼器！ 2 〇調製该;1擇器140是有選擇地輸出由上述 的任意一個的電路貝料和由CD編碼器130調製的資料中 定調製的資料中兩具體而言，該選擇器1 4〇具有存儲指 且，當從上述控$的輪出之資料的資訊之寄存器141。而 還是DVD的資訊I，換果^30向寄存器141寫入表示光碟 、。之，寫入指定上述所需資料的資訊
1241775 五、發明說明（7) ' 1~1— 時’在選擇器1 4〇中，按照它選擇輸出信號。 把從該選擇器1 4 〇有選擇地輸出的調製資料作為成為 被脈衝調製成控制對光碟丨照射的雷射的輸出記錄脈衝的 调製曰對象的資料，寫入策略電路15〇中。該寫入策略電路 1 5 0是根據上述調製的資料生成記錄脈衝，向 出的電路。 τ π平別 a體而e s亥寫入策略電路1 5 0具有：根據調製的資 7和基準時鐘CLK生成用於產生記錄脈衝的各種信號的第 電路，根據遠各種信號生成上述記錄脈衝的第二電路 遣裏’第一電路151生成以下三種信號。 象的信 延遲對象信號··在第二電路丨5 2中成為延遲對 號即延遲對象信號。 L遲量δ又疋#號：設定在第二電路152中的延遲餅參 4吕號的延遲量的信號。 ’ 〇 時鐘同步信號··用於與由第二電路152從延遲對象信 號生f的延遲信號一起生成上述記錄脈衝的信號。該時°鐘 同=信號是與基準時鐘CLK的上升沿同步上升或下降的脈 此外，這些延遲對象信號、延遲量設定信號、時鐘同 v #號在第一電路151中的生成形態按照向光碟！的資料記 錄的規格，換言之按照記錄脈衝的規格變更。 ^ 1是CD還是DVD而變更。 牧…九碟 具體而言，第一電路151具有：存儲決定調製的資料
12602pif.ptd 第12頁 1241775 五、發明說明（8) 2 ί衝調製f態的列表資料即決定變為脈衝調製的對象的 資料脈衝調製形態的列表資料的寄存器151a。而且，；： 該列表資料，變更脈衝調製形態，換言之，變更上述延遲 對象信號、延遲量設定信號、時鐘同步信號的生成形態。 中。此外，該列表資料由上述控制單元3〇寫入寄存器i5h 、而第二電路152是對於上述延遲對象信號賦與由上述 延遲量設定信號指定的延遲#，生成延遲信號，並且根據 該延遲信號和上述時鐘同步信號，生成上述記錄脈衝的電 路。 、下面，結合第2圖說明對於上述第二電路152具有的上 f延遲對象信號賦與由上述延遲量設定信號指定的延遲 置’生成延遲信號的延遲信號生成電路2 〇〇。 二。第2圖表示延遲信號生成電路2〇〇與邏輯合成上述延遲 信號和時鐘同步信號以生成記錄脈衝的邏輯電路3 〇 〇。此 外，它們都設置在第二電路丨52中。 如第2圖所示，該延遲信號生成電路2〇〇是對於4個不 同的延遲對象信號（延遲對象信號31〜延遲對象信號^ ) 賦與由延遲量设定信號指定的延遲量，生成四個延遲信號 (延遲信號D1〜延遲信號D4)的電路。 具體而言，該延遲信號生成電路2〇〇有以下部分構 成·由多級的延遲元件221構成的延遲電路220 ;有選擇地 取出延遲電路220的多級延遲元件2 21的任意一個的輸出作 號的選擇器230 ;切換控制延遲電路2 20的延遲元件221的" 12602pif.ptd 第13頁 1241775 五、發明說明（9) 延遲量的延遲量控制電路210。 這畏’延遲電路2 2 0是按照控制電壓v c的施加形態把 可變設定其延遲量的延遲元件221多級連接的電路，由與 上述各延遲對象信號對應的四個電路構成。而且，在由這 四個並聯電路構成的延遲電路2 2 0的各自的輸入端子上分 別輸入不同的延遲對象信號。而且，藉由各延遲電路Mo 的各級延遲元件221延遲了規定的延遲量的信號輸出到上 述選擇器230中。 而選擇器230是輸入之前第1圖所示的第一電路hi輸 出的延遲3：没疋〈s號’並按照它把來自上述延遲電路2 2 〇 的各級延遲元件2 2 1的輸出信號中的任意一個作為延遲信 號有選擇地輸出的電路。 ° 此外，延遲量控制電路2 1 〇控制施加在上述的各延遲 元件221上的控制電壓，使延遲電路22〇的各級延遲元件 221的延遲量變為上述基準時鐘CU的1周期的整數分之 一，並且按照記錄脈衝的生成規定切換該規定的整數的 路。 順便說一下’根據CD的規格，記錄脈衝要求上述基 時鐘的周期的1/16的精確度。而在])vj)中，要求上述夷準 時鐘的周期的1/20的精確度。這樣，⑶和DVD中，作^纪 錄脈衝’都根據規格要求以比基準時鐘的周期短的時''間 隔設定脈衝波形。因此，在延遲電路2 2 〇中，把基準時梦 的一個周期的時間除以上述整數而取得得最小延遲量作E 單位時間，生成具有從該單位時間到與上述基準時^的二
1241775 五、發明說明（10) 個周期的時間和上述單位時間的差對應的時間的延遲量的 信號。 、這時，設定為基準時鐘的整數分之一的精確度對於上 2規格，其精確度換言之就是整數值不同。因此，在延遲 里控制電路210中，切換控制控制電壓Vc，使上述延遲電 路220的一級的延遲量對於基準時鐘CLK的一個周期變為與 該規格對應的延遲量。 、、具體而言，該延遲量控制電路21〇把反相器21113、與 上述f延遲元件221具有同一結構的多級延遲元件211&連 ，為裒狀，具有各延遲元件2iia的延遲量由輸入到該控制 端子的^述控制電壓控制的電壓控制振盪器2Π。而且， δ亥延遲量控制電路210構成在電壓控制振盪器211的延遲元 $ 211a的延遲量變為上述基準時鐘CLK的一個周期的整數 ^ = 一的地方鎖住電壓控制振盪器211的輸出信號（輸出 ^率）的PLL電路。由此，設定施加在延遲元件221的控制 立而子上的控制電壓值，使延遲元件221的延遲量變為上述 基準時^CLK的一個周期的整數分之一。 ,σ具體而言，在該延遲量控制電路21 0中，電壓控制振 堡器2^1的輸出信號在分頻器222中由規定的分頻比分頻。 前Ϊ1圖所示的時鐘生成電路110輸出的上述基準時鐘 刀頻器2 2 3以規定的分頻比分頻。而且，由這些分頻器 2= ^和分頻器2 2 3分頻的信號由相位比較器2 2 4比較相位。 :後與由該相位比較器2 2 4檢測的相位差對應的信號作 為上述控制電壓Vc從低通濾波器22 5 (濾波器電路）輸
第15頁 1241775 五、發明說明（11) 出。 此外，在上述各分頻比中也包含” 1 ’·。 下面，進一步說明上述電壓控制振盪器211具有的延 遲元件211a和延遲電路220具有的延遲元件221。 這些延遲元件211a和延遲元件221是藉由偏壓電路2 40 施加了具有規定的電壓值的電壓，並且對應藉由上述控制 端子施加的控制電壓控制延遲量的電路。第3圖表示這些 延遲元件221a和延遲元件221的電路構成。 如第3圖所示，這些延遲元件基本上分別由p通道電晶 體TP和N通道電晶體TN構成的反相器串聯2級（反相器 IV1、IV2 )構成。而且，在各反相器IV1、IV2和電源電位 之間連接由P通道電晶體構成的電流控制電晶體TC i，在各 反相器I V1、IV 2和接地電位之間連接由N通道電晶體構成 的電流控制電晶體TC2。此外，與各反相器丨V1、t V2對應 設置由具有與各反相器IV1、IV2的各電晶體τρ、TN的閘極 電極導通的閘極電極的P通道電晶體τρ 通道電晶體TN構 成的緩衝電路Bl、B2。 而且，在上述反相器IV1、I V2的電流控制電晶體tc 1 的閘極端子上藉由之前第2圖所示的上述偏壓電路24〇施加 規疋的電壓值的電壓。此外，在上述反相·ινι、IV2的電 /”l控制電晶體TC2的閘極端子上施加上述控制電壓&。 由此，如果上述控制電壓Vc增大，則流向反相器 I VI、IV2的電流增加，賦與輸入到延遲元件的信號的延遲 量減少。而如果上述控制電壓^減小，貝q流向反相器
1241775 五、發明說明（12) I V1、I V 2的電流減少，賦予輸入到延遲元件的信號的延遲 量增加。這樣，按照控制電壓的大小控制延遲元件的延遲 量。 此外，延遲元件中的後級的反相器I V 2的輸出輸入到 下一延遲元件。但是，向之前第2圖所示的選擇器230中輸 入與後級的反相器IV2對應設置的後級的緩衝電路B2的輸 出0 下面’說明具有這樣的延遲元件而構成的延遲信號生 成電路200的延遲信號生成處理。
為了進行使上述延遲元件221的延遲量為基準時鐘的1 周期的規定的整數分之一的設定，之前第1圖所示的控制 單元30向上述第二電路152的上述分頻器222、223輸出與 光碟1是CD還是DVD對應的分頻比設定信號。
此外’在本實施例中，延遲電路2 2 0的一級的延遲量 在CD中設定為上述基準時鐘的1周期的1/32的精確度，此 外’在DVD中，設定為基準時鐘的1周期的1/4〇。與此對 應’在各延遲電路220中串聯的延遲元件221的級數為40 級。而且’在電壓控制振盪器211中串聯的延遲元件2iia 的級數為2 0級。由此，電壓控制振盪器2 n的振盪信號的 一個周期時間與由延遲電路220的4〇級的延遲元件221延遲 的延遲量（延遲時間）大致相同。 押而且，與此對應，當光碟1為DVD時，分頻器222和分 頻器223的分頻比分別設定為”丨，，。由此，在電壓控制振盪 為211的輪出信號周期與基準時鐘周期一致的地方，鎖住
12602pif.ptd
第17頁 1241775 五、發明說明（13) 電壓控制振盪器211的輸出，由此，鎖住控制電壓以。因 此，該電壓控制振盪器211的輸出信號周期的1/4〇為各延 遲το件211a的延遲量，所以各延遲元件21u的延遲量變 基準時鐘的1周期的1/40。 ’ 而當光碟1為CD時，分頻器222的分頻比設定為"4„， 此外，分頻器223的分頻比設定為"5"。由此，在電壓杵制 振盈器211的輸出信號周期變為基準時鐘的周期的5/4的地 方，鎖住電壓控制振盈器211的輸出，^匕，鎖住控制電 壓Vc。因此，該電壓控制振盈器211的輸出信號周期的 1/40 =各延遲元件2113的延遲量，所以各延遲元件以“的 延遲量變為基準時鐘的1周期的Ι/M。 此外，當光碟1為CD時，在選擇器23〇中，限制延 路220的延遲元件221的輸出選擇範圍。即4〇級的延遲元件 :件3不2;;前的延遲元件的輸出為有*，33級以後的延遲 準样藉由適當切換電壓控制振盈器211的輸出和基 Π頻㈣’把各延遲元件221的延遲量切換控制 為適合於各光碟媒體的值。 此外，根據延遲信號生成電路2〇〇輸出的上 =〜Μ或上述時鐘同步㈣，在上U二電路152内W 的電路即第2圖所示的邏輯電路3GQ中，生成記錄脈衝。 處理廷晨，參照第4圖，說明本實施例的記錄脈衝的生成 第4圖（b)表示從上述DVD編碼器丨⑸或⑶編碼器13〇 12602pif.ptd 第18頁 1241775 五、發明說明（14) :製的資料的一例。該調製資料與第4 基準時鐘的沿變為同步。對於該調製資料，丄:不的上述 在之前第1圖所示的寄存器151a中的列表資料' 據存儲 調製處理，生成第4圖（〇所示的記錄脈衝 仃脈衝 到下製=從資料的上升沿 :衝具有-個或多個脈衝。順便說一下n應圖的”錄 表不記錄脈衝具有三個脈衝，但 "（〇中 數按照調製的資料的脈衝長度變化。成δ“己錄脈衝的脈衝 構成該記錄脈衝的各脈衝的上升沿和下降沿如 )所不’並不一定與基準時鐘的 = ，脈衝開始的脈衝的上升 门:广疋因 二第：：衝的上升沿R2、最終脈衝 了適备進仃向光碟1的資料記錄而調整的參數。 為
D1 ηϋ’在生成該記錄脈衝時m述4個延遲H 二佳：衝的上升沿R2、最終脈衝的下降沿Ff。 電路1 51中仃1 些設定/夺，首先，在之前第1圖所示的第-圮钎Μ榭，^照5周製資料的各脈衝’換言之，按照所需 = Λ，Λ成延對象信（第4圖⑷〜第^ ± ^ VL ^ 圖U )所示的延遲對象信號S1是其 開…準時鐘的⑽ 雷踗沾县 廷樣"又疋，疋因為基於上述延遲 、·延遲里是時鐘的一個周期。同樣，第4圖 12602pif.ptd 第19頁 1241775 五、發明說明（15) (e )所示的延遲對象信號S 2是其下降沿對於上述開始脈 衝的下降沿F1在基準時鐘的1周期以内先行的脈衝。此 外，如第4圖（d)和第4圖（e)所示，這些延遲對象信號 S1和延遲對象信號S2在這裏是同一信號。此外，第4圖（f )所示的延遲對象信號S 3是其上升沿對於上述第二脈衝的 上升沿R 2在基準時鐘的1周期以内先行的脈衝。第4圖（g )所不的延遲對象信號S4是其下降沿對於上述最終脈衝的 下降沿F f在基準時鐘的1周期以内先行的脈衝。 如果由之前第1圖所示的第一電路151生成這樣的延遲 對象信號S1〜S4和與這些對應的延遲量設定信號，就根據 這些，由之刚第2圖所示的延遲信號生成電路2〇〇生成延遲 信號D1〜D4 (第4圖（h ))〜（k ))。這襄，第4圖)所 示的延遲彳s號D1是其上升沿與上述開始脈衝的上升沿r 1同 步的彳s唬。而第4圖（i )所示的延遲信號〇2是其下降盥開 始脈衝的下降沿^同步的信號。此外，第4圖（j )所^的 延遲信號D3是與上述第二脈衝的上升沿R2同步的信號。第 ^圖膝所不的延遲信號M是其下降沿與上述最終脈衝的 下降沿Ff同步的信號。 、=且，在之前第1圖所示的第二電路152中，使用這些 延遲化號D1〜D4生成記錄脈衝。即如第4圖（丄）所示，生 成延遲信號D1和延遲信號D2的邏輯積信號。而且， 4圖，(二所示的信號和第4圖（n)所示的信號的“和信 5虎生成第4圖（c )所示的記錄脈衝。 此外’該第4圖（1)〜第4圖（n)所示的記錄脈衝的 五、發明說明（16) ί成ί;ί式ίί時第二電路152中的記錄脈衝的生成處 輸出的丄述時1，還使用從第-電路151 , ν彳° 5虎’進行纟己錄脈衝的生成。 (1 ) "^述的本實施例’可取得以下的效果。 元件221 1 ί ί丄控制施加在上述延遲電路220的各級延遲 二』壓，使延遲電路220的各級延遲元件 分之-，ϋ:按日Λ述基準時鐘CLK的一周期的規定的整數 ^ 市電路210。由此，當在CD和DVD的任咅氺碟 I 的記錄時’能共用同-延遲電路/ :的;制延遲信號生成電綱（寫入策略電議 變為制電路21Q是在延遲元件川a的延遲量 的一周期的上述規定的整數分之-的地 :川ϊίί有與各延遲元件221同-結構的多級延= 的ρι/電路由μ 11211的輸出信號 延遲量控制電路2ν易構成進行控制電壓^的生成的 (3)在寫入策略電路15〇的 一 =彼此不同的規格決定的成為脈 中，具有存 ㈣::存器151…此， ϊΐ 1C脈衝。這樣，藉由設置寄存器，盘在全 象來略電路中設置列表資料時相同，能抑制寫=略 1241775 五、發明說明（17) 電路的電路規模的增大。此外， :ΓΓ能ΐ為具有通用性的寫入策略= •卜在上述貫施例中，可以按如下變更實施。 於μ、、作為生成基準時鐘的時鐘生成電路11 0，並不届肥 I琴述：;冓。例如生成CD用的時鐘的電路也可以是替代振 ^，而㈣根據從光碟讀出的擺動信號而生成時鐘的電 定方4資”Γ寺的光碟轉動控制並不局限於線速度- 州TV 疋角速度一定的方式。這時，基準時鐘像上 f U電路112那樣，根據作為對於旋轉控 反射光而取出的信號而生成。 尤米妁田射 級。控制振盈益211具有的延遲元件的級數可以 所干的：ί元=la或延遲元件221並不局限於之前第3圖 m ί並不限於使輸入信號延遲輪出的電 的反二1疋使輸入信號延遲，一邊輸出邏輯反向信號 ΐ選擇器23〇的輸出設置反相器，並且 電查控制振盪器具有奇數級的反相器。 示。作為延遲里控制電路2 1 0的結構，並不限於第2圖所
Mr Ϊ入策略電路並不限於只具有，作為時序信號生成 ΰ…严[的功能的結構。例如，可以具有對於基準時鐘的 上升/口或下降沿賦予規定的延遲’控制記錄雷射的輸出時 12602pif.ptd 第22頁 1241775 五、發明說明（18) 使用的採用信號作 藉由上述延遲信號 本發明的延遲信號 •作為光碟， 意的光碟媒體。這 照射形態時，使用 號是有效的。 根據本發明， 位彼此不同的延遲 大。 雖然本發明已 限定本發明，任何 和範圍内，當可作 範圍當視後附之中 12602pif.ptd 為時序信號而生成的功能。這時，應用 生成電路進行的處理，生成延遲信號的 產生裝置是有效的。 並不限於上述實施例表示的，可以是任 時’在根據兩個以上的規袼控制雷射 由上述延遲信號生成電路生成的 ^於—個輸入信號生成延遲量 信號時，能怜告址女 敢]、早 月匕f口田地抑制電路規模的增 以較佳實施例揭露如上，炒 熟習此技藝者，在不 並非用以 些許之更動與潤飾，因發明之精神 請專利範圍所界定者為準發明之保護 第23頁 1241775 圖式簡單說明 第1圖是表示本發明寫入策略電路的一個實施例全體 結構的框圖。 第2圖是表示同一實施例具有的延遲信號生成電路的 結構的框圖。 第3圖是表示同一實施例的延遲元件結構的電路圖。 第4圖是表示同一實施例的記錄脈衝生成形態的時序 【圖式標示說明】 1 :光碟 10 :主軸馬達 2 0 :光學頭 30 :控制單元 1 0 0 :資料記錄控制裝置 11 0 :時鐘生成電路 111 :振盪器 112 : PLL 電路 120 : DVD編碼器 130 : CD編碼器 140 :選擇器 141 :寄存器 150 :寫入策略電路 151 :第一電路 151a :寄存器 152 :第二電路
12602pif.ptd 第24頁 1241775
圖式簡單說明 200 延 遲 信 號生 成 電路 210 延 遲 量 控制 電 路 211 電 壓 控 制振 盡 器 211a :延遲元件 211b :反相器 22 0 ： :延 遲 電 路 221 : :延 遲 元 件 222 ’ 、22 3 ： :分頻器 224 相 位 比 較器 225 低 通 遽 波器 230 選 擇 器 240 偏 壓 電 路 300 邏 輯 電 路 12602pif.ptd 第25頁

Claims (1)

1241775 六、申請專利範圍 延遲化號產生裝置，對於一個輸入信號能生成 延遲董的最小單位彼此不同的多個延遲信號，其特徵在於 具備有· 延遲電路，把按照控制電壓控制延遲量的第一延遲元 件串聯為多級，並按級把輸入信號延遲； 延遲量控制電路，發生上述控制電壓，共同提供給 述多個延遲元件； 選擇器，有選擇地取出上述延遲電路的任意一級輸 出’並把其作為上述延遲信號輸出； 電壓控制振盪器，把具有與上述第一延遲元件相同的 結H ί二延遲元件以與上述第—延遲元件的數相應的級 數連接為環狀； 第一分頻器 頻 把上述電壓控制振盪器的輸出信號分 把規定的基準時鐘分頻； 比較上述第一分頻器和上述第二 頻器 第一分頻器 相位比較器 的輸出相位；以及 濾波電路，回應上述相位比較器的輸出， 制電壓， 风上迷役 其中’利用上述延遲量控制電路控制上述第一分頻器 和上述第二分頻器的分頻比率，變更上述延遲電路的一級 的延遲量的同時，根據上述選擇器的選擇決定上述延遲信 5虎的延遲量。 2 ·如申請專利範圍第1項所述的延遲信號產生裝置，
六、申請專利範圍 其特徵在於： "m :生f把上述基準時鐘的周期的 第一延遲传^知座士為最小早位而把上述輸入信號延遲的 然數）作把上述基準時鐘的周期的1/η (η是自 號； ’、、、/、早位而把上述輸入信號延遲的第二延遲信 亡J延遲電路由ι級的上述第一延遲元件形成； 上述延遲量控制電路告生 上述延遲電路的一級成上述第二延遲信號時，把 1/η ;以& 及的延遲置設定為上述基準時鐘周期的 擇器备生成上述第二延遲信號時，把上述延ϋ 電路的輸出的選擇範圍限制為。級。 这延遲 其特凊專利範圍第2項所述的延遲信號產生裝置， 成；=電壓控制振盪器由…級上述第二延遲元件形 上if ΐΪϊί量控制電路當生成上述第二延遲信號時，把 _和上述第二分頻器的分頻比率設定為 4· 一種記錄脈衝產生裝 調製資料，“成對於彼= 體的記錄脈衝，其特徵在於具備t: u碟媒 遲-二2，電路’把按照控制電壓控制延遲量的第-延 70 v夕級，按級把輸入信號延遲； 1241775 ^"" 六、申請專利範圍 延遲量控制電路，發 述多級連接的延遲元件； '卫】電壓，共同提供給上 多個選擇器，盥卜计夕二 選擇地取出上述延遲電路二^遲電路分別對應設置，有 信號輸出；以及 ^路的任思-級輪出，作為上述延遲 述記路，邏輯合成上述多個選擇器的輸出，生成上 上述=電路控制上述控制電屋，變更 其特=請2範圍第4項所述的記錄脈衝產生裝置， 、β ; ·上述延遲量控制電路包括·· 構的ί壓把具有與上述第-延遲元件相同結 的^一延遲兀件的延遲量以與上述延遲電路的延遲元 數相應的級數連接為環狀； 頻.第一分頻器，把上述電壓控制振盪器的輸出信號分 第二分頻器，把規定的基準時鐘分頻； 相位比較器，比較上述第一分頻器和上述第二 的輸出相位；以及 领為 濾、波電路，回應上述相位比較器的輸出，生成上述控 制電壓； & 中’控制上述第一分頻器和上述第二分頻器的分頻 比率’變更上述延遲電路的一級的延遲量。 6 ·如申請專利範圍第5項所述的記錄脈衝產生裝置， 闘 12602pif.ptd 第28頁 1241775
其特徵在於： 作f上述記錄脈衝，生成以上述基準時鐘的周期的 1 /ro ( m是自然數）的單位控制脈衝寬度的 k 述基準時鐘的周期的1/η (η是自然數，並且n<m 單位控制脈衝寬度的第二記錄脈衝； 的 件 上述多個延遲電路串聯連接m級的上述第一延遲元 t遲量控制電路當生成上述第二記錄脈衝時，知 述L遲電路的一級延遲| %定鼻上社〔其 才巴 ι/η ;以& 狀遲里认疋為上述基準時鐘的周期的 ^ iwj 上述多個選擇器當生成上述第一祀錄月 多個延遲電路的輸出的選擇範圍限制為η級。 其特^ ί I請專利範圍第6項所述的記錄脈衝產生裝置， 成；=電壓控制振蘯器由豪的上述第二延遲元件形 上 上述第 n/m 〇 述延遲量控制電路 一分頻器和上述第 當生成上述第二記錄脈衝時 二分頻器的分頻比率設定為 把
TW092131027A 2002-11-07 2003-11-06 Delay signal generator and record pulse generator TWI241775B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002323785A JP2004159161A (ja) 2002-11-07 2002-11-07 遅延信号生成装置及び記録パルス生成装置

Publications (2)

Publication Number Publication Date
TW200427227A TW200427227A (en) 2004-12-01
TWI241775B true TWI241775B (en) 2005-10-11

Family

ID=32310424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092131027A TWI241775B (en) 2002-11-07 2003-11-06 Delay signal generator and record pulse generator

Country Status (6)

Country Link
US (1) US7471128B2 (zh)
JP (1) JP2004159161A (zh)
KR (1) KR100589573B1 (zh)
CN (1) CN1685421A (zh)
TW (1) TWI241775B (zh)
WO (1) WO2004042721A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722023B1 (ko) * 1999-05-19 2007-05-25 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 발진기 회로, 전압 제어 발진기, 위상 동기 루프, 집적 회로 및 텔레커뮤니케이션 장치
TWI240256B (en) * 2003-01-03 2005-09-21 Mediatek Inc High speed optical recording apparatus
KR100663329B1 (ko) * 2004-09-24 2007-01-02 고려대학교 산학협력단 주파수 체배기
JPWO2006070525A1 (ja) * 2004-12-28 2008-06-12 松下電器産業株式会社 光ディスク装置
KR101035581B1 (ko) * 2004-12-30 2011-05-19 매그나칩 반도체 유한회사 다중 위상 클럭 출력용 지연동기루프
KR100705514B1 (ko) 2005-01-11 2007-04-13 이디텍 주식회사 고리형 가변 지연기를 이용한 디엘엘 기반 주파수 합성장치 및 방법
EP2383839A2 (en) * 2005-04-18 2011-11-02 Agency for Science, Technology and Research Transmitter and receiver comprising a time delay apparatus
US20060239166A1 (en) * 2005-04-20 2006-10-26 Chih-Ching Yu Method of determining a write strategy
GB2429590A (en) * 2005-08-23 2007-02-28 Zarlink Semiconductor Ltd Variable delay circuit
JP4846788B2 (ja) * 2006-03-31 2011-12-28 アンリツ株式会社 データ信号発生装置
JP4892402B2 (ja) * 2007-04-25 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7504872B2 (en) * 2007-08-13 2009-03-17 Nvidia Corporation Generic flexible timer design
JP5072540B2 (ja) * 2007-11-01 2012-11-14 三洋電機株式会社 光記録媒体、光記録装置および光再生装置
JP2009239894A (ja) * 2008-03-03 2009-10-15 Seiko Epson Corp パルス発生回路及び通信装置
JP5304280B2 (ja) * 2009-01-30 2013-10-02 株式会社ニコン 位相調整装置およびカメラ
KR101103065B1 (ko) * 2010-02-25 2012-01-06 주식회사 하이닉스반도체 딜레이 회로
KR101383223B1 (ko) * 2012-08-22 2014-04-14 연세대학교 산학협력단 지연 회로 및 지연 제어 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2573787B2 (ja) * 1993-05-18 1997-01-22 株式会社メガチップス パルス幅変調回路
JP3640407B2 (ja) * 1993-12-28 2005-04-20 ソニー株式会社 電圧制御発振器およびディスク装置
JPH07201136A (ja) * 1993-12-28 1995-08-04 Sony Corp 位相量選択可能なディレーライン
JP3477803B2 (ja) * 1994-03-18 2003-12-10 ソニー株式会社 ディレー用デバイス及び遅延位相出力装置
US6160456A (en) * 1999-06-14 2000-12-12 Realtek Semiconductor Corp. Phase-locked loop having adjustable delay elements
JP3528692B2 (ja) * 1999-07-30 2004-05-17 株式会社日立製作所 情報記録再生装置、レーザドライバ、および、レーザドライバの駆動方法
US6535043B2 (en) * 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
JP2002076858A (ja) * 2000-08-29 2002-03-15 Sanyo Electric Co Ltd タイミング信号生成回路
JP2002197657A (ja) * 2000-12-22 2002-07-12 Sanyo Electric Co Ltd データ記録装置及びデータ記録制御装置
JP2002353809A (ja) * 2001-05-28 2002-12-06 Mitsubishi Electric Corp クロック発生回路

Also Published As

Publication number Publication date
US7471128B2 (en) 2008-12-30
JP2004159161A (ja) 2004-06-03
CN1685421A (zh) 2005-10-19
WO2004042721A1 (ja) 2004-05-21
TW200427227A (en) 2004-12-01
US20050174911A1 (en) 2005-08-11
KR20040072692A (ko) 2004-08-18
KR100589573B1 (ko) 2006-06-14

Similar Documents

Publication Publication Date Title
TWI241775B (en) Delay signal generator and record pulse generator
US8345522B1 (en) Flexible optical write strategy
US6775217B1 (en) Multi-stage ring oscillator for providing stable delays on EFM data pulses for recording CD-R and CD-RW medium
TW550560B (en) Phase lock loop circuit
KR100385405B1 (ko) 펄스 폭 제어 회로
JP2009516494A (ja) 誘導性負荷駆動装置
JP3477803B2 (ja) ディレー用デバイス及び遅延位相出力装置
JP3547984B2 (ja) パルス幅制御回路及びディスク記録制御回路
JP3485088B2 (ja) 信号処理回路及び信号処理方法
JP3547983B2 (ja) パルス幅制御回路及びディスク記録制御回路
JP3969042B2 (ja) 光ディスク記録装置
JP2556725Y2 (ja) シンメトリ装置
CN1323400C (zh) 数据记录控制装置
JP3640407B2 (ja) 電圧制御発振器およびディスク装置
TW200412581A (en) High speed optical recording apparatus
JP3843103B2 (ja) パルス幅制御回路
JP2000182327A (ja) 光学記憶装置
TW501113B (en) Optical disc
JPH10256887A (ja) 信号遅延回路およびそれを用いた信号処理装置
JP3778554B2 (ja) 記録パルス発生装置
JP3843104B2 (ja) パルス幅制御回路
US6690631B2 (en) Clock generation circuit and integrated circuit for reproducing an audio signal comprising such a clock generation circuit
JPH0845167A (ja) 光ディスク原盤の記録装置及び光ディスク
JP2005516327A (ja) 増大タイミング分解能を有するタイミング信号を生成する手段を有する光記録担体記録装置及び方法
JPH07121932A (ja) 光磁気ディスクドライブ装置のライトパルス幅補正回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees