JP7021501B2 - データ取得方法およびデータ取得装置 - Google Patents

データ取得方法およびデータ取得装置 Download PDF

Info

Publication number
JP7021501B2
JP7021501B2 JP2017207337A JP2017207337A JP7021501B2 JP 7021501 B2 JP7021501 B2 JP 7021501B2 JP 2017207337 A JP2017207337 A JP 2017207337A JP 2017207337 A JP2017207337 A JP 2017207337A JP 7021501 B2 JP7021501 B2 JP 7021501B2
Authority
JP
Japan
Prior art keywords
input signal
interrupt
data
level
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017207337A
Other languages
English (en)
Other versions
JP2019080242A (ja
Inventor
浩太郎 浅羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2017207337A priority Critical patent/JP7021501B2/ja
Priority to EP18869725.4A priority patent/EP3703325B1/en
Priority to US16/645,503 priority patent/US11056159B2/en
Priority to PCT/JP2018/037789 priority patent/WO2019082659A1/ja
Priority to CN201880054617.8A priority patent/CN111052690B/zh
Publication of JP2019080242A publication Critical patent/JP2019080242A/ja
Application granted granted Critical
Publication of JP7021501B2 publication Critical patent/JP7021501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087Data input latches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093Input synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、データ取得方法に関する。
制御系において、信号やデータを読み取って一時的に保持することをラッチと呼んでいる。入力信号をラッチする装置においては、ノイズ対策が重要である。ノイズの重畳によって信号のレベルが一時的に変動すると、目的の信号が変化していないにもかかわらず、信号が変化したと検知され、誤った情報を読み取ってしてしまうおそれがあるためである。
これに関する技術として、例えば特許文献1には、一定の周期で信号レベルを判定し、割り込みが発生した場合に、過去2回分の信号レベルが同一であり、かつ、最新の信号レベルが異なる場合にのみ、割り込み処理を行う方法が開示されている。かかる方法によると、わずかな時間において信号レベルが変化した場合に、当該変化を無視することができるため、ノイズ対策となる。
特開平5-94620号公報
特許文献1に記載の方法によると、周期的に信号レベルを取得して保存したうえで比較を行っている。しかし、この方法では、割り込みが発生してから過去の信号レベルとの比較を行い、割り込みが妥当であると判定した後に割り込み処理を開始するため、処理が遅延してしまうという課題がある。例えば、リアルタイムでエンコーダが出力した値を取得するような場合、遅延が発生すると、意図したタイミングにおける値が取得できなくなるおそれがある。
本発明は上記の課題を考慮してなされたものであり、取得したデータをラッチする装置においてノイズの影響を精度よく除去することを目的とする。
本発明に係るデータ取得方法は、入力ポートに供給される入力信号に基づいたタイミングでデータを取得およびラッチする方法である。
具体的には、前記入力信号のエッジを検出したタイミングで、前記データを取得して保持するとともにタイマを開始し、前記タイマが満了したタイミングにおいて、前記入力信号のレベルが、前記タイマの開始時から変化していない第一のレベルである場合に、前記保持したデータをラッチし、前記入力信号のレベルが、前記タイマの開始時から変化した第二のレベルである場合に、前記保持したデータを破棄することを特徴とする。
本発明は、入力信号のエッジをトリガとしてデータを取得し、ラッチ(保持)を行う方法に関する。本発明に係るデータ取得方法は、入力信号からエッジが検出された場合に、データを取得して一時的に保持するとともにタイマを開始するという点に特徴を有する。タイマは、入力信号が安定していることを検出するためのタイマであり、開始から所定の時間後に満了する。すなわち、入力信号の安定を判定する前の段階でデータを取得して一時的に保持しておき、入力信号が安定していることを確認したのちに、当該データを正式
にラッチする。かかる構成によると、入力信号の安定を判定するために時間が必要な場合であっても、タイムラグが発生することがなくなる。
また、前記入力ポートは割り込み入力ポートであり、前記データをラッチしたタイミングで、前記入力ポートからの割り込みを禁止することを特徴としてもよい。
割り込みをトリガとしてデータのラッチを行う場合、例えば、一度立ち上がった信号がノイズによってLowに落ちると、再度の立ち上がりで割り込みが発生してしまい、望まないタイミングでデータが取得されてしまうことがある。そこで、データをラッチしたタイミングで割り込みを禁止することで、ノイズによる割り込みの発生を抑制できるようになる。なお、割り込みの解除は、入力信号が確実に元に戻ったことが判別できるタイミングであれば、任意のタイミングで行うことができる。
また、前記入力ポートからの割り込みを禁止している期間に、前記入力信号をモニタし、所定の周期において前記入力信号のレベルが続けて前記第二のレベルであることを検出した場合に、前記割り込みの禁止を解除することを特徴としてもよい。
所定の周期は、入力信号が元に戻って安定したと判定できる期間に基づいて設定することができる。
また、前記入力ポートはCPUが有するポートであり、前記所定の周期は、前記CPUのシステムクロックを利用して測定されることを特徴としてもよい。また、前記所定の周期は、前記システムクロックに同期した周期であることを特徴としてもよい。
このように、システムクロックを利用することで、CPUが使用するタイマを減らすことができる。
なお、本発明は、上記手段の少なくとも一部を含むデータ取得方法として特定することができる。また、上記データ取得方法を行うデータ取得装置や、上記データ取得方法をコンピュータに実行させるプログラムとして特定することもできる。上記処理や手段は、技術的な矛盾が生じない限りにおいて、自由に組み合わせて実施することができる。
本発明によれば、取得したデータをラッチする装置においてノイズの影響を精度よく除去することができる。
実施形態に係る制御システムの構成図である。 発明が解決する課題を説明するためのタイミング図である。 実施形態における入力信号のタイミング図である。 コンピュータが行うデータ取得方法のフローチャート図である。
(システム構成図)
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
本実施形態に係る制御システムは、対象物を駆動するサーボモータをコンピュータによって制御するシステムである。図1は、第一の実施形態に係る制御システムの構成図である。
第一の実施形態に係る制御システムは、コンピュータ10、モータ20、エンコーダ30、位置センサ40を含んで構成される。
モータ20は、対象物を駆動する手段であり、例えばサーボモータである。モータ20の軸はエンコーダ30と接続されており、エンコーダ30が、モータの位置(回転角)に応じた位置情報をコンピュータ10に出力する。
位置センサ40は、光電センサなどの任意のセンサであり、対象物の位置をセンシングする手段である。位置センサ40は、コンピュータ10の割り込みポート11に接続されており、所定のタイミングで割り込み信号を送信する。割り込み信号は、コンピュータ10がエンコーダ30からデータを読み取るべきタイミングで送信される。詳細については後述する。
コンピュータ10は、モータ20を制御するコンピュータである。具体的には、エンコーダ30から取得した位置情報に基づいてモータ20の回転角を検出し、モータ20の制御を行う。
コンピュータは、割り込みポート11、入力ポート12、制御部13、第一メモリ14、第二メモリ15を有して構成される。
割り込みポート11は、外部から供給される信号(以下、入力信号)を取得するポートである。本実施形態では、割り込みポート11には、位置センサ40から出力される信号が供給され、入力信号が立ち上がったタイミングで、後述する制御部13に対する割り込みを発生させる。また、制御部13は、割り込みが発生した場合に、エンコーダ30から位置情報を取得する。
入力ポート12は、エンコーダ30から出力される位置情報を取得するポートである。本実施形態では、入力ポート12は、エンコーダ30から電気信号として出力される位置情報をデジタル情報に変換する手段を含んで構成される。例えば、複数の相からなるパルス信号を受信するレシーバや、当該パルス信号を計数するカウンタによって、数値形式の位置情報(以下、カウント値)を生成する。なお、エンコーダ30が位置情報を表すデータを直接生成できる場合、このような手段は必要ない。
取得したカウント値はラッチされ、モータ20の位置検出の用に供される。
制御部13は、コンピュータ10が行う処理を制御する手段である。制御部13は、CPUやMPU(Micro Processing Unit)等のプロセッサ、FPGA(Field Programmable Gate Array)チップ等の演算回路で構成できる。これらのユニットは、単一のプロセッサや演算回路から構成されてもよいし、複数のプロセッサや演算回路から構成されてもよい。具体的な処理内容については後述する。
第一メモリ14および第二メモリ15は、入力ポート12が取得したカウント値を一時的に記憶する手段である。第一メモリ14および第二メモリ15は、RAM(Random Access Memory)などの揮発性のメモリや、磁気ディスクやフラッシュメモリなどの非一時記憶媒体により構成される。本実施形態では、エンコーダ30から取得したカウント値を一時的に記憶する手段として第一メモリ14を利用し、ラッチしたカウント値を記憶する手段として第二メモリ15を利用する。第二メモリ15に記憶されたカウント値に基づいて、モータ20の位置制御が行われる。なお、ラッチしたカウント値を利用してモータ20の制御を行う手段については、図示を省略している。
(ノイズ抑制の概要)
次に、本実施形態に係る制御システムにおいてノイズを抑制する方法について、概要を説明する。図2は、割り込みポート11に入力される信号を説明する図である。本実施形
態では、図2(A)に示したように、割り込みポート11に入力される信号のレベルがLowからHighになったタイミングで割り込みが発生し、これを検知した制御部13が入力ポート12からカウント値を取得してラッチを行う。
図2(B)は、割り込みポート11に入力される信号にノイズが重畳し、Lowであった信号レベルが一時的にHighになった場合の例である。この場合、図2(A)に示したものと同様に、信号の立ち上がりが検出されるため、割り込みが発生し、カウント値の取得が行われてしまう。すなわち、カウント値を取得すべきではないタイミングでカウント値を取得してしまうため、誤動作の原因となってしまう。
図2(C)は、割り込みポート11に入力される信号にノイズが重畳し、Highであった信号レベルが一時的にLowになった場合の例である。この場合も、信号レベルが復帰する際に立ち上がりが検出されるため、割り込みが発生し、カウント値の取得が行われてしまう。すなわち、カウント値を取得すべきではないタイミングでカウント値を取得してしまうため、誤動作の原因となってしまう。
この問題を解決する方法の一つに、割り込みが発生したタイミングでは処理を行わず、信号が安定するまで待つという方法がある。例えば、ノイズやチャタリングによって信号レベルが変動するおそれがある場合、割り込みが発生してから所定の時間が経過するまで(例えば数~数十マイクロ秒)待機し、再度信号レベルを確認して変動が無い場合に処理を進めるという方法である。
しかし、この場合、所定の時間が経過するまで割り込み処理を行うことができないため、システムの高速化を図ることができない。例えば、エンコーダの出力がマイクロ秒単位で変動するモータ制御系などに適用すると、出力を読み取るべきタイミングと実際に出力を読み取るタイミングとの間にずれが生じてしまうため、不具合の原因となる。
そこで、本実施形態に係る制御システムでは、割り込みが発生したタイミングにおいて、エンコーダ30から出力されるカウント値を取得して一時的に保持し、入力信号のレベルが安定していることを確認した後で、当該一時的に保持したカウント値を確定させるという構成を取る。
図3は、割り込みポート11に供給される入力信号のレベルを説明する図である。
本実施形態では、図示したように、割り込みが発生すると、制御部13が、当該割り込みのタイミングでカウント値を取得し、一時的に保持する。そして、所定の時間T1が経過するまで待ち、その後、再度信号レベルを確認する。ここで、信号レベルがHighであった場合、入力信号の立ち上がりがノイズに起因したものではないことが確定するため、一時的に保持したカウント値を確定させる。もし、ここで信号レベルがLowであった場合、ノイズに起因する立ち上がりであったとして、保持した値を破棄する。
かかる構成によると、割り込みが発生した瞬間にカウント値を取得できるため、タイムラグを発生させることなく処理が行えるようになる。
一方で、図2(C)のケースのように、一度立ち上がった入力信号が、ノイズによって一時的にLowに落ちるおそれもある。このような場合、信号レベルの復帰とともに立ち上がりが検出されるが、当該信号はHighで安定するため、新たにカウント値が取得されてしまう。すなわち、前述した処理では、このようなケースに対処することができない。
そこで、本実施形態に係る制御システムでは、入力信号の立ち上がりに伴ってカウント値が確定した場合に、割り込みポート11からの割り込み自体を一時的に無効にする処理
を行う。図3の例では、カウント値が確定したタイミング(タイミングA)で、制御部13が、割り込みポート11からの割り込みを無効にする。
次に、割り込みを有効に戻すタイミングについて説明する。
割り込みが発生するのは、入力信号が立ち上がるタイミングであるため、入力信号が安定してLowになったことが確認できれば、割り込みを解除することができる。そこで、本実施形態に係る制御システムは、入力信号を所定の周期T2で監視し、連続してLowであることが観測された場合に、割り込みを有効化する処理を行う。本実施形態では、T2はコンピュータ10のシステムクロックに同期した周期であり、2周期にわたって入力信号がLowとなったタイミング(タイミングB)で、割り込みを有効に戻す。なお、周期T2は、周期T1とは独立してカウントされる。
なお、割り込みを有効化すべきタイミング(入力信号がLowに戻るタイミング)が予め分かっている場合、当該タイミングにあわせて割り込みの有効化を行ってもよい。
(処理フローチャート)
次に、前述した処理を行うためのフローチャートについて説明する。図4は、制御部13が行う処理のフローチャート図である。
まず、ステップS11で、割り込みポート11からの割り込みを有効化する。
次に、ステップS12で、入力信号の立ち上がりを検出するまで待機する。入力信号が立ち上がると割り込みが発生するため、これに応じて処理はステップS13へ遷移する。
ステップS13では、周期T1に対応するタイマを開始させ、同時に、入力ポート12からデータ(すなわちカウント値)を読み取り、第一メモリ14に保存する。処理は、タイマが満了したタイミングでステップS14へ遷移する。
ステップS14では、タイマが満了した際の入力信号のレベルを確認する。ここで、信号レベルがLowであった場合、ステップS12で検出した立ち上がりはノイズに起因するものであったと判定される。この場合、第一メモリ14に保存したカウント値を破棄し(ステップS15)、処理をステップS12に戻す。
一方、タイマが満了した際の入力信号のレベルがHighであった場合、ノイズではない正当な信号であることが分かるため、第一メモリ14に保存してカウント値を第二メモリ15へ移動する(ステップS16)。これにより、カウント値が確定し、モータ20の制御用にラッチされる。
カウント値が確定すると、ステップS17で、制御部13が割り込みポート11からの割り込みを無効化する。そして、システムクロックに同期したタイミングで入力信号のレベルをチェックし(ステップS18)、2回連続でLowであった場合に、ステップS11へ遷移し、割り込みを有効化する。
以上に説明した処理によると、入力信号の立ち上がりをトリガとしてエンコーダのカウント値をラッチする制御システムにおいて、ノイズに起因して入力信号が変動した場合であっても、その影響を排除することができる。特に、入力信号がノイズによってLowから一時的にHighになる場合と、入力信号がノイズによってHighから一時的にLowになる場合の双方に対処することができる。また、タイムラグを発生させることなくノイズ対策を行うことが可能になる。
(変形例)
なお、実施形態の説明は本発明を説明する上での例示であり、本発明は、発明の趣旨を逸脱しない範囲で適宜変更または組み合わせて実施することができる。
例えば、実施形態の説明では、モータを制御するコンピュータを例示したが、本発明は、モータドライバ、位置検出装置、プログラマブルロジックコントローラ(PLC)等に適用することもできる。また、本発明は、例示した処理を行うプログラムとして実施してもよいし、例示した処理を行う装置として実施してもよい。
また、実施形態の説明では、モータの位置検出(回転角度の検出)を行う例を挙げたが、本発明は、モータ以外の制御を行うシステムにも適用することができる。
また、実施形態の説明では、入力信号の立ち上がりをトリガとしてデータをラッチする例を挙げたが、入力信号の論理を反転させてもよい。すなわち、入力信号の立ち下がりをトリガとしてデータをラッチするシステムに適用してもよい。
10・・・コンピュータ
11・・・割り込みポート
12・・・入力ポート
13・・・制御部
14・・・第一メモリ
15・・・第二メモリ
20・・・モータ
30・・・エンコーダ
40・・・位置センサ

Claims (7)

  1. 割り込みポートに供給される入力信号に基づいたタイミングで、出力が変動する装置から入力ポートに入力されたデータを取得およびラッチするデータ取得方法であって、
    前記入力信号のエッジを検出したタイミングで、前記データを取得して保持するとともにタイマを開始し、
    前記タイマが満了したタイミングにおいて、前記入力信号のレベルが、前記タイマの開始時から変化していない第一のレベルである場合に、前記保持したデータをラッチし、前記入力信号のレベルが、前記タイマの開始時から変化した第二のレベルである場合に、前記保持したデータを破棄する
    ことを特徴とする、データ取得方法。
  2. 前記データをラッチしたタイミングで、前記割り込みポートからの割り込みを禁止する
    ことを特徴とする、請求項1に記載のデータ取得方法。
  3. 前記割り込みポートからの割り込みを禁止している期間に、前記入力信号をモニタし、所定の周期において前記入力信号のレベルが続けて前記第二のレベルであることを検出した場合に、前記割り込みの禁止を解除する
    ことを特徴とする、請求項2に記載のデータ取得方法。
  4. 前記割り込みポートはCPUが有するポートであり、前記所定の周期は、前記CPUのシステムクロックを利用して測定される
    ことを特徴とする、請求項3に記載のデータ取得方法。
  5. 前記所定の周期は、前記システムクロックに同期した周期である
    ことを特徴とする、請求項4に記載のデータ取得方法。
  6. 請求項1から5のいずれかに記載のデータ取得方法をコンピュータに実行させるプログラム。
  7. 割り込みポートに供給される入力信号に基づいたタイミングで、出力が変動する装置から入力ポートに入力されたデータを取得およびラッチするデータ取得装置であって、
    前記入力信号のエッジを検出したタイミングで、前記データを取得して保持するとともにタイマを開始し、
    前記タイマが満了したタイミングにおいて、前記入力信号のレベルが、前記タイマの開始時から変化していない第一のレベルである場合に、前記保持したデータをラッチし、前記入力信号のレベルが、前記タイマの開始時から変化した第二のレベルである場合に、前記保持したデータを破棄する
    ことを特徴とする、データ取得装置。
JP2017207337A 2017-10-26 2017-10-26 データ取得方法およびデータ取得装置 Active JP7021501B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017207337A JP7021501B2 (ja) 2017-10-26 2017-10-26 データ取得方法およびデータ取得装置
EP18869725.4A EP3703325B1 (en) 2017-10-26 2018-10-10 Data acquisition method and data acquisition device
US16/645,503 US11056159B2 (en) 2017-10-26 2018-10-10 Data acquisition method and data acquisition apparatus
PCT/JP2018/037789 WO2019082659A1 (ja) 2017-10-26 2018-10-10 データ取得方法およびデータ取得装置
CN201880054617.8A CN111052690B (zh) 2017-10-26 2018-10-10 数据获取方法及数据获取装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017207337A JP7021501B2 (ja) 2017-10-26 2017-10-26 データ取得方法およびデータ取得装置

Publications (2)

Publication Number Publication Date
JP2019080242A JP2019080242A (ja) 2019-05-23
JP7021501B2 true JP7021501B2 (ja) 2022-02-17

Family

ID=66246475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017207337A Active JP7021501B2 (ja) 2017-10-26 2017-10-26 データ取得方法およびデータ取得装置

Country Status (5)

Country Link
US (1) US11056159B2 (ja)
EP (1) EP3703325B1 (ja)
JP (1) JP7021501B2 (ja)
CN (1) CN111052690B (ja)
WO (1) WO2019082659A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934962B (zh) * 2020-06-29 2021-09-21 四川九洲空管科技有限责任公司 一种基于fpga的自适应429数据接收速率的接收方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002153082A (ja) 2000-11-14 2002-05-24 Matsushita Electric Ind Co Ltd 洗濯機のモータ駆動装置
JP2006018331A (ja) 2004-06-30 2006-01-19 Matsushita Electric Ind Co Ltd マイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法
JP2008047990A (ja) 2006-08-11 2008-02-28 Fujitsu Ltd 短時間信号検出回路
JP2008197752A (ja) 2007-02-08 2008-08-28 Sharp Corp データ通信誤動作防止装置、電子機器、データ通信誤動作防止装置の制御方法、データ通信誤動作防止装置の制御プログラム、及び当該プログラムを記録した記録媒体
JP2012042678A (ja) 2010-08-18 2012-03-01 Nikon Corp カメラ用アクセサリ
JP2016182371A (ja) 2016-06-22 2016-10-20 株式会社ソフイア 遊技機

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188356A (ja) * 1984-10-05 1986-05-06 Omron Tateisi Electronics Co デ−タ転送制御装置
JPS61110242A (ja) * 1984-11-02 1986-05-28 Sanyo Electric Co Ltd マイクロコンピユ−タの割込み信号検出方法
US4764893A (en) * 1985-04-26 1988-08-16 International Business Machines Corporation Noise-immune interrupt level sharing
US4977516A (en) * 1987-04-10 1990-12-11 Shepherd James E Data acquisition device for balancing rotating components of large machinery
JPS63254535A (ja) * 1987-04-10 1988-10-21 Canon Inc 割り込み回路
JPH07110019B2 (ja) * 1988-05-25 1995-11-22 富士通株式会社 外部入力のノイズ信号検出装置
JPH02288722A (ja) * 1989-04-28 1990-11-28 Nec Corp D型フリップフロップ半導体集積回路
JPH0594620A (ja) 1991-03-20 1993-04-16 Hisankabutsu Glass Kenkyu Kaihatsu Kk 書換え形光情報記録媒体の重ね書き方法
JPH0683643A (ja) * 1992-08-31 1994-03-25 Meisei Electric Co Ltd 機械スイッチによるcpuの割込み処理制御方式
US5396633A (en) * 1992-10-02 1995-03-07 Compaq Computer Corporation Positive pulse format noise-filter and negative pulse format extension circuit for conditioning interrupt request signals
JP2002055830A (ja) * 2000-05-29 2002-02-20 Seiko Epson Corp 割込信号生成装置及び割込信号の生成方法
WO2012046634A1 (ja) * 2010-10-06 2012-04-12 シャープ株式会社 電子装置およびシリアルデータ通信方法
WO2012145715A2 (en) * 2011-04-22 2012-10-26 Expanergy,Llc. Systems and methods for analyzing energy usage
US9176241B2 (en) * 2011-08-03 2015-11-03 Koninklijke Philips N.V. Position-sensitive readout modes for digital silicon photomultiplier arrays
CN102769782B (zh) * 2012-07-24 2016-01-20 华数传媒网络有限公司 数字电视收视率回传方法
CN102938197A (zh) * 2012-10-26 2013-02-20 合肥移瑞通信技术有限公司 输入捕获中断方式解码红外遥控的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002153082A (ja) 2000-11-14 2002-05-24 Matsushita Electric Ind Co Ltd 洗濯機のモータ駆動装置
JP2006018331A (ja) 2004-06-30 2006-01-19 Matsushita Electric Ind Co Ltd マイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法
JP2008047990A (ja) 2006-08-11 2008-02-28 Fujitsu Ltd 短時間信号検出回路
JP2008197752A (ja) 2007-02-08 2008-08-28 Sharp Corp データ通信誤動作防止装置、電子機器、データ通信誤動作防止装置の制御方法、データ通信誤動作防止装置の制御プログラム、及び当該プログラムを記録した記録媒体
JP2012042678A (ja) 2010-08-18 2012-03-01 Nikon Corp カメラ用アクセサリ
JP2016182371A (ja) 2016-06-22 2016-10-20 株式会社ソフイア 遊技機

Also Published As

Publication number Publication date
CN111052690A (zh) 2020-04-21
WO2019082659A1 (ja) 2019-05-02
JP2019080242A (ja) 2019-05-23
EP3703325A4 (en) 2021-08-18
EP3703325A1 (en) 2020-09-02
US20200279592A1 (en) 2020-09-03
EP3703325B1 (en) 2023-11-29
CN111052690B (zh) 2022-09-20
US11056159B2 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
JP4244231B2 (ja) 信号処理装置
JP2010277303A (ja) 半導体装置及び異常検出方法
JP7021501B2 (ja) データ取得方法およびデータ取得装置
JP5982845B2 (ja) トレース制御装置及びトレース制御方法
KR101306244B1 (ko) 이미지 센싱 신호의 발생 방법 및 장치
JP6227196B2 (ja) クロック診断装置及びクロック診断方法
JP6687998B2 (ja) 推測的割込みシグナリング
JP7020262B2 (ja) 制御システム、制御方法およびプログラム
JP6268071B2 (ja) 電子制御装置
JP5211702B2 (ja) 位置制御装置
JP2008077184A (ja) 割り込み制御回路
WO2018003560A1 (ja) 電子制御装置
JP2020155886A5 (ja)
JP2000074962A (ja) 周期計測装置および周期計測方法、並びに記録媒体
JP4932193B2 (ja) パルス信号測定装置及び方法
JP6464211B2 (ja) プログラマブルコントローラ
JP6326671B2 (ja) プロセッサへのwait挿入
KR20190127108A (ko) Plc의 입력 신호 필터링 장치
JP2006318237A (ja) イベント駆動型制御装置
JP2015106748A (ja) ノイズ除去装置及びノイズ除去方法
JP6239861B2 (ja) 判定装置および判定方法
JP2990111B2 (ja) タイマ回路
JPWO2022153946A5 (ja)
JP2009211262A (ja) ディジタル信号の異常検出装置及びディジタル信号の異常検出方法
JP3700504B2 (ja) メモリインターフェイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220118

R150 Certificate of patent or registration of utility model

Ref document number: 7021501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150