JP2006018331A - マイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法 - Google Patents
マイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法 Download PDFInfo
- Publication number
- JP2006018331A JP2006018331A JP2004192361A JP2004192361A JP2006018331A JP 2006018331 A JP2006018331 A JP 2006018331A JP 2004192361 A JP2004192361 A JP 2004192361A JP 2004192361 A JP2004192361 A JP 2004192361A JP 2006018331 A JP2006018331 A JP 2006018331A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- interrupt
- interrupt processing
- microcomputer
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】入力信号のノイズの有無を判定するノイズフィルタ処理を実行するとともに、入力信号のレベル変化から割り込みを検知して割り込み処理を実行し該割り込み処理に基づく出力信号を出力するマイクロコンピュータにおいて、割り込み処理を開始するためにノイズフィルタ処理の結果を待つ必要がなく、入力信号のレベル変化から出力信号の出力までに生じる遅延時間をノイズフィルタ処理にかかる時間分削減できるマイクロコンピュータを提供する。
【解決手段】入力ポート1に入力される入力信号のレベルが変化すると、ノイズフィルタ部2によるノイズフィルタ処理とCPU5による割り込み処理とが平行して実行される。そして、該割り込み処理の完了までにノイズフィルタ部2によるレベル確定の通知がされた場合にのみ、CPU5は、該割り込み処理により生成した外部出力データをデータ出力部6へ出力する。
【選択図】図1
【解決手段】入力ポート1に入力される入力信号のレベルが変化すると、ノイズフィルタ部2によるノイズフィルタ処理とCPU5による割り込み処理とが平行して実行される。そして、該割り込み処理の完了までにノイズフィルタ部2によるレベル確定の通知がされた場合にのみ、CPU5は、該割り込み処理により生成した外部出力データをデータ出力部6へ出力する。
【選択図】図1
Description
本発明は、入力信号のノイズ除去処理(ノイズフィルタ処理)が可能なマイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法に関する。
従来のマイクロコンピュータの構成を図11に示す。図11に示すマイクロコンピュータ100は、CPU11、ROM12、RAM13、タイマ14、シリアル通信部15、汎用I/Oポート16、A/D変換部17、PWM信号生成回路18を備える。
汎用I/Oポート16には、入力されるデジタル信号(入力信号)のレベル変化を割り込みとして検知するための外部割り込み端子が含まれる。図12に従来のマイクロコンピュータの割り込み処理に係る部位の構成を示す。
外部割り込み端子から入力された入力信号(デジタル信号)は、ノイズフィルタ部19によってノイズを除去される(ノイズフィルタ処理)。割り込み検知部20は、ノイズを除去された入力信号のレベル変化のエッジを検出すると、割り込みを検知してCPU11に対し割り込み要求の通知を行う。CPU11は割り込み要求に応じた割り込み処理を実行する。
このような従来のマイクロコンピュータの例として、ノイズフィルタ処理を行うか行わないかを切り替えることができ、マイクロコンピュータが搭載されるシステムに応じて、ノイズフィルタ処理が必要なシステムであればノイズフィルタ処理を有効にし、ノイズフィルタ処理が不要なシステムであればノイズフィルタ処理を無効にすることができるものが提案されている(例えば、特許文献1参照。)。
このような構成の従来のマイクロコンピュータを用いて、例えばモータ制御を行う場合、次のような構成で行う。図13に従来のマイクロコンピュータを用いてモータ制御を行う場合の回路構成例を示す。
図13において、位置検出用センサ(Hu、Hv、Hw)はモータの回転位置に応じた位置検出信号を出力し、マイクロコンピュータ100の汎用I/Oポート16に含まれる外部割り込み端子へ入力する。
マイクロコンピュータ100内蔵の割り込み検知部20は、位置検出信号の所定のエッジを検出すると、CPU11へ割り込み信号を出力する(割り込み要求の通知)。CPU11は、割り込み信号を受信すると、その割り込みタイミングおよび割り込み間隔を基にPWM信号波形を生成するための所定の演算を行い、演算結果である外部出力データをPWM信号生成回路18へ出力する(割り込み処理)。PWM信号生成回路18は、外部出力データを基にPWM信号(制御信号)を生成する。トランジスタ(U+、V+、W+、U−、V−、W−)はこのPWM信号によって駆動する。
図14は位置検出信号(入力信号)とPWM信号(出力信号)の波形の一例を示す図である。
位置検出用センサ(Hu、Hv、Hw)はモータの回転角120度毎に設置されており、モータが180度回転するごとに位置検出信号をトグル出力する。マイクロコンピュータ100は、外部割り込み端子から入力された位置検出信号を基に、モータの回転位置に応じた波形となるPWM信号が生成されるように所定の演算を行い、モータを制御する。
位置検出用センサ(Hu、Hv、Hw)はモータの回転角120度毎に設置されており、モータが180度回転するごとに位置検出信号をトグル出力する。マイクロコンピュータ100は、外部割り込み端子から入力された位置検出信号を基に、モータの回転位置に応じた波形となるPWM信号が生成されるように所定の演算を行い、モータを制御する。
マイクロコンピュータを用いてモータを制御する際に、位置検出信号にノイズが含まれていると、正確な回転位置検出・PWM信号生成ができないので、入力される位置検出信号に対してノイズフィルタ処理(ノイズ除去処理)を行う必要がある。
ノイズフィルタ処理の手法としては、サンプリングクロック毎に入力信号をサンプリングし、同じレベルの入力が規定回数(n回)継続するか否かによってノイズの有無を判定し、ノイズ有りの判定がなされたときにその入力信号が割り込み検知部へ入力されるのを禁止する手法が主に用いられている。
一方、モータ制御に用いるマイクロコンピュータには高速応答も要求される。位置検出信号が入力されてからPWM信号が生成されるまでの間に遅延時間が発生すると、モータの回転位置に応じた波形となるPWM信号が出力されたときには、モータの回転位置が既に変化しており、適正なモータ制御を行えないためである。
しかしながら、従来のマイクロコンピュータでは、ノイズフィルタ処理後の入力信号(デジタル信号)からレベル変化のエッジを検出して割り込みを検知するため、入力信号のレベル変化からCPUへ割り込み信号が送出されるまでの間に、ノイズフィルタ処理にかかる時間分、すなわち入力信号のノイズの有無を判定するのにかかるサンプリングクロック×(n−1)の時間分の遅延時間が発生する。
図15は、図14に示すトランジスタV+を例としたノイズフィルタ処理による遅延時間の発生を示している。トランジスタV+に対するPWM信号は、位置検出用センサHvからの位置検出信号が立ち下がるタイミングで立ち上がるのが理想である。しかし実際には、位置検出用センサHvからの位置検出信号に対するノイズフィルタ処理を行った後にPWM信号生成のための演算処理(割り込み処理)を行っているため、PWM信の立ち上がりまでに、割り込み処理にかかる時間にノイズフィルタ処理にかかる時間を加えた時間分の遅延が生じている。このように、従来のマイクロコンピュータでは、ノイズフィルタ処理を行うと遅延時間が発生するため、ノイズの除去と高速応答を両立できなかった。
特開平3−3021号公報
本発明は、上記問題点に鑑み、外部割り込み端子としての入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズフィルタ処理と該デジタル信号に基づく割り込み処理とを平行して実行し、割り込み処理が完了するまでの間にノイズ無しの判定がされた場合、あるいはノイズ有りの判定がされなかった場合にのみ、該割り込み処理により生成した外部出力データに基づく出力信号が出力され、ノイズ有りの判定がされた場合、あるいはノイズ無しの判定がされなかった場合には出力信号が出力されないようにすることにより、従来に比べて、デジタル信号のレベル変化から出力信号の出力までに生じる遅延時間を、ノイズの有無を判定する処理(ノイズフィルタ処理)にかかる時間分、すなわちサンプリングにかかる時間分だけ短縮でき、ノイズの除去と高速応答を両立できるようになるマイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法を提供することを目的とする。
本発明の請求項1記載のマイクロコンピュータは、デジタル信号を入力する入力ポートと、前記入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定手段と、前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知手段と、前記割り込み検知手段から割り込み要求の通知を受けると割り込み処理を開始し、該割り込み処理の開始から完了までの間に行われる前記ノイズ判定手段によるノイズの有無の判定の結果がノイズ無しのとき、該割り込み処理により生成したデータを出力する演算手段と、前記演算手段からのデータを受けて出力信号を出力するデータ出力手段と、を備え、前記ノイズ判定手段によるノイズの有無の判定と前記演算手段による割り込み処理が平行して実行されることを特徴とする。
本発明の請求項2記載のマイクロコンピュータは、デジタル信号を入力する入力ポートと、前記入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定手段と、前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知手段と、前記割り込み検知手段から割り込み要求の通知を受けると割り込み処理を開始し該割り込み処理により生成したデータを出力する演算手段と、前記演算手段からのデータを受けて出力信号を出力するデータ出力手段と、前記演算手段による割り込み処理の開始から完了までの間に行われる前記ノイズ判定手段によるノイズの有無の判定の結果がノイズ無しのとき、前記データ出力手段による出力信号の出力を許可する出力判定手段と、を備え、前記ノイズ判定手段によるノイズの有無の判定と前記演算手段による割り込み処理が平行して実行されることを特徴とする。
本発明の請求項3記載のマイクロコンピュータは、請求項1もしくは2のいずれかに記載のマイクロコンピュータであって、前記割り込み検知手段は、前記ノイズ判定手段によりノイズ無しの判定がされると、前記データ出力手段による出力信号の出力が完了するまで、割り込みを検知する処理を行わないことを特徴とする。
本発明の請求項4記載のマイクロコンピュータは、請求項1ないし3のいずれかに記載のマイクロコンピュータであって、前記ノイズ判定手段は、前記入力ポートからのデジタル信号をサンプリングし同じレベルが規定回数継続するとノイズ無しと判定してレベル確定の通知を行うことを特徴とする。
本発明の請求項5記載のマイクロコンピュータは、請求項1ないし4のいずれかに記載のマイクロコンピュータであって、前記ノイズ判定手段として、デジタル信号のノイズの有無を判定した結果がノイズ無しのときにそのデジタル信号を出力し且つレベル確定の通知を行うノイズフィルタ部を備えるとともに、前記入力ポートからのデジタル信号と前記ノイズフィルタ部からのデジタル信号のいずれか一方を選択して前記割り込み検知手段へ出力するセレクタ部を備え、前記セレクタ部にて前記入力ポートからのデジタル信号が選択されている場合に、前記ノイズフィルタ部によるノイズの有無の判定と前記演算手段による割り込み処理が平行して実行されることを特徴とする。
本発明の請求項6記載のマイクロコンピュータは、デジタル信号を入力する入力ポートと、前記入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定手段と、前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知手段と、前記割り込み検知手段から割り込み要求の通知を受けると割り込み処理を開始し、該割り込み処理の開始から完了までの間に行われる前記ノイズ判定手段によるノイズの有無の判定の結果がノイズ無しのとき、該割り込み処理により生成したデータを出力し、ノイズ有りのとき、該割り込み処理を中断する演算手段と、前記演算手段からのデータを受けて出力信号を出力するデータ出力手段と、を備え、前記ノイズ判定手段によるノイズの有無の判定と前記演算手段による割り込み処理が平行して実行されることを特徴とする。
本発明の請求項7記載のマイクロコンピュータは、請求項6記載のマイクロコンピュータであって、前記演算手段は、通常時に使用する通常演算領域と割り込み処理時にのみ使用する割り込み演算領域の2つの演算領域を備え、割り込み処理を開始すると、演算領域を前記通常演算領域から前記割り込み演算領域へと切り替え、該割り込み処理が完了するまでの間に前記ノイズ判定手段によりノイズ有りの判定がなされると、もしくは該割り込み処理が完了すると、演算領域を前記割り込み演算領域から前記通常演算領域へと切り替えることを特徴とする。
本発明の請求項8記載のマイクロコンピュータは、請求項6記載のマイクロコンピュータであって、前記演算手段は、割り込み処理開始時に、演算領域の内容を一時記憶領域に記憶し、該割り込み処理が完了するまでの間に前記ノイズ判定手段によりノイズ有りの判定がなされると、もしくは該割り込み処理が完了すると、前記一時記憶領域に記憶されている内容を読み込み、演算領域に上書することを特徴とする。
本発明の請求項9記載のマイクロコンピュータは、請求項6ないし8のいずれかに記載のマイクロコンピュータであって、前記ノイズ判定手段は、前記入力ポートからのデジタル信号をサンプリングし同じレベルが規定回数継続しないときノイズ有りと判定してノイズ検出の通知を行うことを特徴とする。
本発明の請求項10記載のマイクロコンピュータは、請求項6ないし9のいずれかに記載のマイクロコンピュータであって、前記ノイズ判定手段として、デジタル信号のノイズの有無を判定した結果がノイズ無しのときにそのデジタル信号を出力し、ノイズ有りのときにノイズ検出の通知を行うノイズフィルタ部を備えるとともに、前記入力ポートからのデジタル信号と前記ノイズフィルタ部からのデジタル信号のいずれか一方を選択して前記割り込み検知手段へ出力するセレクタ部を備え、前記セレクタ部にて前記入力ポートからのデジタル信号が選択されている場合に、前記ノイズフィルタ部によるノイズの有無の判定と前記演算手段による割り込み処理が平行して実行されることを特徴とする。
本発明の請求項11記載のマイクロコンピュータにおける割り込み処理方法は、入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定工程と、前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知工程と、前記割り込み要求の通知を受けると割り込み処理を開始し、該割り込み処理の開始から完了までの間に実行される前記ノイズ判定工程によるノイズの有無の判定の結果がノイズ無しのとき、該割り込み処理により生成したデータを出力する割り込み処理工程と、前記データを受けて出力信号を出力するデータ出力工程と、を備え、前記ノイズ判定工程と前記割り込み処理工程が平行して実行されることを特徴とする。
本発明の請求項12記載のマイクロコンピュータにおける割り込み処理方法は、入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定工程と、前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知工程と、前記割り込み要求の通知を受けると割り込み処理を開始し該割り込み処理により生成したデータを出力する割り込み処理工程と、前記データを受けて出力信号を出力するデータ出力工程と、前記割り込み処理工程による割り込み処理の開始から完了までの間に実行される前記ノイズ判定工程によるノイズの有無の判定の結果がノイズ無しのとき、前記出力信号の出力を許可する出力判定工程と、を備え、前記ノイズ判定工程と前記割り込み処理工程が平行して実行されることを特徴とする。
本発明の請求項13記載のマイクロコンピュータにおける割り込み処理方法は、請求項11もしくは12のいずれかに記載のマイクロコンピュータにおける割り込み処理方法であって、前記ノイズ判定工程によりノイズ無しの判定がされると、前記出力信号の出力が完了するまで、前記割り込み検知工程を実行しないことを特徴とする。
本発明の請求項14記載のマイクロコンピュータにおける割り込み処理方法は、請求項11ないし13のいずれかに記載のマイクロコンピュータにおける割り込み処理方法であって、前記ノイズ判定工程では、入力されたデジタル信号をサンプリングし同じレベルが規定回数継続するとノイズ無しと判定してレベル確定の通知を行うことを特徴とする。
本発明の請求項15記載のマイクロコンピュータにおける割り込み処理方法は、入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定工程と、前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知工程と、前記割り込み要求の通知を受けると割り込み処理を開始し、該割り込み処理の開始から完了までの間に実行される前記ノイズ判定工程によるノイズの有無の判定の結果がノイズ無しのとき、該割り込み処理により生成したデータを出力し、ノイズ有りのとき、該割り込み処理を中断する割り込み処理工程と、前記データを受けて出力信号を出力するデータ出力工程と、を備え、前記ノイズ判定工程と前記割り込み処理工程が平行して実行されることを特徴とする。
本発明の請求項16記載のマイクロコンピュータにおける割り込み処理方法は、請求項15記載のマイクロコンピュータにおける割り込み処理方法であって、前記割り込み処理工程では、割り込み処理を開始すると、演算領域を通常時に使用する通常演算領域から割り込み処理時にのみ使用する割り込み演算領域へと切り替え、該割り込み処理が完了するまでの間に前記ノイズ判定工程によりノイズ有りの判定がなされると、もしくは該割り込み処理が完了すると、演算領域を前記割り込み演算領域から前記通常演算領域へと切り替えることを特徴とする。
本発明の請求項17記載のマイクロコンピュータにおける割り込み処理方法は、請求項15記載のマイクロコンピュータにおける割り込み処理方法であって、前記割り込み処理工程では、割り込み処理開始時に、演算領域の内容を一時記憶領域に記憶し、該割り込み処理が完了するまでの間に前記ノイズ判定工程によりノイズ有りの判定がなされると、もしくは該割り込み処理が完了すると、前記一時記憶領域に記憶されている内容を読み込み、演算領域に上書することを特徴とする。
本発明の請求項18記載のマイクロコンピュータにおける割り込み処理方法は、請求項15ないし17のいずれかに記載のマイクロコンピュータにおける割り込み処理方法であって、前記ノイズ判定工程では、入力されたデジタル信号をサンプリングし同じレベルが規定回数継続しないときノイズ有りと判定してノイズ検出の通知を行うことを特徴とする。
本発明によれば、割り込み処理とノイズの有無を判定する処理(ノイズフィルタ処理)を平行して実行することができるので、割り込み処理を開始するためにノイズフィルタ処理の結果を待つ必要がなくなり、ノイズフィルタ処理でのサンプリングによる遅延時間を削減でき、かつ、出力信号は、従来のノイズフィルタ処理を行った場合の出力信号と同等であるので、ノイズの除去と高速応答を両立できるようになる。したがって、モータの回転位置の検出からPWM信号の出力までに発生する遅延時間を減少させることができる。
また、セレクタ部の選択によって、従来のノイズフィルタ処理も選択可能であるため、用途に応じたノイズフィルタ処理の適用が可能になる。
以下、本発明の実施の形態について、図面を交えて説明する。
(実施の形態1)
図1に本実施の形態1におけるマイクロコンピュータの割り込み処理に係る部位の構成の一例を示す。なお、本実施の形態1におけるマイクロコンピュータの全体構成は図11に示したものと同様であるので、その説明を省略する。
(実施の形態1)
図1に本実施の形態1におけるマイクロコンピュータの割り込み処理に係る部位の構成の一例を示す。なお、本実施の形態1におけるマイクロコンピュータの全体構成は図11に示したものと同様であるので、その説明を省略する。
図1において、入力ポート(外部割り込み端子)1には入力信号としてデジタル信号が入力される。この入力ポート1は汎用I/Oポートに含まれ、当該マイクロコンピュータをモータ制御に用いる場合には、位置検出用センサからの位置検出信号が入力される。
ノイズフィルタ部(ノイズ判定手段)2は、入力ポート1からの入力信号を入力とし、以下のノイズフィルタ処理を行う。すなわち、サンプリングクロック毎に入力信号をサンプリングし、同じレベルの入力が規定回数継続した場合には、レベルが確定したと判定して割り込み検知部4およびCPU5に対してレベル確定の通知を行うとともに、入力信号をセレクタ部3へ出力する。一方、規定回数に達する前にレベルが変化したときには入力信号の出力を禁止する。このように、ここでは同じレベルの入力が規定回数継続するか否かによってノイズの有無を判定し、同じレベルの入力が規定回数継続した場合には、ノイズ無しと判定する。
セレクタ部3は、入力ポート1からの入力信号とノイズフィルタ部2からの入力信号を入力とし、いずれか一方を選択して出力する。但し、ここでは、入力ポート1からの入力信号を選択して出力する。なお、セレクタ部3がノイズフィルタ部2からの入力信号を選択して出力する場合の当該マイクロコンピュータの動作は、従来のマイクロコンピュータの動作と同様である。
割り込み検知部(割り込み検知手段)4は、セレクタ部3からの入力信号(入力ポート1からの入力信号)のレベル変化のエッジを検出すると、割り込みを検知してCPU5に対し割り込み要求の通知を行う(割り込み検知処理)。当該マイクロコンピュータをモータ制御に用いる場合には、割り込み検知部4は、位置検出信号の所定のエッジを検出して割り込みを検知すると、割り込み信号を出力する。また、割り込み検知部4は、ノイズフィルタ部2からレベル確定の通知があった場合、その後にデータ出力部6からデータ出力完了の通知があるまで割り込みを検知する処理を行わない。
CPU(演算手段)5は、割り込み検知部4から割り込み要求の通知を受けると該要求に応じた割り込み処理を実行し、外部出力データを生成する。当該マイクロコンピュータをモータ制御に用いる場合には、CPU5は、割り込み検知部4から割り込み信号を受信すると、その割り込みタイミングおよび割り込み間隔を基にPWM信号波形を生成するための所定の演算を行い、演算結果である外部出力データを生成する。また、CPU5は、割り込み処理の開始から完了までの間にノイズフィルタ部2からレベル確定の通知があった場合、生成した外部出力データをデータ出力部6へ出力する。一方、割り込み処理の完了までにノイズフィルタ部2からレベル確定の通知がなかった場合には、生成した外部出力データを破棄して割り込み検知部4からの割り込み要求を待つ。
データ出力部(データ出力手段)6は、CPU5からの外部出力データを受けて該外部出力データの種類に応じた出力信号を出力する。当該マイクロコンピュータをモータ制御に用いる場合には、PWM信号生成回路としてPWM信号を出力する。また、データ出力部6は、外部出力データの種類に応じて、例えば汎用I/Oポートより外部出力データを出力するなどする。データ出力部6は、出力信号の出力が完了した時点で、割り込み検知部4に対してデータ出力完了の通知を行う。
図2は、本実施の形態1における処理の流れ(マイクロコンピュータにおける割り込み処理方法)を示している。
本実施の形態1のマイクロコンピュータによる割り込み処理は、当該マイクロコンピュータを構成するハードウェアによる処理と、特にCPUにて実行されるソフトウェアによる処理とに大別される。以後、前者をハード処理、後者をソフト処理と称する。ハード処理では、主に入力信号に対するノイズフィルタ処理および割り込み検知処理が行われる。ソフト処理では、主に割り込み要求に基づく割り込み処理が行われる。
本実施の形態1のマイクロコンピュータによる割り込み処理は、当該マイクロコンピュータを構成するハードウェアによる処理と、特にCPUにて実行されるソフトウェアによる処理とに大別される。以後、前者をハード処理、後者をソフト処理と称する。ハード処理では、主に入力信号に対するノイズフィルタ処理および割り込み検知処理が行われる。ソフト処理では、主に割り込み要求に基づく割り込み処理が行われる。
当該マイクロコンピュータでは、上述した割り込み検知処理(割り込み検知工程)とノイズフィルタ処理(ノイズ判定工程)とが同時かつ平行して実行される。前者の処理は割り込み検知部4、後者の処理はノイズフィルタ部2によって実行されるハード処理である。つまり、入力信号のレベルが変化すると、割り込み検知部4による割り込み要求の通知が行われるとともに(割り込み検知工程)、ノイズフィルタ部2によるレベル確定のためのサンプリング処理が開始される(ノイズ判定工程)。したがって、CPU5による割り込み処理(割り込み処理工程)とノイズフィルタ部2によるノイズの有無を判定するためのサンプリング処理(ノイズ判定工程)が平行して実行される。
割り込み検知部4からCPU5に対して割り込み要求が通知された場合、以後の割り込み処理はCPU5によって実行されるソフト処理となり、また、ノイズフィルタ部2からCPU5に対してレベル確定の通知が行われた場合、その通知に対応する処理はCPU5によって実行されるソフト処理となる(割り込み処理工程)。
すなわち、入力信号のレベルが変化し割り込み処理が開始されてから完了するまでの間に、ノイズフィルタ部2よりレベル確定の通知がなされていた場合、CPU5はソフト処理によって外部出力データを出力可能と判定して、データ出力部6へ外部出力データを出力する。一方、レベル確定の通知が行われていなかった場合、CPU5はソフト処理によって外部出力データを出力不可能と判定して、データ出力部6へ外部出力データを出力することなくソフト処理を終了する。このように、外部出力データの出力判定はソフト処理にて行われる。外部出力データの出力判定にて出力可能と判定された後のデータ出力部6による信号出力動作はハード処理となる(データ出力工程)。
本実施の形態1におけるマイクロコンピュータと従来のマイクロコンピュータをモータ制御に用いた場合のPWM信号の波形を比較したものを図3に示す。図3は、図14に示すトランジスタV+に対するPWM信号(出力信号)の波形を示す。モータ制御用のマイクロコンピュータは、位置検出用センサHvからの位置検出信号(入力信号)の立ち下がりエッジを検出したときにトランジスタV+に対するPWM信号が立ち上がるように構成される。なお、ノイズフィルタ部のサンプリング時間間隔を“Tf”、サンプリング回数(規定回数)を“n”、割り込み処理に要する時間を“Td”とする。
入力信号のレベルが変化した際、従来のマイクロコンピュータでは、入力信号のレベル確定までにn回サンプリングを行うため、レベル変化からレベル確定までに“Tf×(n−1)”の時間かかる。また、レベルが確定した後に所要時間Tdの割り込み処理が開始されるため、入力信号のレベル変化から出力信号の出力まで、最終的に“Tf×(n−1)+Td”の時間が必要となる。
一方、本実施の形態1におけるマイクロコンピュータでは、入力信号のレベルが変化すると、ノイズフィルタ処理と割り込み処理が平行して実行される。通常、割り込み処理に要する時間Tdはレベル確定に要する時間Tf×(n−1)よりも長くなるため、入力信号のレベル変化から出力信号の出力までにかかる時間は“Td”となり、従来よりも“Tf×(n−1)”分短縮される。但し、本実施の形態1では、“Tf”を、
Tf×(n−1) < Td
となるように定める必要がある。
Tf×(n−1) < Td
となるように定める必要がある。
なお、本実施の形態1におけるマイクロコンピュータは、モータ制御に限らず、ノイズフィルタ処理のサンプリングによる遅延時間の削減が必要な任意の応用分野に適用可能である。
また、本実施の形態1においては、外部出力データの出力判定をソフト処理にて行っているため、出力判定後のソフト処理を任意に変更することができる。すなわち、レベル確定時と未確定時のそれぞれの場合について、任意の処理を設定してもよい。例えば、レベル未確定時に、外部出力データの出力を中止する代わりに、未確定時用の別の信号を出力するようなソフト処理を設定することも可能である。
(実施の形態2)
図4に本実施の形態2におけるマイクロコンピュータの割り込み処理に係る部位の構成の一例を示す。なお、本実施の形態2におけるマイクロコンピュータの全体構成は図11に示したものと同様であるので、その説明を省略する。また、入力ポート1、セレクタ部3、割り込み検知部4に関しては、実施の形態1と同様の構成であるため、その説明を省略する。
図4に本実施の形態2におけるマイクロコンピュータの割り込み処理に係る部位の構成の一例を示す。なお、本実施の形態2におけるマイクロコンピュータの全体構成は図11に示したものと同様であるので、その説明を省略する。また、入力ポート1、セレクタ部3、割り込み検知部4に関しては、実施の形態1と同様の構成であるため、その説明を省略する。
図4において、ノイズフィルタ部(ノイズ判定手段)2は、実施の形態1と同様にノイズフィルタ処理を行う。但し、本実施の形態2では、割り込み検知部4と出力判定部7に対してレベル確定の通知を行う。
CPU(演算手段)5は、実施の形態1と同様に割り込み処理を実行して、外部出力データを生成する。但し、本実施の形態2におけるCPU5に対してはノイズフィルタ部2からのレベル確定の通知はなく、レベル確定/未確定に関わらず外部出力データがデータ出力部6へ出力される。
出力判定部(出力判定手段)7は、データ出力部6による信号出力を許可または禁止する。つまり、ノイズフィルタ部2から出力判定部7に対してレベル確定の通知がなされた時点で、出力判定部7は、データ出力部6による信号出力を許可する。そして、データ出力部6による信号出力の許可後にデータ出力部6からデータ出力完了の通知がなされると、出力判定部7は、データ出力部7による信号出力を禁止する。
データ出力部(データ出力手段)6は、CPU5から外部出力データが出力され、かつ出力判定部7により信号出力が許可されている場合に、実施の形態1と同様にCPU5からの外部出力データの種類に応じた出力信号を出力する。そして、出力信号の出力が完了した時点で、データ出力部6は、割り込み検知部4および出力判定部7に対してデータ出力完了の通知を行う。
図5は、本実施の形態2における処理の流れ(マイクロコンピュータにおける割り込み処理方法)を示している。
当該マイクロコンピュータでは、実施の形態1と同様に、上述した割り込み検知処理(割り込み検知工程)とノイズフィルタ処理(ノイズ判定工程)とが同時かつ平行して実行される。前者の処理は割り込み検知部4、後者の処理はノイズフィルタ部2によって実行されるハード処理である。したがって、実施の形態1と同様に、CPU5による割り込み処理(割り込み処理工程)とノイズフィルタ部2によるノイズの有無を判定するためのサンプリング処理(ノイズ判定工程)が平行して実行される。
当該マイクロコンピュータでは、実施の形態1と同様に、上述した割り込み検知処理(割り込み検知工程)とノイズフィルタ処理(ノイズ判定工程)とが同時かつ平行して実行される。前者の処理は割り込み検知部4、後者の処理はノイズフィルタ部2によって実行されるハード処理である。したがって、実施の形態1と同様に、CPU5による割り込み処理(割り込み処理工程)とノイズフィルタ部2によるノイズの有無を判定するためのサンプリング処理(ノイズ判定工程)が平行して実行される。
割り込み検知部4からCPU5に対して割り込み要求が通知された場合、以後の割り込み処理はCPU5によって実行されるソフト処理となる(割り込み処理工程)。一方、本実施の形態2においては、ノイズフィルタ部2によるレベル確定の通知に対応する処理は出力判定部7によって実行されるハード処理となる(出力判定工程)。
CPU5は、割り込み処理完了時点(外部出力データの生成完了時点)で、データ出力部6に対して外部出力データを出力する。入力信号のレベルが変化し割り込み処理が開始されてから完了するまでの間に、出力判定部7が信号出力を許可している場合、すなわち入力信号のレベルが確定している場合は、データ出力部6は出力信号を出力する。一方、出力判定部7が信号出力を禁止している場合、すなわち入力信号のレベルが未確定の場合は、データ出力部6は出力信号を出力することなく処理を終了する。なお、データ出力部6による信号出力動作は実施の形態1と同様にハード処理となる(データ出力工程)。
本実施の形態2によれば、実施の形態1と同様に、入力信号のレベル変化から出力信号の出力までにかかる時間が“Td(割り込み処理に要する時間)”となり、従来よりも“Tf×(n−1)”分短縮できる。
なお、本実施の形態2におけるマイクロコンピュータも、実施の形態1と同様に、モータ制御に限らず、ノイズフィルタ処理のサンプリングによる遅延時間の削減が必要な任意の応用分野に適用可能である。
また、本実施の形態2においては、ソフト処理は割り込み処理のみであるので、従来のマイクロコンピュータにおけるソフト処理と同一となる。すなわち、ソフト処理部分に関しては、従来のものをそのまま流用することができる。したがって、本実施の形態2におけるマイクロコンピュータによれば、従来のソフトウェアに何等手を加えることなく、ノイズフィルタ処理のサンプリングによる遅延時間を削減することが可能となる。
(実施の形態3)
図6に本実施の形態3におけるマイクロコンピュータの割り込み処理に係る部位の構成の一例を示す。なお、本実施の形態3におけるマイクロコンピュータの全体構成は図11に示したものと同様であるので、その説明を省略する。また、入力ポート1、セレクタ部3に関しては、実施の形態1と同様の構成であるため、その説明を省略する。
図6に本実施の形態3におけるマイクロコンピュータの割り込み処理に係る部位の構成の一例を示す。なお、本実施の形態3におけるマイクロコンピュータの全体構成は図11に示したものと同様であるので、その説明を省略する。また、入力ポート1、セレクタ部3に関しては、実施の形態1と同様の構成であるため、その説明を省略する。
図6において、ノイズフィルタ部(ノイズ判定手段)2は、入力ポート1からの入力信号を入力とし、以下のノイズフィルタ処理を行う。すなわち、サンプリングクロック毎に入力信号をサンプリングし、規定回数に達する前に入力信号のレベルが変化した場合には、入力信号にノイズが発生したと判定してCPU5に対してノイズ検出の通知を行う。また、この場合、入力信号のセレクタ部3への出力を禁止する。一方、同じレベルの入力が規定回数継続した場合には、レベルが確定したと判定して入力信号をセレクタ部3へ出力する。このように、ここでは同じレベルの入力が規定回数継続するか否かによってノイズの有無を判定し、レベルが変化した場合にノイズ検出の通知を行う。
割り込み検知部(割り込み検知手段)4は、実施の形態1と同様に、セレクタ部3からの入力信号(入力ポート1からの入力信号)のレベル変化のエッジを検出すると、割り込みを検知してCPU5に対して割り込み要求の通知を行う(割り込み検知処理)。但し、本実施の形態3では、割り込み検知部4に対してノイズフィルタ部2およびデータ出力部6からの通知はなく、割り込み検知部4は、ノイズの有無やデータ出力完了/未完了に関わらず、割り込み要求の通知を行う。
CPU(演算手段)5は、実施の形態1と同様に、割り込み検知部4からの割り込み要求に応じた割り込み処理を実行し、外部出力データを生成する。但し、CPU5は、演算領域として、通常時に使用する通常演算領域8と割り込み処理時にのみ使用する割り込み演算領域9の2種類を備え、割り込み未発生時には通常演算領域8を処理用の演算領域として用い、割り込み発生時には割り込み演算領域9を処理用の演算領域として用いる。また、本実施の形態3におけるCPU5にはノイズフィルタ部2からノイズ検出の通知がなされる。CPU5は、割り込み処理の開始から完了までの間にノイズフィルタ部2よりノイズ検知の通知がなされなかった場合に、生成した外部出力データをデータ出力部6に送る。一方、ノイズ検知の通知があった場合には、割り込み処理を中断する。
データ出力部(データ出力手段)6は、実施の形態1と同様に、CPU5からの外部出力データの種類に応じた出力信号を出力する。但し、本実施の形態3におけるデータ出力部6は、データ出力完了の通知を行わない。
図7は、CPU5の動作を示している。割り込みが発生すると、CPU5は、処理に使用する演算領域を通常演算領域8から割り込み演算領域9へと切り替える。その際、通常演算領域8に記憶されている各種の演算値は、割り込み発生時点の値(割り込み処理開始直前の値)のまま通常演算領域8に保持される。以後、割り込み処理には、割り込み演算領域9が使用される。
割り込み処理中、ノイズフィルタ部2からCPU5に対してノイズ検知の通知が行われた場合、CPU5は、割り込み処理の進度に関わらず、強制的に演算領域を割り込み演算領域9から通常演算領域8へと切り替える。その結果、割り込み処理は中断され、外部出力データは生成されない。また、通常演算領域8へと切り替わることで、演算領域が割り込み発生直前の状態に戻るため、ノイズ検知通知後、CPU5は、割り込み発生時に通常演算領域8に保持した内容に基づき、割り込み発生直前の処理を引き続き実行する。
ノイズフィルタ部2からCPU5に対してノイズ検知の通知が行われることなく割り込み処理が完了した場合、CPU5は、割り込み処理により生成された外部出力データをデータ出力部6へ出力した後、演算領域を割り込み演算領域9から通常演算領域8へと切り替える。CPU5は、割り込み処理を完遂した後、割り込み発生時に通常演算領域8に保持した内容に基づき、割り込み発生直前の処理を引き続き実行する。
図8は、本実施の形態3における処理の流れ(マイクロコンピュータにおける割り込み処理方法)を示している。
当該マイクロコンピュータでは、上述した割り込み検知処理(割り込み検知工程)とノイズフィルタ処理(ノイズ判定工程)とが同時かつ平行して実行される。前者の処理は割り込み検知部4、後者の処理はノイズフィルタ部2によって実行されるハード処理である。つまり、入力信号のレベルが変化すると、割り込み検知部4による割り込み要求の通知が行われるとともに(割り込み検知工程)、ノイズフィルタ部2によるノイズ検出のためのサンプリング処理が開始される(ノイズ判定工程)。したがって、CPU5による割り込み処理(割り込み処理工程)とノイズフィルタ部2によるノイズの有無を判定するためのサンプリング処理(ノイズ判定工程)が平行して実行される。
当該マイクロコンピュータでは、上述した割り込み検知処理(割り込み検知工程)とノイズフィルタ処理(ノイズ判定工程)とが同時かつ平行して実行される。前者の処理は割り込み検知部4、後者の処理はノイズフィルタ部2によって実行されるハード処理である。つまり、入力信号のレベルが変化すると、割り込み検知部4による割り込み要求の通知が行われるとともに(割り込み検知工程)、ノイズフィルタ部2によるノイズ検出のためのサンプリング処理が開始される(ノイズ判定工程)。したがって、CPU5による割り込み処理(割り込み処理工程)とノイズフィルタ部2によるノイズの有無を判定するためのサンプリング処理(ノイズ判定工程)が平行して実行される。
本実施の形態3では、割り込み処理はハード処理とソフト処理の双方に関係する。すなわち、割り込み要求の通知があると、CPU5において、通常演算領域8から割り込み演算領域9への切り替えがハード処理として行われ、その後、実際の割り込み処理(演算処理)が実施の形態1と同様にソフト処理にて行われる。また、割り込み処理中にノイズ検知の通知が行われた場合および割り込み処理が完了した場合における割り込み演算領域9から通常演算領域8への切り替えはハード処理として行われる(割り込み処理工程)。以上のように、演算領域の切り替えが全てハード処理として行われるため、ソフト処理は演算領域の切り替えを考慮する必要はない。なお、データ出力部6による信号出力動作は実施の形態1と同様にハード処理となる(データ出力工程)。
本実施の形態3によれば、実施の形態1と同様に、入力信号のレベル変化から出力信号の出力までにかかる時間が“Td(割り込み処理に要する時間)”となり、従来よりも“Tf×(n−1)”分短縮できる。
なお、本実施の形態3におけるマイクロコンピュータも、実施の形態1と同様に、モータ制御に限らず、ノイズフィルタ処理のサンプリングによる遅延時間の削減が必要な任意の応用分野に適用可能である。
また、実施の形態2と同様に、ソフト処理は割り込み処理のみであるので、従来のマイクロコンピュータにおけるソフト処理と同一となる。すなわち、ソフト処理部分に関しては、従来のものをそのまま流用することができる。さらに、本実施の形態3によれば、ノイズ検知時点で割り込み処理を終了し、割り込み前の状態に復帰するため、無駄な演算処理を最小限に抑えることができる。
(実施の形態4)
図9に本実施の形態4におけるマイクロコンピュータの割り込み処理に係る部位の構成の一例を示す。なお、本実施の形態4におけるマイクロコンピュータの全体構成は図11に示したものと同様であるので、その説明を省略する。また、入力ポート1、セレクタ部3、ノイズフィルタ部2、割り込み検知部4、データ出力部6に関しては、実施の形態3と同様の構成であるため、その説明を省略する。
図9に本実施の形態4におけるマイクロコンピュータの割り込み処理に係る部位の構成の一例を示す。なお、本実施の形態4におけるマイクロコンピュータの全体構成は図11に示したものと同様であるので、その説明を省略する。また、入力ポート1、セレクタ部3、ノイズフィルタ部2、割り込み検知部4、データ出力部6に関しては、実施の形態3と同様の構成であるため、その説明を省略する。
図9において、CPU(演算手段)5は、実施の形態1と同様に、割り込み検知部4からの割り込み要求に応じた割り込み処理を実行し、外部出力データを生成する。但し、CPU5は、割り込み処理開始時に、演算領域の内容を、CPU5の外部に存在する一時記憶領域10に退避させる(記憶させる)。その後、外部出力データの生成完了時(割り込み処理完了時)までにノイズフィルタ部2よりノイズ検知の通知がなされた場合、CPU5は、割り込み処理の進度に関わらず、一時記憶領域10に退避させていた内容を読み込み、CPU5内部の演算領域に上書きする。その結果、割り込み処理は中断され、CPU5は割り込み発生直前の状態に復帰する。一方、ノイズ検知の通知が行われなかった場合、CPU5は、生成された外部出力データをデータ出力部6へ送出した後、一時記憶領域10に退避させていた内容を読み込み、CPU5内部の演算領域に上書きすることで、割り込み発生直前の状態に復帰する。
図10は、本実施の形態4における処理の流れ(マイクロコンピュータにおける割り込み処理方法)を示している。
当該マイクロコンピュータでは、実施の形態3と同様に、上述した割り込み検知処理(割り込み検知工程)とノイズフィルタ処理(ノイズ判定工程)とが同時かつ平行して実行される。前者の処理は割り込み検知部4、後者の処理はノイズフィルタ部2によって実行されるハード処理である。したがって、実施の形態1と同様に、CPU5による割り込み処理(割り込み処理工程)とノイズフィルタ部2によるノイズの有無を判定するためのサンプリング処理(ノイズ判定工程)が平行して実行される。
当該マイクロコンピュータでは、実施の形態3と同様に、上述した割り込み検知処理(割り込み検知工程)とノイズフィルタ処理(ノイズ判定工程)とが同時かつ平行して実行される。前者の処理は割り込み検知部4、後者の処理はノイズフィルタ部2によって実行されるハード処理である。したがって、実施の形態1と同様に、CPU5による割り込み処理(割り込み処理工程)とノイズフィルタ部2によるノイズの有無を判定するためのサンプリング処理(ノイズ判定工程)が平行して実行される。
本実施の形態4では、割り込み要求の通知があると、実際の割り込み処理(演算処理)が実行される前に、ハード処理により、CPU5内の演算領域の内容を一時記憶領域10に書き込む処理が実行される。
本実施の形態4では、割り込み処理はハード処理とソフト処理の双方に関係する。すなわち、一時記憶領域10への演算領域の内容の書き込みがハード処理として行われた後、実際の割り込み処理(演算処理)が実施の形態1と同様にソフト処理にて行われる。割り込み処理中にノイズ検知の通知が行われた場合および割り込み処理が完了した場合における一時記憶領域10からCPU5内の演算領域への内容の書き込みはハード処理として行われる(割り込み処理工程)。以上のように、CPU5内の演算領域と一時記憶領域10に対する書き込みおよび読み込みは全てハード処理として行われるため、ソフト処理はこの書き込みおよび読み込みを考慮する必要はない。なお、データ出力部6による信号出力動作は実施の形態1と同様にハード処理となる(データ出力工程)。
本実施の形態4によれば、実施の形態1と同様に、入力信号のレベル変化から出力信号の出力までにかかる時間が“Td(割り込み処理に要する時間)”となり、従来よりも“Tf×(n−1)”分短縮できる。
なお、本実施の形態4におけるマイクロコンピュータも、実施の形態1と同様に、モータ制御に限らず、ノイズフィルタ処理のサンプリングによる遅延時間の削減が必要な任意の応用分野に適用可能である。
また、本実施の形態4における一時記憶領域は、専用の記憶領域ではなく、従来のマイクロコンピュータにおいて演算処理に使用される記憶領域(RAMのスタック領域等)を用いてもよい。したがって、本実施の形態4におけるマイクロコンピュータは、従来の構成に対して大幅な構成の変更を加えることなく実現可能である。
なお、実施の形態1〜4では、主に入力信号に対するノイズフィルタ処理および割り込み検知処理をハード処理にて行い、主に割り込み要求に基づく割り込み処理をソフト処理にて行う場合について説明したが、例えば、すべての処理をソフト処理で行うようにしてもよく、ハード処理とソフト処理にて実行する処理の振り分けは上記したものに限らない。
本発明にかかるマイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法は、割り込み処理を開始するためにノイズフィルタ処理の結果を待つ必要がなく、デジタル信号のレベル変化から出力信号の出力までに生じる遅延時間を、ノイズフィルタ処理でのサンプリングにかかる時間分だけ削減でき、ノイズの除去と高速応答を両立できるので、割り込みによるモータの回転位置検出に基づいてPWM信号出力を行うインバータ制御などに有用である。
1 入力ポート
2、19 ノイズフィルタ部
3 セレクタ部
4、20 割り込み検知部
5、11 CPU
6 データ出力部
7 出力判定部
8 通常演算領域
9 割り込み演算領域
10 一時記憶領域
12 ROM
13 RAM
14 タイマ
15 シリアル通信部
16 汎用I/Oポート
17 A/D変換部
18 PWM信号生成回路
100 マイクロコンピュータ
2、19 ノイズフィルタ部
3 セレクタ部
4、20 割り込み検知部
5、11 CPU
6 データ出力部
7 出力判定部
8 通常演算領域
9 割り込み演算領域
10 一時記憶領域
12 ROM
13 RAM
14 タイマ
15 シリアル通信部
16 汎用I/Oポート
17 A/D変換部
18 PWM信号生成回路
100 マイクロコンピュータ
Claims (18)
- デジタル信号を入力する入力ポートと、
前記入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定手段と、
前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知手段と、
前記割り込み検知手段から割り込み要求の通知を受けると割り込み処理を開始し、該割り込み処理の開始から完了までの間に行われる前記ノイズ判定手段によるノイズの有無の判定の結果がノイズ無しのとき、該割り込み処理により生成したデータを出力する演算手段と、
前記演算手段からのデータを受けて出力信号を出力するデータ出力手段と、
を備え、前記ノイズ判定手段によるノイズの有無の判定と前記演算手段による割り込み処理が平行して実行されることを特徴とするマイクロコンピュータ。 - デジタル信号を入力する入力ポートと、
前記入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定手段と、
前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知手段と、
前記割り込み検知手段から割り込み要求の通知を受けると割り込み処理を開始し該割り込み処理により生成したデータを出力する演算手段と、
前記演算手段からのデータを受けて出力信号を出力するデータ出力手段と、
前記演算手段による割り込み処理の開始から完了までの間に行われる前記ノイズ判定手段によるノイズの有無の判定の結果がノイズ無しのとき、前記データ出力手段による出力信号の出力を許可する出力判定手段と、
を備え、前記ノイズ判定手段によるノイズの有無の判定と前記演算手段による割り込み処理が平行して実行されることを特徴とするマイクロコンピュータ。 - 前記割り込み検知手段は、前記ノイズ判定手段によりノイズ無しの判定がされると、前記データ出力手段による出力信号の出力が完了するまで、割り込みを検知する処理を行わないことを特徴とする請求項1もしくは2のいずれかに記載のマイクロコンピュータ。
- 前記ノイズ判定手段は、前記入力ポートからのデジタル信号をサンプリングし同じレベルが規定回数継続するとノイズ無しと判定してレベル確定の通知を行うことを特徴とする請求項1ないし3のいずれかに記載のマイクロコンピュータ。
- 請求項1ないし4のいずれかに記載のマイクロコンピュータであって、
前記ノイズ判定手段として、デジタル信号のノイズの有無を判定した結果がノイズ無しのときにそのデジタル信号を出力し且つレベル確定の通知を行うノイズフィルタ部を備えるとともに、
前記入力ポートからのデジタル信号と前記ノイズフィルタ部からのデジタル信号のいずれか一方を選択して前記割り込み検知手段へ出力するセレクタ部を備え、
前記セレクタ部にて前記入力ポートからのデジタル信号が選択されている場合に、前記ノイズフィルタ部によるノイズの有無の判定と前記演算手段による割り込み処理が平行して実行される
ことを特徴とするマイクロコンピュータ。 - デジタル信号を入力する入力ポートと、
前記入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定手段と、
前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知手段と、
前記割り込み検知手段から割り込み要求の通知を受けると割り込み処理を開始し、該割り込み処理の開始から完了までの間に行われる前記ノイズ判定手段によるノイズの有無の判定の結果がノイズ無しのとき、該割り込み処理により生成したデータを出力し、ノイズ有りのとき、該割り込み処理を中断する演算手段と、
前記演算手段からのデータを受けて出力信号を出力するデータ出力手段と、
を備え、前記ノイズ判定手段によるノイズの有無の判定と前記演算手段による割り込み処理が平行して実行されることを特徴とするマイクロコンピュータ。 - 請求項6記載のマイクロコンピュータであって、
前記演算手段は、通常時に使用する通常演算領域と割り込み処理時にのみ使用する割り込み演算領域の2つの演算領域を備え、割り込み処理を開始すると、演算領域を前記通常演算領域から前記割り込み演算領域へと切り替え、該割り込み処理が完了するまでの間に前記ノイズ判定手段によりノイズ有りの判定がなされると、もしくは該割り込み処理が完了すると、演算領域を前記割り込み演算領域から前記通常演算領域へと切り替える
ことを特徴とするマイクロコンピュータ。 - 請求項6記載のマイクロコンピュータであって、
前記演算手段は、割り込み処理開始時に、演算領域の内容を一時記憶領域に記憶し、該割り込み処理が完了するまでの間に前記ノイズ判定手段によりノイズ有りの判定がなされると、もしくは該割り込み処理が完了すると、前記一時記憶領域に記憶されている内容を読み込み、演算領域に上書する
ことを特徴とするマイクロコンピュータ。 - 前記ノイズ判定手段は、前記入力ポートからのデジタル信号をサンプリングし同じレベルが規定回数継続しないときノイズ有りと判定してノイズ検出の通知を行うことを特徴とする請求項6ないし8のいずれかに記載のマイクロコンピュータ。
- 請求項6ないし9のいずれかに記載のマイクロコンピュータであって、
前記ノイズ判定手段として、デジタル信号のノイズの有無を判定した結果がノイズ無しのときにそのデジタル信号を出力し、ノイズ有りのときにノイズ検出の通知を行うノイズフィルタ部を備えるとともに、
前記入力ポートからのデジタル信号と前記ノイズフィルタ部からのデジタル信号のいずれか一方を選択して前記割り込み検知手段へ出力するセレクタ部を備え、
前記セレクタ部にて前記入力ポートからのデジタル信号が選択されている場合に、前記ノイズフィルタ部によるノイズの有無の判定と前記演算手段による割り込み処理が平行して実行される
ことを特徴とするマイクロコンピュータ。 - 入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定工程と、
前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知工程と、
前記割り込み要求の通知を受けると割り込み処理を開始し、該割り込み処理の開始から完了までの間に実行される前記ノイズ判定工程によるノイズの有無の判定の結果がノイズ無しのとき、該割り込み処理により生成したデータを出力する割り込み処理工程と、
前記データを受けて出力信号を出力するデータ出力工程と、
を備え、前記ノイズ判定工程と前記割り込み処理工程が平行して実行されることを特徴とするマイクロコンピュータにおける割り込み処理方法。 - 入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定工程と、
前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知工程と、
前記割り込み要求の通知を受けると割り込み処理を開始し該割り込み処理により生成したデータを出力する割り込み処理工程と、
前記データを受けて出力信号を出力するデータ出力工程と、
前記割り込み処理工程による割り込み処理の開始から完了までの間に実行される前記ノイズ判定工程によるノイズの有無の判定の結果がノイズ無しのとき、前記出力信号の出力を許可する出力判定工程と、
を備え、前記ノイズ判定工程と前記割り込み処理工程が平行して実行されることを特徴とするマイクロコンピュータにおける割り込み処理方法。 - 前記ノイズ判定工程によりノイズ無しの判定がされると、前記出力信号の出力が完了するまで、前記割り込み検知工程を実行しないことを特徴とする請求項11もしくは12のいずれかに記載のマイクロコンピュータにおける割り込み処理方法。
- 前記ノイズ判定工程では、入力されたデジタル信号をサンプリングし同じレベルが規定回数継続するとノイズ無しと判定してレベル確定の通知を行うことを特徴とする請求項11ないし13のいずれかに記載のマイクロコンピュータにおける割り込み処理方法。
- 入力ポートに入力されたデジタル信号のノイズの有無を判定するノイズ判定工程と、
前記入力ポートに入力されたデジタル信号のレベル変化から割り込みを検知し割り込み要求の通知を行う割り込み検知工程と、
前記割り込み要求の通知を受けると割り込み処理を開始し、該割り込み処理の開始から完了までの間に実行される前記ノイズ判定工程によるノイズの有無の判定の結果がノイズ無しのとき、該割り込み処理により生成したデータを出力し、ノイズ有りのとき、該割り込み処理を中断する割り込み処理工程と、
前記データを受けて出力信号を出力するデータ出力工程と、
を備え、前記ノイズ判定工程と前記割り込み処理工程が平行して実行されることを特徴とするマイクロコンピュータにおける割り込み処理方法。 - 請求項15記載のマイクロコンピュータにおける割り込み処理方法であって、
前記割り込み処理工程では、割り込み処理を開始すると、演算領域を通常時に使用する通常演算領域から割り込み処理時にのみ使用する割り込み演算領域へと切り替え、該割り込み処理が完了するまでの間に前記ノイズ判定工程によりノイズ有りの判定がなされると、もしくは該割り込み処理が完了すると、演算領域を前記割り込み演算領域から前記通常演算領域へと切り替える
ことを特徴とするマイクロコンピュータにおける割り込み処理方法。 - 請求項15記載のマイクロコンピュータにおける割り込み処理方法であって、
前記割り込み処理工程では、割り込み処理開始時に、演算領域の内容を一時記憶領域に記憶し、該割り込み処理が完了するまでの間に前記ノイズ判定工程によりノイズ有りの判定がなされると、もしくは該割り込み処理が完了すると、前記一時記憶領域に記憶されている内容を読み込み、演算領域に上書する
ことを特徴とするマイクロコンピュータにおける割り込み処理方法。 - 前記ノイズ判定工程では、入力されたデジタル信号をサンプリングし同じレベルが規定回数継続しないときノイズ有りと判定してノイズ検出の通知を行うことを特徴とする請求項15ないし17のいずれかに記載のマイクロコンピュータにおける割り込み処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004192361A JP2006018331A (ja) | 2004-06-30 | 2004-06-30 | マイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004192361A JP2006018331A (ja) | 2004-06-30 | 2004-06-30 | マイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006018331A true JP2006018331A (ja) | 2006-01-19 |
Family
ID=35792584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004192361A Pending JP2006018331A (ja) | 2004-06-30 | 2004-06-30 | マイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006018331A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019082659A1 (ja) * | 2017-10-26 | 2019-05-02 | オムロン株式会社 | データ取得方法およびデータ取得装置 |
-
2004
- 2004-06-30 JP JP2004192361A patent/JP2006018331A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019082659A1 (ja) * | 2017-10-26 | 2019-05-02 | オムロン株式会社 | データ取得方法およびデータ取得装置 |
JP2019080242A (ja) * | 2017-10-26 | 2019-05-23 | オムロン株式会社 | データ取得方法およびデータ取得装置 |
US11056159B2 (en) | 2017-10-26 | 2021-07-06 | Omron Corporation | Data acquisition method and data acquisition apparatus |
JP7021501B2 (ja) | 2017-10-26 | 2022-02-17 | オムロン株式会社 | データ取得方法およびデータ取得装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010277303A (ja) | 半導体装置及び異常検出方法 | |
JP3105738B2 (ja) | 情報処理装置 | |
JP5653332B2 (ja) | 周期エラー検出方法および周期エラー検出回路 | |
US20070162675A1 (en) | Interrupt control device | |
JP2006018331A (ja) | マイクロコンピュータ、およびマイクロコンピュータにおける割り込み処理方法 | |
JP2989938B2 (ja) | ディジタルシグナルプロセッサ | |
JP5456705B2 (ja) | 画像形成装置 | |
JP4106004B2 (ja) | 外部同期式ad変換回路 | |
WO2019198169A1 (ja) | コンピュータシステムおよびコンピュータプログラム | |
KR100331875B1 (ko) | 다중 채널 인터럽트 처리 장치 및 그를 이용한 다중 채널 인터럽트 처리 방법 | |
JP5331451B2 (ja) | マイクロコントローラ | |
JP2005275452A (ja) | データ転送制御システム | |
JP4032418B2 (ja) | 入力データホールド装置 | |
JP2000029719A (ja) | 割込制御装置 | |
JP2009086978A (ja) | 電子制御装置 | |
JP3702161B2 (ja) | 制御システム及び制御装置並びにモニタ装置 | |
JPH08278896A (ja) | 割込み処理装置 | |
JP2006119982A (ja) | コンピュータシステム | |
KR0147704B1 (ko) | 최소 인터럽트를 가지는 에스씨에스아이 장치 | |
KR100404283B1 (ko) | 마이크로프로세서, 마이크로프로세서를 포함하는 시스템및 마이크로프로세서의 버스 사이클 제어 방법 | |
JPH11224126A (ja) | モーション制御装置 | |
JP2508979B2 (ja) | バス制御装置 | |
JPH0695980A (ja) | 情報入出力制御装置 | |
JP2007104852A (ja) | サーボモータのpwm駆動方法及び装置 | |
JPH04369064A (ja) | 割込処理制御方法及びその装置 |