JPH08278896A - 割込み処理装置 - Google Patents

割込み処理装置

Info

Publication number
JPH08278896A
JPH08278896A JP7081475A JP8147595A JPH08278896A JP H08278896 A JPH08278896 A JP H08278896A JP 7081475 A JP7081475 A JP 7081475A JP 8147595 A JP8147595 A JP 8147595A JP H08278896 A JPH08278896 A JP H08278896A
Authority
JP
Japan
Prior art keywords
interrupt
instruction
signal
cycles
resource
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7081475A
Other languages
English (en)
Inventor
Akimitsu Shimamura
秋光 島村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7081475A priority Critical patent/JPH08278896A/ja
Publication of JPH08278896A publication Critical patent/JPH08278896A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】実行中の命令をアボートして割込み処理を行う
割込み処理装置において、複数サイクルを要する命令の
実行と、割込み処理の実行とを高速に行う。 【構成】命令デコード部2は命令の実行に必要なサイク
ル数(命令サイクル数)を生成する。減算回路40は、
前記命令サイクル数から、実行中の命令の残サイクル数
を演算する。比較器11は、残サイクル数と、アボート
不可能命令の最大サイクル数とを比較し、残サイクル数
がアボート不可能命令の最大サイクル数より小さけれ
ば、割込み禁止信号4を割込み制御部3に出力する。割
込み制御部3は、割込み禁止信号4を受けているとき、
実行中の命令が完了してから、割込み処理を実行する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、命令の実行中での割込
み信号の入力に基いて割込み処理を実行させる割込み処
理装置の改良に関する。
【0002】
【従来の技術】図6は従来の割込み処理装置の代表的な
構成図を示す。
【0003】同図において、1は命令コード、2は前記
命令コードを受けてデコードし、その内容から必要に応
じて割込み禁止信号4を生成する命令デコード部、5は
割込み信号、3は前記割込み信号5を入力し、その割込
み信号5の入力時に前記命令デコード部3から割込み禁
止信号の生成,未生成に応じて割込み処理の実行を直ち
に行うか、割込み禁止信号4が未生成になった後に行う
かを制御する割込み制御部である。
【0004】以上のように構成された割込み処理装置の
動作を、以下、説明する。
【0005】命令デコード部2は、命令コードをデコー
ドし、その命令内容が割込み信号5の入力時であっても
直ちにアボート(Abort) することが不可能な命令(即
ち、命令実行中に資源を変化させてしまって資源の回復
が不可能な命令)である場合には、割込み禁止信号4を
生成する。この割込み禁止信号5は割込み制御部3へ入
力される。割込み制御部3は、割込み信号5が入力され
ると、割込み禁止信号4が未生成ならば直ちに割込みを
受付け、割込み処理を実行する一方、割込み禁止信号4
が生成されている際は、割込みの登録は行うが割込み処
理の実行は行わず、割込み禁止信号4が未生成になった
際に割込み処理を実行する。
【0006】ここで、前記従来の割込み処理装置では、
アボートすることが不可能な種々の命令のうち、実行サ
イクル数が最大の命令では、その最大実行サイクル数
(以下、割込み許容サイクル数という)は、割込み処理
の実行が遅延することを前提として設定されて、システ
ムの構築が行われる。即ち、例えば、割込み許容サイク
ル数が4サイクルの場合には、割込み処理要求時からそ
の実行時まで4サイクル待たされても支障がないシステ
ムが構築される。
【0007】
【発明が解決しようとする課題】しかしながら、前記の
ようにアボート不可能な命令以外の命令は、割込み処理
要求時に直ちにアボートされるため、次の欠点を有す
る。
【0008】即ち、このアボート不可能な命令以外の命
令が、その命令の実行に複数サイクルを必要とする命令
である場合に、その命令の実行時に割込み信号が入力さ
れると、その実行中の命令をアボートして割込み処理の
実行を行い、その後に前記実行していた命令を最初から
再実行する。従って、実行に13サイクル必要な命令の
12サイクル目を実行していた時に割込み信号が入力さ
れた場合に、割込み処理の実行サイクルを3サイクルと
すると、命令の実行と割込み処理とのトータルのサイク
ル数は、12+3+13=28となる。このように、多
数のサイクルを必要とする命令の実行中,特にその実行
の終了する前の直前サイクルで割込み要求があった場合
には、システムの動作速度の性能が著しく劣化するとい
う問題があった。
【0009】また、割込み要求時に直ちにアボートする
ことが不可能な命令の実行中では、その命令の実行が終
了するまで割込み処理が待たされるため、割込み処理の
実行開始を早期に行うことができない欠点がある。
【0010】本発明は、前記従来の問題点を解決するも
のであり、その目的は、多数のサイクルを必要とする命
令の実行中に割込み要求があった場合に,その命令の実
行と割込み処理とを全体として高速に行うと共に、直ち
にアボートすることが不可能な命令の実行中での割込み
処理を高速に行うことができる割込み処理装置を提供す
ることにある。
【0011】
【課題を解決するための手段】前記問題点を解決するた
めに、本発明では、直ちにアボートすることが可能な命
令の実行中に割込み信号が入力された場合には、その割
込み信号の入力時からその命令の完了時までのサイクル
数が割込み許容サイクル数よりも小さいときには、その
実行中の命令の完了を待って割込み処理を実行すること
とする。
【0012】また、本発明では、直ちにアボートするこ
とが不可能な命令の実行中に割込み信号が入力された場
合には、資源を保存して割込み処理を開始し、その割込
み処理の終了後に前記保存した資源を復元することとす
る。
【0013】即ち、請求項1記載の発明の割込み処理装
置では、命令コードのデコード時にその命令の実行に必
要なサイクル数を生成する命令サイクル数生成回路と、
前記命令サイクル数生成回路により生成された命令サイ
クル数をデクリメントして残サイクル数を得る減算回路
と、アボート不可能な命令の最大サイクル数以上の数の
割込み許容サイクル数を生成する割込み許容サイクル数
生成回路と、前記減算回路によりデクリメントされた残
サイクル数を前記割込み許容サイクル数生成回路の割込
み許容サイクル数と比較し、残サイクル数が割込み許容
サイクル数以下のとき,割込み禁止信号を出力する比較
回路と、割込み信号が入力され、この割込み信号の入力
時に前記比較回路から割込み禁止信号が出力されていな
いとき、実行中の命令をアボートして割込み処理を実行
する一方、前記比較回路から割込み禁止信号が出力され
ているとき、実行中の命令が完了した後に割込み処理を
実行する割込み制御部とを備えたことを特徴とする。
【0014】また、請求項2記載の発明では、前記請求
項1記載の割込み処理装置において、許容サイクル数生
成回路は、アボート不可能な命令の最大サイクル数に等
しい数の割込み許容サイクル数を生成するものであるこ
とを特徴とする。
【0015】更に、請求項3記載の発明では、前記請求
項1記載の割込み処理装置において、許容サイクル数生
成回路は、アボート不可能な命令の最大サイクル数を越
える数の割込み許容サイクル数を設定するレジスタより
成ることを特徴とする。
【0016】加えて、請求項4記載の発明では、前記請
求項1記載の割込み処理装置において、許容サイクル数
生成回路は、割込み信号の種類に対応したサイクル数で
あって、アボート不可能な命令の最大サイクル数を越え
る数の割込み許容サイクル数を各々設定する複数個のレ
ジスタと、前記複数個のレジスタにより設定された複数
の割込み許容サイクル数のうち、割込み制御部に入力さ
れる割込み信号の種類に対応した許容サイクル数を選択
するセレクタとから成ることを特徴とする。
【0017】また、請求項5記載の割込み処理装置で
は、資源変化命令の実行中に資源変化命令実行信号を出
力する命令実行信号出力回路と、割込み信号を入力し、
割込み実行信号を出力して割込み処理を実行すると共
に、その割込み処理の終了時に割込み終了信号を出力す
る割込み制御部と、前記命令実行信号出力回路の資源変
化命令実行信号と前記割込み制御部の割込み実行信号と
を受けて、資源保存信号を出力する資源保存信号出力回
路と、前記命令実行信号出力回路の資源変化命令実行信
号と前記割込み制御部の割込み終了信号とを受けて、資
源復元信号を出力する資源復元信号出力回路と、前記資
源保存信号出力回路の資源保存信号を受けて資源を保存
し、前記資源復元信号出力回路の資源復元信号を受けて
資源を復元する資源制御部とを備えたことを特徴とす
る。
【0018】更に、請求項6記載の割込み処理装置で
は、前記請求項5記載の発明の構成に加えて、前記請求
項1記載の発明の命令サイクル数生成回路と、減算回路
と、比較回路と、割込み制御部とを備えるとともに、任
意の数の割込み許容サイクル数を生成する割込み許容サ
イクル数生成回路を備えたことを特徴とする。
【0019】加えて、請求項7記載の発明では、前記請
求項6記載の割込み処理装置において、許容サイクル数
生成回路は、割込み信号の種類に対応したサイクル数で
あって、任意の数の割込み許容サイクル数を各々設定す
る複数個のレジスタと、前記複数個のレジスタにより設
定された複数の割込み許容サイクル数のうち、割込み制
御部に入力される割込み信号の種類に対応した許容サイ
クル数を選択するセレクタとから成ることを特徴とす
る。
【0020】
【作用】前記した構成により、請求項1ないし請求項4
記載の発明では、直ちにアボート可能な命令の実行中に
割込み信号が入力された場合には、実行中の命令の完了
までの残サイクル数が割込み許容サイクル数より小さい
ならば、その実行中の命令の完了を待ち、その後に割込
み処理が実行される。従って、このような場合にも従来
のように実行中の命令をアボートして割込み処理の実行
し、その終了後に命令を最初から再実行する場合に比し
て、その命令及び割込み処理の実行が終了するまでに要
するサイクル数が減少して、命令及び割込み処理の実行
が全体として高速に行われる。
【0021】また、請求項5ないし請求項7記載の発明
では、直ちにアボートすることが不可能な命令の実行中
に割込み信号が入力された場合には、この割込み信号が
入力されたサイクルで資源が保存されるので、その次の
サイクルで割込み処理を開始することができる。従っ
て、従来のように直ちにアボートすることが不可能な命
令の実行の終了後に割込み処理を行う場合に比して、割
込み処理を早期に開始できる。しかも、割込み処理の終
了後は、資源が復元されるので、前記実行していた命令
では、割込み信号が入力されたサイクルの次のサイクル
から命令が実行される。
【0022】特に、請求項6記載の発明では、前記請求
項1記載の発明と請求項5記載の発明とを合せた作用、
即ち、直ちにアボート可能な命令の実行中に割込み信号
が入力された場合には、その実行中の命令及び割込み処
理の実行が全体として高速に行われると共に、直ちにア
ボートすることが不可能な命令の実行中に割込み信号が
入力された場合であっても、割込み処理を早期に開始で
きる作用を奏する。
【0023】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
【0024】(第1の実施例)図1は本発明の第1の実
施例の割込み処理装置のブロック図を示す。
【0025】同図において、1は命令コード、2は命令
デコード部、3は割込み制御部、8はセレクタ、9はレ
ジスタ、10はデクリメンタ、11は比較器、12はア
ボート不可能命令最大サイクル数生成部である。
【0026】前記命令デコード部2は、命令コード1を
デコードすると共に、その命令内容から、その命令が完
了するまでのサイクル数(以下、命令サイクル数とい
う)を生成すると共に、その命令の開始サイクルで命令
サイクル数ロード信号を生成し、命令サイクル数生成回
路として機能する。
【0027】デクリメンタ10は、実行中の命令の実行
が完了するまでの残りのサイクル数(以下、残サイクル
数という)を演算する。レジスタ9は、前記デクリメン
タ10によりデクリメントされた残サイクル数を記憶す
る。セレクタ8は、命令デコード部2からの命令サイク
ル数ロード信号を受けた時には、命令デコード部2から
の命令サイクル数を選択する一方、前記命令サイクル数
ロード信号を受けない時(命令の開始サイクル後)で
は、レジスタ9からの残サイクル数を選択して、その選
択したサイクル数をデクリメンタ10に出力する。
【0028】前記デクリメンタ10、レジスタ9及びセ
レクタ8により、前記命令サイクル数をデクリメントし
て残サイクル数を得る減算回路40を構成している。
【0029】前記アボート不可能命令最大サイクル数生
成部(許容サイクル数生成回路)12は、直ちにアボー
トすることが不可能な命令のうち実行サイクル数が最も
多い命令のサイクル数(即ち、割込み許容サイクル数で
あり、以下、アボート不可能命令最大サイクル数とい
う。本実施例では例えば「4」とする)を生成する。比
較器(比較回路)11は、前記アボート不可能命令最大
サイクル数生成部12のアボート不可能命令最大サイク
ル数と、前記デクリメンタ10からの残サイクル数とを
受け、残サイクル数がアボート不可能命令最大サイクル
数より小さく且つゼロでないときに、割込み禁止信号4
を生成し、こ割込み禁止信号4を割込み制御部3へ入力
する。
【0030】割込み制御部3は、割込み信号5が入力さ
れると、割込みの登録を行う。そして割込み禁止信号4
が未生成ならば直ちに割込み処理の実行を行い、その割
込み処理の実行後に上記割込みの登録を抹消する。割込
み禁止信号4が生成されている際は、割込みの登録は行
うが割込み処理の実行は行わず、割込み禁止信号4が未
生成になった後に割込み処理の実行を行う。
【0031】次に、実行に複数サイクルが必要な命令の
実行中において割込み要求があった際の動作を従来例と
比較して説明する。
【0032】例えば、実行に13サイクルが必要な命令
の実行が開始されると、命令デコード部2により命令サ
イクル数ロード信号7が生成されるので、セレクタ8は
命令サイクル数を選択し、デクルメンタ10はこの命令
サイクル数をデクリメントする。即ち、命令の実行の1
サイクル目はデクリメンタ10の出力値(残サイクル
数)は「12」となる。
【0033】2サイクル目では、デクリメンタ10の出
力値(残サイクル数「12」)がレジスタ9にロードさ
れる。命令サイクル数ロード信号は未生成であるので、
セレクタ8はレジスタ9の出力、即ち残サイクル数「1
2」を選択し、デクリメンタ10はこの残サイクル数
「12」をデクリメントして、その出力は「11」とな
る。
【0034】従って、例えば命令の12サイクル目の実
行時に割込み信号5が入力されると、その時のデクリメ
ンタ10の出力値(残サイクル数)は「1」であり、一
方、アボート不可能命令最大サイクル数が「4」である
ので、比較器11は割込み禁止信号を生成し、これによ
り、割込み制御部3は割込み処理の実行を禁止する。
【0035】次のサイクルでは、デクリメンタ10の出
力値(残サイクル数)がゼロ、即ち命令の実行が終了す
ると、比較器11は割込み禁止信号の生成を停止するの
で、割込み制御部3はデクリメンタ10の出力値(残サ
イクル数)がゼロとなった次のサイクルから、割込み処
理を実行する。
【0036】よって、割込み処理の実行サイクル数が3
サイクルである場合には、命令の実行と割込み処理の実
行とのトータルのサイクル数は13+3=16となり、
従来例の28(=12+3+13)と比較して、命令の
実行と割込み処理の実行とを高速に行うことができる。
【0037】(第2の実施例)次に、本発明の第2の実
施例について図面を参照しながら説明する。
【0038】図2は本発明の第2の実施例における割込
み処理装置のブロック図である。
【0039】同図においては、前記第1の実施例のアボ
ート不可能命令最大サイクル数生成部12に代え、レジ
スタ14が設けられる。
【0040】前記レジスタ14には、割込み信号5の入
力時から割込み処理の実行に移るまでの許容サイクル数
が設定される。この許容サイクル数は、直ちにアボート
することが不可能な命令の最大サイクル数(第1の実施
例では「4」)を越える任意の数である。例えば、割込
み処理の要求から実行までのサイクル数が、アボート不
可能命令最大サイクル数(「4」)を越える場合(例え
ば「6」サイクル)でも支障のないシステムでは、レジ
スタ14には許容サイクル数「6」が設定される。
【0041】従って、13サイクルを要する命令の8サ
イクル目の実行時に割込み信号5が入力されると、従来
では、実行中の命令は即座にアボートされるため、その
命令の実行と割込み処理の実行とのトータルのサイクル
は、8+3+13=24となる。
【0042】しかし、本実施例では、割込み信号5が入
力された8サイクル目では、その時のデクリメンタ10
の出力値(残サイクル数)が「5」であって、レジスタ
14の許容サイクル数「6」未満であるので、比較器1
1が割込み禁止信号を生成し、割込み制御部3が割込み
処理の実行を禁止する。デクリメンタ10の出力がゼロ
となって実行中の命令が終了すると、その次のサイクル
から割込み制御部3が割込み処理を実行する。従って、
命令の実行と割込み処理の実行とのトータルのサイクル
数は13+3=16となり、従来の「24」と比較し
て、命令の実行と割込み処理の実行とを高速に行うこと
ができる。
【0043】(第3の実施例)次に、本発明の第3の実
施例について、図面を参照しながら説明する。
【0044】図3は本発明の第3の実施例における割込
み処理装置のブロック図である。
【0045】同図においては、前記第2の実施例のレジ
スタ14と同種のレジスタ15〜18が複数個(図では
4個)設けられている。
【0046】前記各レジスタ15〜18には、各々、割
込み制御部3に入力される割込み信号22〜25の種類
に応じて、その各割込み信号の入力時から割込み処理の
実行に移るまで許容されるサイクル数(許容サイクル
数)が設定され、割込み信号22に対してはこれに応じ
た許容サイクル数がレジスタ15に設定され、割込み信
号23に対してはこれに応じた許容サイクル数がレジス
タ16に、割込み信号24に対してはその許容サイクル
数がレジスタ17に、割込み信号25に対してはその許
容サイクル数がレジスタ18に各々設定される。
【0047】また、割込み制御部3は、入力された割込
み信号の種類に応じて割込み許容サイクル数選択信号を
出力する。19は、前記割込み制御部3からの割込み許
容サイクル数選択信号を受けて、これが指示する許容サ
イクル数を選択するように前記複数個のレジスタ15〜
18の何れか1個を選択するセレクタである。
【0048】したがって、本実施例においては、入力さ
れる割込み信号の種類に応じて許容サイクル数が変化す
るので、割込み処理の種類に拘らず、命令の実行と割込
み処理の実行とを高速に行うことができる。
【0049】(第4の実施例)次に、本発明の第4の実
施例について図面を参照しながら説明する。
【0050】図4は本発明の第4の実施例における割込
み処理装置のブロック図である。
【0051】本実施例は、前記第2の実施例を示す図2
の構成に、次の構成を付加したものである。
【0052】即ち、図4において、命令デコード部(命
令実行信号出力回路)2は、資源を変化させる命令の実
行中は資源変化信号(命令実行信号)32を出力する。
また、割込み制御部(割込み実行信号出力回路)3は、
割込み信号5の入力時に割込み処理の実行を指令する割
込み実行信号30を出力し、その割込み処理の実行が終
了した時に割込み終了信号31を出力する。
【0053】更に、同図において、35は、前記命令デ
コード部2からの資源変化信号32と割込み制御部3か
らの割込み実行信号30とを受けて資源保存信号33を
出力する第1アンド回路(資源保存信号出力回路)、3
6は前記命令デコード部2からの資源変化信号32と割
込み制御部3からの割込み終了信号32とを受けて資源
復元信号34を出力する第2アンド回路(資源復元信号
出力回路)である。また、37は資源制御部であって、
この資源制御部37は、前記第1アンド回路35からの
資源保存信号を受けて資源を保存し、前記第2アンド回
路36からの資源復元信号を受けて資源を復元する。
【0054】更に、レジスタ14には、割込み許容サイ
クル数として「0」サイクル数が設定され、従って、比
較器11は常に割込み禁止信号4を生成しない。
【0055】したがって、本実施例においては、例えば
4サイクル必要な資源変化命令の2サイクル目に割込み
信号が入力された場合には、その2サイクル目の完了時
に資源保存信号33が発生して、その資源変化命令実行
で変化した資源が保存されるので、2サイクル目が完了
すれば、直ちに割込み処理の実行に移ることができる。
また、割込み処理の実行後は、資源復元信号36が発生
して、資源変化命令の3サイクル目からその資源変化命
令の実行が続行される。
【0056】従来では、資源変化命令の実行中は割込み
処理の実行は行えず、前記動作例の場合では割込み処理
の実行まで2サイクル待たなければならなかったので、
この従来例に比して、本実施例では、割込み処理の実行
までのサイクル数を減らして、割込み処理の実行を高速
に行うことができる。
【0057】(第5の実施例)次に、本発明の第5の実
施例について、図面を参照しながら説明する。
【0058】図5は本発明の第5の実施例における割込
み処理装置のブロック図である。
【0059】本実施例では、前記第3の実施例を示す図
3の構成に対して、前記第4の実施例の付加構成要素と
同様の構成を付加したものである。
【0060】したがって、本実施例においては、第3の
実施例の作用と第4の実施例の作用、即ち、直ちにアボ
ートすることが可能な命令の実行中に割込み信号が入力
された場合では、割込み処理の種類に拘らず、命令の実
行と割込み処理の実行とを高速に行うことができると共
に、直ちにアボートすることが不可能な命令の実行中に
割込み信号が入力された場合であっても、割込み処理の
実行までのサイクル数を減らして、割込み処理の実行を
高速に行うことができる。
【0061】
【発明の効果】以上説明したように、請求項1ないし請
求項4記載の発明の割込み処理装置によれば、直ちにア
ボート可能な命令の実行中に割込み信号が入力された場
合に、実行中の命令の完了までの残サイクル数が割込み
許容サイクル数より小さいときには、その実行中の命令
の完了を待ち、その後に割込み処理を実行したので、そ
の命令及び割込み処理の実行を全体として高速に行うこ
とができる。
【0062】また、請求項5ないし請求項7記載の発明
の割込み処理装置によれば、本来は直ちにアボートする
ことが不可能な命令の実行中に割込み信号が入力された
場合であっても、この割込み信号が入力されたサイクル
の終了時に資源を保存して、割込み処理を開始したの
で、割込み処理を早期に開始できる共に、割込み処理の
終了後は資源を復元したので、前記実行していた命令の
続行が可能である。
【0063】特に、請求項6記載の発明の割込み処理装
置によれば、直ちにアボート可能な命令の実行中に割込
み信号が入力された場合での,その実行中の命令及び割
込み処理の実行を全体として高速に行い得ると共に、本
来は直ちにアボートすることが不可能な命令の実行中に
割込み信号が入力された場合であっても、割込み処理を
早期に開始できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における割込み処理装置
を示す図である。
【図2】本発明の第2の実施例における割込み処理装置
を示す図である。
【図3】本発明の第3の実施例における割込み処理装置
を示す図である。
【図4】本発明の第4の実施例における割込み処理装置
を示す図である。
【図5】本発明の第5の実施例における割込み処理装置
を示す図である。
【図6】従来の割込み処理装置の構成を示すブロック図
である。
【符号の説明】
1 命令コード 2 命令デコード部(命令サイクル数生成回
路、命令実行信号出力回路) 3 割込み制御部 4 割込み禁止信号 5 割込み信号 8 セレクタ 9 レジスタ 10 デクリメンタ 11 比較器(比較回路) 12 アボート不可能命令最大サイクル数生成
部(許容サイクル数生成回路) 14〜18 レジスタ 19 セレクタ 35 第1アンド回路(資源保存信号出力回
路) 36 第2アンド回路(資源復元信号出力回
路) 37 資源制御部 40 減算回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 命令コードのデコード時にその命令の実
    行に必要なサイクル数を生成する命令サイクル数生成回
    路と、 前記命令サイクル数生成回路により生成された命令サイ
    クル数をデクリメントして残サイクル数を得る減算回路
    と、 アボート不可能な命令の最大サイクル数以上の数の割込
    み許容サイクル数を生成する割込み許容サイクル数生成
    回路と、 前記減算回路によりデクリメントされた残サイクル数を
    前記割込み許容サイクル数生成回路の割込み許容サイク
    ル数と比較し、残サイクル数が割込み許容サイクル数以
    下のとき,割込み禁止信号を出力する比較回路と、 割込み信号が入力され、この割込み信号の入力時に前記
    比較回路から割込み禁止信号が出力されていないとき、
    実行中の命令をアボートして割込み処理を実行する一
    方、前記比較回路から割込み禁止信号が出力されている
    とき、実行中の命令が完了した後に割込み処理を実行す
    る割込み制御部とを備えたことを特徴とする割込み処理
    装置。
  2. 【請求項2】 許容サイクル数生成回路は、アボート不
    可能な命令の最大サイクル数に等しい数の割込み許容サ
    イクル数を生成するものであることを特徴とする請求項
    1記載の割込み処理装置。
  3. 【請求項3】 許容サイクル数生成回路は、アボート不
    可能な命令の最大サイクル数を越える数の割込み許容サ
    イクル数を設定するレジスタより成ることを特徴とする
    請求項1記載の割込み処理装置。
  4. 【請求項4】 許容サイクル数生成回路は、 割込み信号の種類に対応したサイクル数であって、アボ
    ート不可能な命令の最大サイクル数を越える数の割込み
    許容サイクル数を各々設定する複数個のレジスタと、 前記複数個のレジスタにより設定された複数の割込み許
    容サイクル数のうち、割込み制御部に入力される割込み
    信号の種類に対応した許容サイクル数を選択するセレク
    タとから成ることを特徴とする請求項1記載の割込み処
    理装置。
  5. 【請求項5】 資源変化命令の実行中に資源変化命令実
    行信号を出力する命令実行信号出力回路と、 割込み信号を入力し、割込み実行信号を出力して割込み
    処理を実行すると共に、その割込み処理の終了時に割込
    み終了信号を出力する割込み制御部と、 前記命令実行信号出力回路の資源変化命令実行信号と前
    記割込み制御部の割込み実行信号とを受けて、資源保存
    信号を出力する資源保存信号出力回路と、 前記命令実行信号出力回路の資源変化命令実行信号と前
    記割込み制御部の割込み終了信号とを受けて、資源復元
    信号を出力する資源復元信号出力回路と、 前記資源保存信号出力回路の資源保存信号を受けて資源
    を保存し、前記資源復元信号出力回路の資源復元信号を
    受けて資源を復元する資源制御部とを備えたことを特徴
    とする割込み処理装置。
  6. 【請求項6】 命令コードのデコード時にその命令の実
    行に必要なサイクル数を生成する命令サイクル数生成回
    路と、 前記命令サイクル数生成回路により生成された命令サイ
    クル数をデクリメントして残サイクル数を得る減算回路
    と、 任意の数の割込み許容サイクル数を生成する割込み許容
    サイクル数生成回路と、 前記減算回路によりデクリメントされた残サイクル数を
    前記割込み許容サイクル数生成回路の割込み許容サイク
    ル数と比較し、残サイクル数が割込み許容サイクル数以
    下のとき,割込み禁止信号を出力する比較回路と、 割込み信号が入力され、この割込み信号の入力時に前記
    比較回路から割込み禁止信号が出力されていないとき、
    実行中の命令をアボートして割込み処理を実行する一
    方、前記比較回路から割込み禁止信号が出力されている
    とき、実行中の命令が完了した後に割込み処理を実行す
    る割込み制御部とを備えたことを特徴とする請求項5記
    載の割込み処理装置。
  7. 【請求項7】 許容サイクル数生成回路は、 割込み信号の種類に対応したサイクル数であって、任意
    の数の割込み許容サイクル数を各々設定する複数個のレ
    ジスタと、 前記複数個のレジスタにより設定された複数の割込み許
    容サイクル数のうち、割込み制御部に入力される割込み
    信号の種類に対応した許容サイクル数を選択するセレク
    タとから成ることを特徴とする請求項6記載の割込み処
    理装置。
JP7081475A 1995-04-06 1995-04-06 割込み処理装置 Withdrawn JPH08278896A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7081475A JPH08278896A (ja) 1995-04-06 1995-04-06 割込み処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7081475A JPH08278896A (ja) 1995-04-06 1995-04-06 割込み処理装置

Publications (1)

Publication Number Publication Date
JPH08278896A true JPH08278896A (ja) 1996-10-22

Family

ID=13747438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7081475A Withdrawn JPH08278896A (ja) 1995-04-06 1995-04-06 割込み処理装置

Country Status (1)

Country Link
JP (1) JPH08278896A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001022593A (ja) * 1999-06-17 2001-01-26 Motorola Inc 割り込み可能なマルチサイクル命令を処理する方法および装置
JP2013242912A (ja) * 2007-05-15 2013-12-05 Chronologic Pty Ltd Usbベースの同期およびタイミングシステム
JP2021073393A (ja) * 2015-02-18 2021-05-13 ヘレズエロ デ ラ シエラ, エドゥアルドHERREZUELO DE LA SIERRA, Eduardo 立体構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001022593A (ja) * 1999-06-17 2001-01-26 Motorola Inc 割り込み可能なマルチサイクル命令を処理する方法および装置
JP4628521B2 (ja) * 1999-06-17 2011-02-09 フリースケール セミコンダクター インコーポレイテッド 割り込み可能なマルチサイクル命令を処理する方法および装置
JP2013242912A (ja) * 2007-05-15 2013-12-05 Chronologic Pty Ltd Usbベースの同期およびタイミングシステム
JP2021073393A (ja) * 2015-02-18 2021-05-13 ヘレズエロ デ ラ シエラ, エドゥアルドHERREZUELO DE LA SIERRA, Eduardo 立体構造

Similar Documents

Publication Publication Date Title
US4181938A (en) Processor device
JP3176093B2 (ja) マイクロプロセッサの割込み制御装置
JPH06105460B2 (ja) マルチプロセッサのプロセッサ切換え装置
JPH02156334A (ja) 情報処理装置
JPH08278896A (ja) 割込み処理装置
US20030037227A1 (en) Processor enabling exception handling to be set by program
JP3602801B2 (ja) メモリデータアクセス構造およびその方法
JP2580072B2 (ja) 割込み処理装置
JP2876791B2 (ja) 例外処理装置および例外処理方法
JP2000029719A (ja) 割込制御装置
JP2925842B2 (ja) パイプライン処理装置
JP2526644B2 (ja) デ―タ処理装置
JPH07105022A (ja) マイクロコンピュータ
JPS63141131A (ja) パイプライン制御方式
JP3074790B2 (ja) マイクロプロセッサ
JPH0895797A (ja) データ処理装置
JPH09101891A (ja) 情報処理装置及び例外処理用シーケンサ
JPH0821026B2 (ja) マイクロコンピュータ
JPH06175859A (ja) プロセッサ応用装置
JPS61127035A (ja) パイプライン制御プロセッサ
JPH04227541A (ja) プロセッサ及びループ制御機能処理方法
JPH04367034A (ja) 割り込み制御装置
JPH06282353A (ja) 時間短縮機能を有するタイマ装置
JPH07262022A (ja) 割込み処理方式
JPH0689349A (ja) マイクロプロセッサ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020702