JP6227196B2 - クロック診断装置及びクロック診断方法 - Google Patents
クロック診断装置及びクロック診断方法 Download PDFInfo
- Publication number
- JP6227196B2 JP6227196B2 JP2017520153A JP2017520153A JP6227196B2 JP 6227196 B2 JP6227196 B2 JP 6227196B2 JP 2017520153 A JP2017520153 A JP 2017520153A JP 2017520153 A JP2017520153 A JP 2017520153A JP 6227196 B2 JP6227196 B2 JP 6227196B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock value
- values
- software
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002405 diagnostic procedure Methods 0.000 title 1
- 238000003745 diagnosis Methods 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 8
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 39
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 39
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 36
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 36
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Tests Of Electronic Circuits (AREA)
Description
特許文献1では、2つのクロックのクロック値を解析することで、クロックの故障診断を行っている。
ソフトウェアによりクロック値を取得する場合には、クロック値の取得処理に要する時間(以下、クロック値取得処理時間という)にジッタ(揺らぎ)が発生する。
例えば、ソフトウェアに対する割込みがあった場合は、割込みによる遅延により、クロック値取得処理時間が長くなる。
一般に、クロックの故障診断で求められる精度は、数百ppm(ppm:10−6)である。
これは、「1秒に対し0.1ミリ秒ずれているかどうか」ということを検出する必要があることを意味する。
ソフトウェアによるクロック値の取得では、クロック値取得処理時間に、マイクロ秒オーダ又はミリ秒オーダの揺らぎが発生する場合がある。
ソフトウェアにより一定の間隔で繰り返しクロック値を取得するクロック診断装置であって、
前記ソフトウェアにより取得されたクロック値の中から、取得タイミングにおいて、前記ソフトウェアによるクロック値の取得の際に発生するジッタに比べて十分大きい規定時間の隔たりがある2つのクロック値を選択する選択部と、
前記選択部により選択された2つのクロック値の差を算出する演算部とを有する。
***故障診断の概要***
本実施の形態では、ソフトウェアによりクロック値を取得する際にジッタが発生しても、正確にクロックの故障が検出できるクロック診断装置を説明する。
そして、クロック診断装置は、ソフトウェアにより一定の間隔で繰り返し2つのクロックのクロック値を取得する。
また、クロック診断装置は、ソフトウェアにより取得されたクロック値の中から、取得タイミングにおいて規定時間の隔たりのある2つのクロック値を選択する。
更に、クロック診断装置は、クロックごとに、選択した2つのクロック値の差を算出し、クロックごとのクロック値の差を比較してクロックの故障診断を行う。
クロック診断装置は、クロック間で、クロック値の差が異なっている場合は、2つのクロックのうちのいずれかのクロックが故障していると判定する。
一方で、1秒間隔でクロック値の差をとる場合では、1マイクロ秒のジッタの影響は吸収され、数百ppmの精度を満たすことができる。
このように、本実施の形態では、クロック値の取得の際に発生するジッタに比べて十分大きい間隔を規定時間とし、ソフトウェアによる取得タイミングにおいて規定時間の隔たりのある2つのクロック値をクロックの故障診断に用いる。
規定時間は、例えば、ジッタの100倍以上の時間である。
図1では、クロック診断装置が、クロック1(CLK1と表記する)とクロック2(CLK2と表記する)から周期的に取得されたクロック値の中から、取得タイミングにおいて規定時間の隔たりのある2つのクロック値を選択し、選択した2つのクロック値の差をとる動作を示している。
クロック値取得周期は、CLK1及びCLK2からクロック値を取得する周期である。
図1では、T0〜T10の11回で、CLK1及びCLK2からクロック値が取得されている。
クロック値取得周期T0では、CLK1から取得されたクロック値は100であり、CLK2から取得されたクロック値は100である。
クロック値取得周期T1では、CLK1から取得されたクロック値は120であり、CLK2から取得されたクロック値は122である。
クロック値取得周期T2では、CLK1から取得されたクロック値は140であり、CLK2から取得されたクロック値は144である。
以降のクロック値取得周期でも、それぞれのクロック値取得周期で取得されたCLK1のクロック値とCLK2のクロック値が示されている。
図1の例では、規定時間をクロック値取得周期の5つ分に相当する時間としている。
具体的には、クロック診断装置は、クロック値取得周期=T0で取得されたCLK1のクロック値[100]とクロック値取得周期=T5で取得されたCLK1のクロック値[200]とを選択する。
また、クロック診断装置は、クロック値取得周期=T0で取得されたCLK2のクロック値[100]とクロック値取得周期=T5で取得されたCLK1のクロック値[210]とを選択する。
更に、クロック診断装置は、CLK1について、クロック値[100]とクロック値[200]の差をとり、CLK2について、クロック値[100]とクロック値[210]の差をとる。
更に、クロック診断装置は、CLK1のクロック値の差:100と、CLK2のクロック値の差:110とを比較する。
CLK1の差とCLK2の差とが一致しなければ、クロック診断装置は、CLK1とCLK2のいずれが故障している判定する。
以降の周期についても、クロック診断装置は、T1とT6、T2とT7、T3とT8というように、5周期分離れたクロック値を選択し、同様の演算を行う。
図1の例では、それぞれのクロック値が100であるとき(T=0)はCLK1とCLK2は同期しているが、以降は、CLK2のクロック値が早く進んでしまっている。
図2は、本実施の形態に係るクロック診断装置100の構成例を示す。
クロック診断装置100は、例えば、CPU(Central Processing Unit)等のプロセッサで実現される。
タイマ1(104)及びタイマ2(105)は、それぞれ、クロック値取得周期を計測する。
クロック値取得部101によるクロック値取得処理時間には、前述したように、割込み等によりジッタが発生する。
クロック値取得部101は、取得したCLK1及びCLK2のクロック値をクロック診断部103に出力する。
より具体的には、クロック値取得部101からクロック診断部103に出力されたCLK1及びCLK2のクロック値が、クロック診断部103により、クロック値格納部102に書き込まれる。
また、クロック値格納部102は、クロック診断部103からのクロック値読み出し要求に基づき、格納しているCLK1及びCLK2のクロック値をクロック診断部103に出力する。
また、クロック診断部103は、クロック値取得部101から新たにCLK1及びCLK2のクロック値を取得した際に、クロック値取得部101により新たなCLK1及びCLK2が取得された周期から規定時間遡った周期でクロック値取得部101により取得されていたCLK1及びCLK2のクロック値をクロック値格納部102から読み出す。
図1の例のように規定時間を5周期としている場合は、クロック診断部103は、5周期前にクロック値取得部101により取得されたCLK1のクロック値とCLK2のクロック値を読み出す。
例えば、現在の周期がT=5であれば、クロック診断部103は、T=0のCLK1及びCLK2のクロック値を読み出す。
そして、クロック診断部103は、新たなCLK1のクロック値と、クロック値格納部102から読み出したCLK1のクロック値との差を算出し、また、新たなCLK2のクロック値と、クロック値格納部102から読み出したCLK2のクロック値との差を算出する。
そして、クロック診断部103は、CLK1のクロック値の差とCLK2のクロック値の差とを比較する。
CLK1のクロック値の差とCLK2のクロック値の差が異なっていれば、クロック診断部103は、CLK1及びCLK2のいずれかで故障が発生していると判定する。
なお、クロック診断部103は、選択部及び演算部の例に相当する。
また、クロック診断部103もソフトウェア(プログラム)で実現される。
クロック値格納部102は、例えば、CPU内のレジスタで実現される。
クロック値取得部101及びクロック診断部103の機能を実現するプログラムは、図2に図示していないメモリに格納されており、CPUがメモリから、クロック値取得部101及びクロック診断部103の機能を実現するプログラムをロードし、実行することで、前述のクロック値取得部101及びクロック診断部103の処理が行われる。
次に、本実施の形態に係るクロック診断装置100の動作例を、図3のフローチャートを参照して説明する。
図3のフローチャートに示す手順は、クロック診断方法の例に相当する。
また、クロック診断部103は、クロック値取得部101からCLK1及びCLK2のクロック値を取得する(S11)。
つまり、クロック診断部103は、現在の周期(現在の周期を周期Tnとする)から、規定時間遡った周期に取得されたクロック値がクロック値格納部102に格納されているかを判定する。
図1の例のように規定時間を5周期としている場合は、クロック診断部103は、現在の周期Tnから5周期遡った周期T(n−5)のクロック値がクロック値格納部102に格納されているかを判定する。
図1の例のように規定時間を5周期としている場合は、クロック診断部103は、周期T(n−5)におけるCLK1のクロック値とCLK2のクロック値を読み出す。
次に、クロック診断部103は、CLK1のクロック値の差とCLK2のクロック値の差が異なるか否かを判定する(S14)。
つまり、クロック診断部103は、CLK1及びCLK2の各々に対して、S11で取得した新たなクロック値と、S13で読み出したクロック値との差を算出する。
そして、CLK1のクロック値の差とCLK2のクロック値の差が異なるか否かを判定する。
以上のように、本実施の形態によれば、ジッタに比べて十分大きい規定時間分離れている2つのクロック値を用いるため、ジッタの影響を抑制して、高精度にクロックの故障診断を行うことができる。
また、本実施の形態では、クロックの故障診断をソフトウェアで実現しているので、診断専用のハードウェアを必要とせず、回路規模が抑えることができる。
また、本実施の形態では、タイマなど一般的なCPUに備わる機能を利用してクロック診断を行っているため、本実施の形態に係るクロック診断方法を様々なCPUに適用することができる。
Claims (6)
- ソフトウェアにより一定の間隔で繰り返しクロック値を取得するクロック診断装置であって、
前記ソフトウェアにより取得されたクロック値の中から、取得タイミングにおいて、前記ソフトウェアによるクロック値の取得の際に発生するジッタに比べて十分大きい規定時間の隔たりがある2つのクロック値を選択する選択部と、
前記選択部により選択された2つのクロック値の差を算出する演算部とを有するクロック診断装置。 - 前記クロック診断装置は、
前記ソフトウェアにより一定の間隔で繰り返し複数のクロックのクロック値を取得し、
前記選択部は、
クロックごとに、前記取得タイミングにおいて前記規定時間の隔たりがある2つのクロック値を選択し、
前記演算部は、
クロックごとに、前記選択部により選択された2つのクロック値の差を算出する請求項1に記載のクロック診断装置。 - 前記演算部は、
算出したクロックごとの差を比較する請求項2に記載のクロック診断装置。 - 前記選択部は、
前記規定時間として、前記ジッタの100倍以上の時間を用いる請求項1に記載のクロック診断装置。 - 前記クロック診断装置は、更に、
前記ソフトウェアにより取得されたクロック値を格納するクロック値格納部を有し、
前記選択部は、
前記ソフトウェアにより新たにクロック値が取得された際に、前記新たなクロック値の取得タイミングから前記規定時間遡ったタイミングで前記ソフトウェアにより取得されたクロック値を前記クロック値格納部から読み出し、
前記2つのクロック値として、前記クロック値格納部から読み出したクロック値と前記新たなクロック値とを選択する請求項1に記載のクロック診断装置。 - ソフトウェアにより一定の間隔で繰り返しクロック値を取得するクロック診断装置が、
前記ソフトウェアにより取得されたクロック値の中から、取得タイミングにおいて、前記ソフトウェアによるクロック値の取得の際に発生するジッタに比べて十分大きい規定時間の隔たりがある2つのクロック値を選択し、
選択した2つのクロック値の差を算出するクロック診断方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/065228 WO2016189688A1 (ja) | 2015-05-27 | 2015-05-27 | クロック診断装置及びクロック診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6227196B2 true JP6227196B2 (ja) | 2017-11-08 |
JPWO2016189688A1 JPWO2016189688A1 (ja) | 2017-12-28 |
Family
ID=57393018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017520153A Active JP6227196B2 (ja) | 2015-05-27 | 2015-05-27 | クロック診断装置及びクロック診断方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10303204B2 (ja) |
JP (1) | JP6227196B2 (ja) |
CN (1) | CN107615205B (ja) |
TW (1) | TWI574151B (ja) |
WO (1) | WO2016189688A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113227915B (zh) * | 2019-03-26 | 2024-06-25 | 日立安斯泰莫株式会社 | 电子控制装置、电子控制装置的诊断方法 |
TWI759186B (zh) * | 2021-04-23 | 2022-03-21 | 友達光電股份有限公司 | 脈診裝置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1131022A (ja) * | 1997-07-11 | 1999-02-02 | Nec Corp | クロック冗長化方式 |
JP2005284426A (ja) * | 2004-03-29 | 2005-10-13 | Fujitsu Ltd | 非同期回路検証方法および非同期回路検証プログラム |
JP2007316815A (ja) * | 2006-05-24 | 2007-12-06 | Nec Corp | クロック異常検出方法及びクロック異常検出プログラム |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03100815A (ja) | 1989-09-14 | 1991-04-25 | Nec Field Service Ltd | クロック故障検出回路 |
US7350116B1 (en) * | 1999-06-08 | 2008-03-25 | Cisco Technology, Inc. | Clock synchronization and fault protection for a telecommunications device |
JP3457626B2 (ja) * | 2000-04-20 | 2003-10-20 | Necエレクトロニクス株式会社 | ジッタ検出回路 |
KR100423155B1 (ko) * | 2001-12-15 | 2004-03-16 | 엘지전자 주식회사 | 디피-피엘엘의 지터 감쇠 장치 및 방법 |
US7816960B2 (en) * | 2007-08-09 | 2010-10-19 | Qualcomm Incorporated | Circuit device and method of measuring clock jitter |
EP2193444A2 (en) * | 2007-09-03 | 2010-06-09 | Nxp B.V. | Clock supervision unit |
CN101719765B (zh) * | 2009-11-25 | 2012-01-25 | 中兴通讯股份有限公司 | 一种低抖动时钟的产生方法和装置 |
US8453043B2 (en) * | 2010-09-13 | 2013-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Built-in bit error rate test circuit |
US8203472B2 (en) * | 2010-09-20 | 2012-06-19 | Raytheon Company | Compensation of clock jitter in analog-digital converter applications |
CN102073008B (zh) | 2010-11-08 | 2013-05-01 | 龙芯中科技术有限公司 | 片上时钟不确定性的测量电路装置及系统 |
US8913704B2 (en) * | 2011-07-01 | 2014-12-16 | Infineon Technologies Ag | Method and system for jitter reduction |
JP2013077921A (ja) * | 2011-09-29 | 2013-04-25 | Toshiba Corp | クロック診断回路 |
JP2013156732A (ja) * | 2012-01-27 | 2013-08-15 | Hitachi Ltd | エレベータの制御装置及び制御方法 |
TWI474152B (zh) | 2012-04-20 | 2015-02-21 | Realtek Semiconductor Corp | 時脈相位差的估計裝置及方法 |
GB2527007B (en) * | 2013-03-29 | 2018-01-10 | Mitsubishi Electric Corp | Signal processing device for time synchronization control |
JP6382029B2 (ja) * | 2013-09-20 | 2018-08-29 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | 送信方法、受信方法、送信装置、及び受信装置 |
-
2015
- 2015-05-27 US US15/573,164 patent/US10303204B2/en active Active
- 2015-05-27 JP JP2017520153A patent/JP6227196B2/ja active Active
- 2015-05-27 WO PCT/JP2015/065228 patent/WO2016189688A1/ja active Application Filing
- 2015-05-27 CN CN201580080419.5A patent/CN107615205B/zh active Active
- 2015-07-09 TW TW104122259A patent/TWI574151B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1131022A (ja) * | 1997-07-11 | 1999-02-02 | Nec Corp | クロック冗長化方式 |
JP2005284426A (ja) * | 2004-03-29 | 2005-10-13 | Fujitsu Ltd | 非同期回路検証方法および非同期回路検証プログラム |
JP2007316815A (ja) * | 2006-05-24 | 2007-12-06 | Nec Corp | クロック異常検出方法及びクロック異常検出プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20180129244A1 (en) | 2018-05-10 |
CN107615205A (zh) | 2018-01-19 |
US10303204B2 (en) | 2019-05-28 |
TW201642133A (zh) | 2016-12-01 |
TWI574151B (zh) | 2017-03-11 |
WO2016189688A1 (ja) | 2016-12-01 |
CN107615205B (zh) | 2020-03-13 |
JPWO2016189688A1 (ja) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10054635B2 (en) | Integrated system and method for testing system timing margin | |
KR20150094112A (ko) | 반도체 메모리 장치 및 동작 방법 | |
JP6227196B2 (ja) | クロック診断装置及びクロック診断方法 | |
US9600023B2 (en) | Method and data processing unit for providing a timestamp | |
US11150715B2 (en) | Parallel processor and arithmetic processing method | |
JP2007026028A (ja) | マイクロコンピュータの異常検出装置 | |
JP2011154459A (ja) | コンピュータシステムのプログラム異常動作検出装置 | |
US9830242B2 (en) | Loading calculation method and loading calculation system for processor in electronic device | |
JP2020061124A (ja) | 並列処理装置及び演算処理方法 | |
JP2013161429A (ja) | トレース制御装置及びトレース制御方法 | |
JP2005092430A (ja) | ウォッチドッグタイマ | |
JP2019080242A (ja) | データ取得方法およびデータ取得装置 | |
US10014072B2 (en) | Diagnosis method for diagnosing memory, transmission apparatus, and computer-readable recording medium | |
US11378400B2 (en) | Offset calculation device, offset correction device, and offset calculation method | |
JP2016217739A (ja) | システム時刻修正装置およびシステム時刻修正方法 | |
JP6266190B2 (ja) | 多重系システム | |
JP4842036B2 (ja) | 半導体装置と、タイミング制御回路の異常検出方法 | |
JP2013201619A (ja) | クロック故障検出装置及びクロック故障検出方法 | |
JP2016062219A (ja) | 電子制御装置 | |
JP2015135538A (ja) | プロセッサ | |
JP2023035058A (ja) | データ通信装置およびデータ途切れ検出方法 | |
EP2535818A1 (en) | Error generation indicator circuit, storage device, information processing device and control method of error generation indicator circuit | |
JP2010211391A (ja) | Cpuの動作監視方法および装置 | |
JP4968035B2 (ja) | エッジ信号生成装置及び半導体試験装置 | |
JP2018097559A (ja) | デバック回路およびデバック試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170817 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170817 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170817 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6227196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |