TW201642133A - 時脈診斷裝置及時脈診斷方法 - Google Patents
時脈診斷裝置及時脈診斷方法 Download PDFInfo
- Publication number
- TW201642133A TW201642133A TW104122259A TW104122259A TW201642133A TW 201642133 A TW201642133 A TW 201642133A TW 104122259 A TW104122259 A TW 104122259A TW 104122259 A TW104122259 A TW 104122259A TW 201642133 A TW201642133 A TW 201642133A
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- clock value
- value
- software
- diagnosis
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
時脈診斷裝置(100),藉由軟體以一定之間隔來取得重複之時脈值。時脈診斷部(103),從藉由軟體所取得之時脈值之中,在取得之時序上,和藉由軟體之時脈值之取得時產生之抖動(Jitter)相比,選擇具有足夠大之規定時間之差距之2個時脈值。又,時脈診斷部(103),算出所選擇之2個時脈值之差。
Description
本發明係有關於時脈之故障診斷。
關於時脈之故障診斷,例如有在專利文件1上公開之技術。在專利文件1中,藉由解析2個時脈之時脈值,來執行時脈之故障診斷。
[專利文件1]日本特開2013-156732號公報
在時脈之故障診斷上,有藉由軟體來取得時脈值之方式。在藉由軟體取得時脈值之時,於時脈值之取得處理上所需要之時間(以下,稱作時脈值取得處理時間),產生抖動(擺動)。
例如,對軟體有中斷之時,因中斷之延遲,造成時脈值取得處理時間變長。
一般而言,在時脈之故障診斷上所需求之精度,為數百ppm(ppm:10-6)。
這意味著有必要測出所謂的「對於1秒,是否移位了0.1毫秒」。
當藉由軟體之時脈值之取得時,於時脈值取得處理時間,有產生微秒等級或是毫秒等級之擺動之情況。
如此地,在藉由軟體取得時脈值之方式上,時脈之故障診斷之精度受到抖動之影響變大,所以為了正確測出時脈之故障,有必要抑制抖動造成的影響。
本發明,係有鑑於這樣的情況之發明,其主要目的,在於藉由軟體取得時脈值之時脈之故障診斷上,抑制於取得時脈值之際產生之抖動之影響。
有關本發明之時脈診斷裝置,係藉由軟體以一定間隔來取得重複之時脈值之時脈診斷裝置,具有:選擇部,從藉由上述軟體所取得之時脈值中,在取得時序上,和藉由上述軟體之時脈值之取得之際產生之抖動相比,選擇具有足夠大之規定時間之差距之2個時脈值;以及演算部,算出藉由上述選擇部所選擇之2個時脈值之差。
根據本發明,因為使用和抖動相比有足夠大之規定時間分開之2個時脈值。所以在時脈之故障診斷上,能夠抑制抖動之影響。
100‧‧‧時脈診斷裝置
101‧‧‧時脈值取得部
102‧‧‧時脈值儲存部
103‧‧‧時脈診斷部
104‧‧‧計時器1
105‧‧‧計時器2
[第1圖]係表示有關於第一實施例之時脈值之比較範例
圖。
[第2圖]係表示有關於第一實施例之時脈診斷裝置之構造範例圖。
[第3圖]係表示有關於第一實施例之時脈診斷裝置之動作範例之流程圖。
在本實施例,說明即使在藉由軟體取得時脈值之際產生抖動,亦能正確測出時脈之故障之時脈診斷裝置。
在本實施例之時脈診斷裝置,和時脈值取得之際產生之抖動相比,設定足夠大之時間為規定時間。
然後,時脈診斷裝置,藉由軟體以一定之間隔來取得重複之2個時脈之時脈值。
又,時脈診斷裝置,從藉由軟體所取得之時脈值之中,在取得之時序上,選擇具有規定時間之差距之2個時脈值。
又,時脈診斷裝置,在每個時脈,算出選擇之2個時脈值之差,並比較每個時脈之時脈值之差,以執行時脈之故障診斷。
時脈診斷裝置,在時脈間,於時脈值之差為不同之情況下,即判定為2個時脈中之任一個時脈為故障。
例如,在時脈值取得處理時間之抖動平均為1微秒時,如以10毫秒間隔取得時脈值之差,則1微秒之抖動之影響變大,而無法滿足數百ppm之精度。
另一方面,在以1秒間隔取得時脈值之差之情況下,1
微秒之抖動被吸收掉,而能滿足數百ppm之精度。
如此地,在本實施例,將取得時脈值之際所產生之抖動相比有足夠大之間隔,稱作規定時間,並於時脈之故障診斷上,使用在藉由軟體所取得之時序上,具有規定時間之差距之2個時脈值。
規定時間,例如為抖動之100倍以上之時間。
第1圖,表示有關於本實施例之時脈診斷裝置之動作概要。
在第1圖,時脈診斷裝置,表示從時脈1(標註為CLK1)和時脈2(標註為CLK2)所週期性地取得之時脈值之中,在取得之時序上,選擇具有規定時間之差異之2個時脈值,並取得所選擇之2個時脈值之差之動作。
時脈值之取得週期,係從CLK1及CLK2取得時脈值之週期。
在第1圖,在T0~T10之11次,從CLK1及CLK2取得時脈值。
在時脈值取得週期T0,從CLK1取得之時脈值為100,從CLK2取得之時脈值為100。
在時脈值取得週期T1,從CLK1取得之時脈值為120,從CLK2取得之時脈值為122。
在時脈值取得週期T2,從CLK1取得之時脈值為140,從CLK2取得之時脈值為144。
即使在之後之時脈值取得週期,亦表示在各個時脈值取得週期所取得之CLK1之時脈值和CLK2之時脈值。
在第1圖之範例,規定時間相當於時脈值取得週期之5倍。
有關於本實施例之時脈診斷裝置,選擇藉由軟體所取得之時序被分離5個週期之2個時脈值。
具體而言,時脈診斷裝置,選擇在時脈值取得週期=T0所取得之CLK1之時脈值[100]和在時脈值取得週期=T5所取得之CLK1之時脈值[200]。
又,時脈診斷裝置,選擇在時脈值取得週期=T0所取得之CLK2之時脈值[100]和在時脈值取得週期=T5所取得之CLK2之時脈值[210]。
又,時脈診斷裝置,關於CLK1,取時脈值[100]和時脈值[200]之差,而關於CLK2,取時脈值[100]和時脈值[210]之差。
又,時脈診斷裝置,比較CLK1之時脈值之差:100,和CLK2之時脈值之差:110。
CLK1之差和CLK2之差如果不一致,時脈診斷裝置則判定CLK1和CLK2之任一個為故障。
關於在之後之週期,時脈診斷裝置,亦選擇如T1和T6、T2和T7、T3和T8之分開5個週期之時脈值,並執行相同之運算。
在第1圖之範例中,在各自之時脈值為100時(T=0),CLK1和CLK2為同步,但是之後CLK2之時脈值則較早往前進。
第2圖,表示有關於本實施例之時脈診斷裝置100之構造範例。
時脈診斷裝置100,例如由CPU(Central Processing Unit)
等之處理器來實現。
時脈值取得部101,以來自在後面說明之時脈診斷部103之時脈值取得要求為基準,在每個時脈值取得週期上,使用計時器1(104)取得CLK1之時脈值,而使用計時器2(105)取得CLK2之時脈值。
計時器1(104)以及計時器2(105),各自計測時脈值取得週期。
在時脈值取得部101之時脈值取得處理時間,如前面所述地,因中斷產生抖動。
時脈值取得部101,將取得之CLK1及CLK2之時脈值,輸出至時脈診斷部103。
時脈值儲存部102,儲存藉由時脈值取得部101所取得之CLK1及CLK2之時脈值。
更具體地說,從時脈值取得部101輸出至時脈診斷部103之CLK1及CLK2之時脈值,藉由時脈診斷部103,被寫入時脈值儲存部102。
又,時脈值儲存部102,以來自時脈診斷部103之時脈值讀出要求當基準,將儲存之CLK1及CLK2之時脈值,輸出至時脈診斷部103。
時脈診斷部103,將時脈值取得要求輸出至時脈值取得部101,並在每個時脈值取得週期上,使時脈值取得部101取得CLK1及CLK2之時脈值。
又,時脈診斷部103,在從時脈值取得部101重新取得CLK1及CLK2之時脈值之時,在從藉由時脈值取得部101取
得新的CLK1及CLK2之週期,倒退規定時間之週期上,由時脈值儲存部102讀出藉由時脈值取得部101所取得之CLK1及CLK2之時脈值。
如第1圖之範例,在規定時間為5個週期之情況下,時脈診斷部103在5個周期之前,讀出藉由時脈值取得部101所取得之CLK1之時脈值及CLK2之時脈值。
例如,如果現在之週期為T=5,時脈診斷部103,則讀出T=0之CK1及CK2之時脈值。
然後,時脈診斷部103,算出新的CLK1之時脈值,和從時脈值儲存部102讀出之CLK1之時脈值之差,又算出新的CLK1之時脈值,和從時脈值儲存部102讀出之CLK1之時脈值之差。
接著,時脈診斷部103,比較CLK1之時脈值之差與CLK2之時脈值之差。
如果CLK1之時脈值之差與CLK2之時脈值之差不同,時脈診斷部103則判定CLK1及CLK2之任一個產生故障。
又,時脈診斷部103,相當於選擇部與演算部之範例。
時脈值取得部101,如之前所述地,以軟體(程式)來實現。
又,時脈診斷部103,亦以軟體(程式)來實現。
時脈值儲存部102,例如以CPU內部之暫存器來實現。
實現時脈值取得部101以及時脈診斷部103之功能之程式,被儲存在第2圖中無圖示之記憶體中,而藉由CPU從記憶體載入實現時脈值取得部101以及時脈診斷部103之功能之
程式並執行,來實行上述時脈值取得部101以及時脈診斷部103之處理。
接著,參照第3圖之流程圖,說明有關於本實施例之時脈診斷裝置100之動作範例。
第3圖之流程圖中表示之步驟,相當於時脈診斷方法之範例。
首先,時脈診斷部103,在週期Tn,將時脈值取得要求,輸出至時脈值取得部101,並在一定之週期,使時脈值取得部101取得CLK1與CLK2之時脈值。
又,時脈診斷部103,從時脈值取得部101取得CLK1與CLK2之時脈值(S11)。
接著,時脈診斷部103,判定是否經過規定時間(S12)。
換句話說,時脈診斷部103,判定在從現在之週期(現在之週期為Tn)倒退規定時間之週期上所取得之時脈值是否被儲存至時脈值儲存部102。
如第1圖之範例,在規定時間為5個週期之情況下,時脈診斷部103,判定是否從現在之週期Tn倒退5個週期之T(n-5)之時脈值是否被儲存至時脈值儲存部102。
在S12中判定為未經過規定時間之情況下,時脈診斷部103,將以S11重新取得之時脈值儲存至時脈值儲存部102(S17)。
在S12中判定為已經過規定時間之情況下,時脈
診斷部103,輸出時脈值讀出要求,從時脈值儲存部102讀出從現在之週期倒退規定時間之週期上所取得之時脈值(S13)。
如第1圖之範例,在規定時間為5個週期之情況下,時脈診斷部103,讀出在週期T(n-5)之CLK1之時脈值及CLK2之時脈值。
接著,時脈診斷部103判定CLK1之時脈值之差與CLK2之時脈值之差是否不同(S14)。
換句話說,時脈診斷部103,對CLK1以及CLK2,各自算出以S11取得之新的時脈值,和以S13讀出之新的時脈值之差。
然後,判定CLK1的時脈值之差和CLK 2的時脈值之差是否不同。
在CLK1的時脈值之差和CLK 2的時脈值之差不同的情況下,時脈診斷部103,判定CLK1與CLK2之任一個為故障(S15)。
相反地,在CLK1的時脈值之差和CLK 2的時脈值之差為相同的情況下,時脈診斷部103,廢棄以S13讀出之時脈值(S16),並將以S11重新取得之時脈值,儲存在時脈值儲存部102(S17)。
又如第1圖所示地,如果在藉由時脈值取得部101所取得之時序上,算出具有規定時間之差距之2個時脈值,則時脈診斷裝置100之處理流程,亦可不照第3圖之流程圖所示之流程。
如以上所述,根據本實施例,因為使用和抖動相比有足夠大之規定時間分開之2個時脈值,所以能夠抑制抖動之影響,並高精度地執行時脈之故障診斷。
又,在本實施例,因為藉由軟體來實現時脈支故障診斷,所以並不需要診斷專用之硬體,即能抑制電路規模。
又,在本實施例,利用一般之CPU所備有之計時器之功能來執行診斷,所以有關於本實施例之診斷方法,能夠適用於各式各樣之CPU。
又,在以上之說明,說明了比較2個時脈(CLK1和CLK2)之時脈值之差,來判定時脈之故障之範例,但亦可比較3個以上之時脈之時脈值之差,來判定時脈之故障
100‧‧‧時脈診斷裝置(CPU)
101‧‧‧時脈值取得部
102‧‧‧時脈值儲存部
103‧‧‧時脈診斷部(選擇部)(演算部)
104‧‧‧計時器1
105‧‧‧計時器2
Claims (6)
- 一種時脈診斷裝置,藉由軟體以一定間隔來取得重複之時脈值,其包括:選擇部,從藉由上述軟體所取得之時脈值之中,在取得時序上,和藉由上述軟體之時脈值之取得時產生之抖動相比,選擇具有足夠大之規定時間之差距之2個時脈值之選擇部;以及演算部,算出藉由上述選擇部所選擇之2個時脈值之差。
- 如申請專利範圍第1項所述的時脈診斷裝置,其中,上述時脈診斷裝置,藉由上述軟體,以一定間隔取得重複之複數之時脈之時脈值;上述選擇部,在每個時脈,於上述取得之時序上,選擇具有上述規定時間之差距之2個時脈值;上述演算部,在每個時脈,算出藉由上述選擇部所選擇之2個時脈值之差。
- 如申請專利範圍第2項所述的時脈診斷裝置,其中上述演算部,比較所算出之每個時脈之差。
- 如申請專利範圍第1項所述的時脈診斷裝置,其中上述選擇部,使用上述抖動之100倍以上之時間,作為上述規定時間。
- 如申請專利範圍第1項所述的時脈診斷裝置,其中,上述時脈診斷裝置,又具有時脈值儲存部,儲存藉由上述軟體所取得之時脈值;上述選擇部,在藉由上述軟體重新取得時脈值之時,從上 述新的時脈值之取得時序倒退上述規定時間之時序上,由上述時脈值儲存部讀出藉由上述軟體所取得之時脈值;選擇從上述時脈值儲存部所讀出之時脈值和上述新的時脈值,作為上述2個時脈值。
- 一種時脈診斷方法,藉由軟體以一定間隔來取得重複之時脈值之時脈診斷裝置,從藉由上述軟體所取得之時脈值之中,在取得時序上,和藉由軟體之時脈值之取得時產生之抖動相比,選擇具有足夠大之規定時間之差距之2個時脈值,並算出所選擇之2個時脈值之差。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/065228 WO2016189688A1 (ja) | 2015-05-27 | 2015-05-27 | クロック診断装置及びクロック診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201642133A true TW201642133A (zh) | 2016-12-01 |
TWI574151B TWI574151B (zh) | 2017-03-11 |
Family
ID=57393018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104122259A TWI574151B (zh) | 2015-05-27 | 2015-07-09 | 時脈診斷裝置及時脈診斷方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10303204B2 (zh) |
JP (1) | JP6227196B2 (zh) |
CN (1) | CN107615205B (zh) |
TW (1) | TWI574151B (zh) |
WO (1) | WO2016189688A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020000815T5 (de) * | 2019-03-26 | 2021-10-28 | Hitachi Astemo, Ltd. | Elektronische steuerungseinrichtung und diagnoseverfahren einer elektronischen steuerungseinrichtung |
TWI759186B (zh) * | 2021-04-23 | 2022-03-21 | 友達光電股份有限公司 | 脈診裝置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03100815A (ja) | 1989-09-14 | 1991-04-25 | Nec Field Service Ltd | クロック故障検出回路 |
JP3072720B2 (ja) | 1997-07-11 | 2000-08-07 | 日本電気株式会社 | 情報処理装置 |
US7350116B1 (en) * | 1999-06-08 | 2008-03-25 | Cisco Technology, Inc. | Clock synchronization and fault protection for a telecommunications device |
JP3457626B2 (ja) | 2000-04-20 | 2003-10-20 | Necエレクトロニクス株式会社 | ジッタ検出回路 |
KR100423155B1 (ko) * | 2001-12-15 | 2004-03-16 | 엘지전자 주식회사 | 디피-피엘엘의 지터 감쇠 장치 및 방법 |
JP4271067B2 (ja) | 2004-03-29 | 2009-06-03 | 富士通マイクロエレクトロニクス株式会社 | 非同期回路検証方法および非同期回路検証プログラム |
JP4952057B2 (ja) | 2006-05-24 | 2012-06-13 | 日本電気株式会社 | クロック異常検出方法及びクロック異常検出プログラム |
US7816960B2 (en) * | 2007-08-09 | 2010-10-19 | Qualcomm Incorporated | Circuit device and method of measuring clock jitter |
CN101796489A (zh) * | 2007-09-03 | 2010-08-04 | Nxp股份有限公司 | 时钟监控单元 |
CN101719765B (zh) * | 2009-11-25 | 2012-01-25 | 中兴通讯股份有限公司 | 一种低抖动时钟的产生方法和装置 |
US8453043B2 (en) | 2010-09-13 | 2013-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Built-in bit error rate test circuit |
US8203472B2 (en) * | 2010-09-20 | 2012-06-19 | Raytheon Company | Compensation of clock jitter in analog-digital converter applications |
CN102073008B (zh) | 2010-11-08 | 2013-05-01 | 龙芯中科技术有限公司 | 片上时钟不确定性的测量电路装置及系统 |
US8913704B2 (en) | 2011-07-01 | 2014-12-16 | Infineon Technologies Ag | Method and system for jitter reduction |
JP2013077921A (ja) * | 2011-09-29 | 2013-04-25 | Toshiba Corp | クロック診断回路 |
JP2013156732A (ja) | 2012-01-27 | 2013-08-15 | Hitachi Ltd | エレベータの制御装置及び制御方法 |
TWI474152B (zh) | 2012-04-20 | 2015-02-21 | Realtek Semiconductor Corp | 時脈相位差的估計裝置及方法 |
WO2014155706A1 (ja) * | 2013-03-29 | 2014-10-02 | 三菱電機株式会社 | 信号処理装置 |
JP6382029B2 (ja) | 2013-09-20 | 2018-08-29 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | 送信方法、受信方法、送信装置、及び受信装置 |
-
2015
- 2015-05-27 JP JP2017520153A patent/JP6227196B2/ja active Active
- 2015-05-27 CN CN201580080419.5A patent/CN107615205B/zh active Active
- 2015-05-27 US US15/573,164 patent/US10303204B2/en active Active
- 2015-05-27 WO PCT/JP2015/065228 patent/WO2016189688A1/ja active Application Filing
- 2015-07-09 TW TW104122259A patent/TWI574151B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN107615205A (zh) | 2018-01-19 |
US10303204B2 (en) | 2019-05-28 |
US20180129244A1 (en) | 2018-05-10 |
CN107615205B (zh) | 2020-03-13 |
JP6227196B2 (ja) | 2017-11-08 |
TWI574151B (zh) | 2017-03-11 |
WO2016189688A1 (ja) | 2016-12-01 |
JPWO2016189688A1 (ja) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007293682A (ja) | クロック異常検出回路、及びクロック異常検出方法 | |
JP2006105999A (ja) | Lbistを使用する回路テストための方法 | |
TWI574151B (zh) | 時脈診斷裝置及時脈診斷方法 | |
US7487483B2 (en) | Clock model for formal verification of a digital circuit description | |
KR102213547B1 (ko) | 이벤트 검출 기능을 가진 자동 테스트 시스템 | |
JP2005157946A (ja) | 同期方法、コンピュータシステム及びプログラム | |
CN109542697B (zh) | 运算处理装置以及运算处理方法 | |
US10769038B2 (en) | Counter circuitry and methods including a master counter providing initialization data and fault detection data and wherein a threshold count difference of a fault detection count is dependent upon the fault detection data | |
US11150715B2 (en) | Parallel processor and arithmetic processing method | |
JP2019057109A5 (zh) | ||
US9405881B2 (en) | Cycle accurate state analysis with programmable trigger logic | |
JP5077815B2 (ja) | パルス入力装置 | |
CN114968681A (zh) | 监测i2c总线通信异常的方法及装置、i2c主设备 | |
JP2020061124A (ja) | 並列処理装置及び演算処理方法 | |
CN107038109B (zh) | 基于mips架构的中断延迟测试方法及装置 | |
JP2019080242A (ja) | データ取得方法およびデータ取得装置 | |
JP6266190B2 (ja) | 多重系システム | |
JP6239861B2 (ja) | 判定装置および判定方法 | |
JP2010256091A (ja) | 調整装置、調整方法および試験装置 | |
EP2535818A1 (en) | Error generation indicator circuit, storage device, information processing device and control method of error generation indicator circuit | |
WO2023194644A1 (en) | Adjustable timing event monitoring window | |
JP4682956B2 (ja) | 半導体試験装置及び方法並びに半導体試験シミュレーション装置 | |
US10467171B2 (en) | Detecting the drift of the data valid window in a transaction | |
JP2023035058A (ja) | データ通信装置およびデータ途切れ検出方法 | |
JP2013201619A (ja) | クロック故障検出装置及びクロック故障検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |