CN109542697B - 运算处理装置以及运算处理方法 - Google Patents

运算处理装置以及运算处理方法 Download PDF

Info

Publication number
CN109542697B
CN109542697B CN201810052679.7A CN201810052679A CN109542697B CN 109542697 B CN109542697 B CN 109542697B CN 201810052679 A CN201810052679 A CN 201810052679A CN 109542697 B CN109542697 B CN 109542697B
Authority
CN
China
Prior art keywords
arithmetic processing
data
processing
circuit
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810052679.7A
Other languages
English (en)
Other versions
CN109542697A (zh
Inventor
山田裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN109542697A publication Critical patent/CN109542697A/zh
Application granted granted Critical
Publication of CN109542697B publication Critical patent/CN109542697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1469—Backup restoration techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Image Processing (AREA)
  • Advance Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Image Analysis (AREA)
  • Processing Or Creating Images (AREA)

Abstract

本发明的实施方式提供实时地进行对周期性地输入的数据的实际的运算处理和该实际的运算处理是否产生了差错的判断的运算处理装置以及运算处理方法。ISP(2)具备：进行对从摄像装置(10)按每帧输入的动画的图像数据的图像运算处理的运算处理电路(3)及与运算处理电路(3)连接的备份控制电路(4)以及诊断处理电路(5)。ISP(2)通过这些构成要素，按动画的图像数据的每帧，实时地进行对图像数据的图像运算处理及图像运算处理中的差错的检测。

Description

运算处理装置以及运算处理方法
【关联申请】
本申请享受以日本专利申请2017－180772号(申请日：2017年9月21日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及运算处理装置以及运算处理方法。
背景技术
将产生测试功能的测试模式的电路和对测试结果的期望值进行比对的电路装入到进行运算处理的LSI芯片中，对LSI芯片进行测试的BIST(built-in selftest：内建自测试)方式为人们所知。另外，将LSI内的运算电路二重化并将对这2个运算电路输入相同的数据而获得的2个处理结果进行比较来检测处理的差错的方式为人所知。通过该BIST方式，在LSI芯片处于运转状态期间，无法实时地判断运算处理是否产生了差错。另外，上述背景技术所示的LSI内的运算电路的二重化使LSI的电路规模以及芯片尺寸增大。
发明内容
本发明提供不会使LSI的电路规模以及芯片尺寸增大，能够实时地判断运算处理是否产生差错的运算处理装置以及运算处理方法。
本发明的运算处理装置具备：运算处理电路，每隔预先决定的周期进行对从外部输入的输入数据的运算处理，获得所述运算处理的结果即处理后数据；诊断处理电路，每隔所述周期，除了进行对所述输入数据的运算处理时以外，使所述运算处理电路对所述运算处理的诊断所用的诊断用数据进行运算处理，并基于对所述诊断用数据的运算处理的结果，进行诊断所述运算处理电路中的运算处理是否产生了差错的诊断处理；第一判定处理电路，每隔所述周期，进行判定除了对所述输入数据的运算处理所需要的时间以外是否有进行所述诊断处理的时间的第一判定处理；以及诊断控制电路，在判定为有进行所述诊断处理的时间时，进行使所述诊断处理电路进行诊断处理的诊断控制。
附图说明
图1是表示本发明的实施方式的图像处理装置的构成的图。
图2是表示图1所示的ISP的构成的图。
图3是表示图2所示的运算处理电路的构成的图。
图4是表示图2所示的备份控制电路的构成的图。
图5是表示图2所示的诊断处理电路的构成的图。
图6的(a)～(e)是运算处理电路中的图像运算处理正常进行时的时序图。
图7的(a)～(e)是运算处理电路中的图像运算处理产生了异常时的时序图。
图8是表示图1所示的图像处理装置中的图像运算处理正常进行时的整体的动作(S10)的程序图。
图9是表示图1所示的图像处理装置中异常地进行了图像运算处理时的整体的动作(S14)的程序图。
图10是表示图3所示的运算处理电路中被替换为第一参数存储器以及第一状态存储器的第二参数存储器340以及第一状态存储器342的构成的图。
具体实施方式
[第一实施方式]
以下，对于第一实施方式，参照附图详细地说明。在实施方式中，对同一构成部分或处理附以同一符号。
[图像处理装置1的构成]
首先，对实施方式的图像处理装置1进行说明。图1是表示实施方式的图像处理装置1的构成的图。如图1所示，图像处理装置1具备：摄像装置10(数据生成装置/摄像装置)，对物体摄像而生成动画的图像数据；与摄像装置10连接的ISP(Image Signal Processor；运算处理装置)2；以及与ISP2连接的主机CPU。图像处理装置1通过这些构成要素，生成动画的图像数据(输入数据)。并且，图像处理装置1实现对所生成的图像数据的自动曝光控制、自动焦点控制(自动聚焦)、自动白平衡控制等的基于运算的图像处理。另外，以下，基于运算的图像处理也被记载为图像运算处理。
[ISP2的构成]
图2是表示图1所示的ISP2的构成的图。如图2所示，ISP2包括：运算处理电路3(运算处理电路)，进行对从摄像装置10输入的图像数据的图像运算处理；以及与运算处理电路3连接的备份控制电路4(诊断控制电路)和诊断处理电路5(诊断处理电路)。
ISP2通过这些构成要素，按动画的图像数据的每帧，实时地进行对图像数据的图像运算处理以及使用了诊断用数据及表示其期望值的结果数据和诊断用的参数以及状态数据的图像运算处理的差错的检测。在图2中，在运算处理电路3、备份控制电路4以及诊断处理电路5之间进行控制所用的信号，被总称为控制信号。另外，ISP2的运算处理电路3、备份控制电路4以及诊断处理电路5被装入到一个LSI中。
[运算处理电路3的构成]
图3是表示图2所示的运算处理电路3的构成的图。如图3所示，运算处理电路3具备接受从图1所示的摄像装置10输入的动画的图像数据的摄像装置接口(IF)300。另外，运算处理电路3还具备与摄像装置IF300连接的诊断用数据IF302。
另外，运算处理电路3还具备与诊断用数据IF302连接的运算电路310、处理后数据输出电路322、备份响应信号IF324、设定复原控制电路326、诊断控制信号IF328以及图像数据输出电路330。另外，运算处理电路3还具备与运算电路310连接的第一参数存储器306、第一状态寄存器308(存储器电路)以及备份请求电路320。
另外，运算处理电路3还具备经由内部总线318与运算电路310连接的处理用存储器314以及主机CPU－IF316。另外，运算处理电路3还具备生成与图像处理有关的直方图等统计信息，并经由内部总线318以及主机CPU－IF316向主机CPU12输出的统计信息处理电路332。另外，参数存储器306、状态寄存器308以及统计信息处理电路332实际上包含在运算处理电路3中。另外，在图3中，运算处理电路3的图像处理相关的构成要素被省略。运算处理电路3通过这些构成要素，与图2所示的备份控制电路4以及诊断处理电路5协作，对图像数据的每个帧，进行图像运算处理和用于诊断该图像处理是否产生了差错的诊断处理。
[备份控制电路4的构成]
图4是表示图2所示的备份控制电路4的构成的图。如图4所示，备份控制电路4具备对备份控制电路4的动作定时进行控制的定时控制电路400、及与其连接的备份响应电路406(备份处理电路)以及诊断请求电路410。另外，备份控制电路4还具备接受来自图2、图3所示的运算处理电路3的复原请求信号后进行复原处理的复原请求电路402(复原处理电路)、及与其连接的备份复原存储器408。
另外，备份控制电路4还具备接受备份请求信号的备份请求信号IF404、及与其连接的诊断请求电路410(第一判定处理电路)。备份控制电路4通过这些构成要素，针对图像数据的每个帧，对基于诊断处理电路5的诊断处理进行控制，而且进行用于将运算处理电路3的图像运算用的参数以及状态数据备份以及复原(恢复；restore)的处理。
[诊断处理电路5的构成]
图5是表示图2所示的诊断处理电路5的构成的图。如图5所示，诊断处理电路5(运算控制处理电路)具备对诊断处理电路5的各构成要素的动作进行控制的动作控制电路500、及与其连接的控制信号生成电路502(设定处理电路)以及诊断电路506(第二判定处理电路)。另外，诊断处理电路5还具备与控制信号生成电路502连接的诊断用数据存储器504。另外，ISP2包括LBIST(Logic BIST)时，能够利用该LBIST作为诊断处理电路5。
另外，在利用LBIST作为诊断处理电路5时，诊断处理电路5能够包含运算处理电路3的调试处理所用的电路，但图5中未示出调试处理所用的电路。诊断处理电路5通过这些构成要素，对图像数据的每个帧，诊断基于运算处理电路3的图像运算处理是否有差错。
[图像处理装置1的各构成要素]
以下，进一步参照图6(a)～图6(e)以及图7(a)～图7(e)，对图像处理装置1的各构成要素进行说明。图6(a)～图6(e)是运算处理电路3中的图像运算处理正常进行时的时序图。图7(a)～图7(e)是运算处理电路3中的图像运算处理产生了异常时的时序图。另外，图6(c)、图7(c)所示的各期间的长度的比率，并不一定与实际相同。
另外，在图6(a)、图7(a)中示出了从摄像装置10对运算处理电路3输入的同步信号V以及图像数据的帧的周期的定时。另外，图6(b)、图7(b)中示出了图3所示的运算电路310中的处理的定时。在图6(b)、图7(b)的最上方，示出了从主机CPU12能够进行处理内容以及其参数的设定的期间。在图6(b)、图7(b)的从上起第二个，示出了在各帧中能够进行对输入的数据的图像运算处理中所使用的参数以及状态数据的存储的期间。在图6(b)、图7(b)的最下方，示出了在各帧中能够读出被输入至运算电路310的处理后数据的期间。
另外，在图6(c)、图7(c)中，示出了在ISP2中能够进行诊断处理的期间。另外，在图6(d)、图7(d)中，示出了进行参数存储器306以及状态寄存器308中存储的参数以及状态数据的备份以及复原的期间。另外，在图6(e)、图7(e)中，示出了对运算电路310的数据的输入、以及从运算电路310输出数据的定时作为图像输入以及图像输出。
[摄像装置10以及主机CPU12]
图1所示的图像处理装置1的构成要素中的摄像装置10，对摄影对象摄像，每1秒生成40～60帧量的动画的图像数据。另外，摄像装置10以图6(a)、图7(a)所示的定时，将所生成的图像数据，依次对ISP2输出。另外，摄像装置10以图6(a)、图7(a)所示的定时，将表示帧的边界的同步信号V激活。另外，摄像装置10将与图像数据同步的时钟信号CLK输出至ISP2。另外，虽然图中没有明示，但同步信号V以及时钟信号CLK在以下说明的图像处理装置1的各构成要素中被适当用于对动作的定时进行控制。
主机CPU12对ISP2设定所选择的图像运算处理中使用的参数、状态数据以及其他的数据。另外，主机CPU12能够以图6(b)、图7(b)的从上起第二个所示的定时，对ISP2设定由ISP2进行的各帧的周期(以下，也记载为帧)的图像运算处理中使用的设定、参数以及其他的数据。即，主机CPU12能够如图6(b)、图7(b)的从上起第二个所示那样、在帧X中对ISP2设定帧X+1中使用的设定、参数以及其他的数据(其中，X为整数)。
另外，只要没有进行该设定、参数以及其他的数据的设定，运算处理电路3在图像运算处理中继续使用相同的参数以及状态数据。并且，主机CPU12根据用户的操作以及需要在与ISP2之间进行控制信号的输入输出，并控制ISP2的动作。
[运算处理电路3的各构成要素]
图2、图3所示的主机CPU－IF316，在图1所示的主机CPU12与处理用存储器314之间，交接控制信号、图像运算处理的设定、参数、状态数据等。处理用存储器314被用作运算电路310的运算处理的图像运算处理所用的工作存储器，存储图像运算处理及其控制中必要的数据。
摄像装置IF300接受时钟信号CLK以及同步信号V。并且，摄像装置IF300接受与时钟信号CLK以及同步信号V同步的图像数据，并输出至诊断用数据IF302。
诊断控制信号IF328接受来自图2、图4所示的备份控制电路4的诊断控制信号。诊断控制信号IF328在诊断控制信号被激活(assert)时进行控制，以使得诊断用数据IF302、运算电路310、处理后数据输出电路322、备份响应信号IF324以及设定复原控制电路326进行适于诊断处理的动作。反之，诊断控制信号IF328在所接受到的诊断控制信号非激活时进行控制，以使得诊断用数据IF302、运算电路310、处理后数据输出电路322、备份响应信号IF324以及设定复原控制电路326进行适于对从摄像装置10输入的图像数据的图像运算处理的动作。另外，主机CPU12有时在运算处理电路3的初始化时等对备份响应信号IF324直接设定参数。另外，主机CPU12在运算处理电路3中分别使用了多种参数以及状态数据时，有时对设定复原控制电路326直接设定使用哪一种参数以及状态数据。
另外，诊断控制信号，在图6(d)、图7(d)所示的参数以及状态数据的备份在备份开始期间tb的期间开始时，以参数以及状态数据的备份结束的定时被激活。换言之，诊断控制信号在图6(c)、图7(c)和图6(d)、图7(d)间以用符号c所示的定时被激活。另外，诊断控制信号在经过了使用该信号的构成要素的动作所必要的时间后被设为非激活(negate)。另外，只要未特别记载，以下说明的ISP2中的各信号，与诊断控制信号同样地，在被激活后，在经过了使用该信号的构成要素的动作所必要的时间后被设为非激活。
运算电路310被最优化以对进行每隔预先决定的周期输入的图像数据的图像运算处理。运算电路310实现对以图6(e)、图7(e)中作为图像输入而示出的定时从诊断用数据IF302输入的处理对象数据的图像运算处理。
首先，运算电路310将经由主机CPU－IF316以及内部总线318输入并被使用于图像运算处理的参数存储在参数存储器306中。主机CPU12将表示图像运算处理中的各种状态(状态)并被用于图像运算处理的状态数据，存储在状态寄存器308中。这些参数以及状态数据的向参数存储器306以及状态存储器的存储在图6(d)、图6(e)、图7(d)、图7(e)中附以符号d、e而表示的期间进行。
另外，运算电路310按照与诊断控制信号的激活对应的诊断控制信号IF328的控制，进行对从诊断用数据IF302输入的诊断用数据(诊断用数据)的图像运算处理，获得处理后数据。该诊断用数据和与该诊断用数据对应的处理后数据，以图6(e)、图7(e)所示的定时被输入至运算电路310。另一方面，运算电路310按照与诊断控制信号的非激活对应的诊断控制信号IF328的控制，进行对图像数据的图像运算处理，获得处理后数据。
另外，运算电路310将在图像运算处理中获得的处理后数据，以在图6(e)、图7(e)中作为图像输出而表示的定时对处理后数据输出电路322输出。即，运算电路310按照与诊断控制信号的激活对应的诊断控制信号IF328的控制，在图6(c)、图7(c)所示的诊断处理的期间，开始对来自诊断处理电路5的诊断用数据的图像运算处理，并结束。运算电路310在该图像运算处理结束后，将通过该图像运算处理获得的处理后数据，以图6(e)、图7(e)所示的期间，经由处理后数据输出电路322对诊断处理电路5输出。
另外，运算电路310按照与诊断控制信号的激活对应的诊断控制信号IF328的控制，在处理后数据向诊断处理电路5的输出已结束时，将对备份请求电路320输出的输出结束信号激活。备份请求电路320在来自运算电路310的输出结束信号被激活后，以图6(c)、图7(c)和图6(d)、图7(d)之间的符号a所示的定时，将对备份控制电路4的备份请求信号激活。
备份响应信号IF324，根据来自图2、图4所示的备份控制电路4的备份响应信号的激活，控制参数存储器306以及状态寄存器308。即，备份响应信号IF324相应于备份响应信号的激活，将在参数存储器306以及状态寄存器308中所存储的参数以及状态数据，输出至备份控制电路4，进行备份。
设定复原控制电路326，按照诊断控制信号IF328的控制、或者相应于来自图2、图4所示的备份控制电路4的复原请求信号的激活，控制参数存储器306以及状态寄存器308。即，诊断控制信号IF328控制参数存储器306以及状态寄存器308，存储并设定来自图2、图5所示的诊断处理电路5的诊断处理用的参数以及状态数据。另外，设定复原控制电路326相应于复原请求信号的激活，将在图2、图4所示的备份控制电路4中备份的参数以及状态数据，读入到参数存储器306以及状态寄存器308中进行复原。
只要没有从主机CPU12对运算处理电路3的设定变更，对各帧的图像数据进行相同的图像运算处理。因此，在对来自摄像装置10的图像数据的图像运算处理中必须使用相同的参数，状态数据不可以变更。另一方面，在欲针对每个帧进行图像运算处理和诊断处理时，运算电路310必须交替使用图像运算处理用的参数以及状态数据和诊断处理用的参数以及状态数据。
为了消除这样的矛盾，在诊断处理前，进行由备份响应信号IF324以及设定复原控制电路326进行的图像运算处理用的参数以及状态数据的备份、和诊断处理用的参数以及状态数据的设定。并且，在诊断处理后，进行由设定复原控制电路326进行的图像运算处理用的参数以及状态数据的复原。
诊断用数据IF302，按照与诊断控制信号的激活相应的诊断控制信号IF328的控制，选择从摄像装置10输入的图像数据以及从诊断处理电路5输入的诊断用数据内的诊断用数据。另外，诊断用数据IF302按照与诊断控制信号的非激活对应的诊断控制信号IF328的控制，选择从摄像装置10输入的图像数据以及从诊断处理电路5输入的诊断用数据内的图像数据。另外，也能够从主机CPU12经由内部总线318以及诊断用数据IF302等对运算电路310供给图像数据。
诊断用数据IF302将如上述那样所选择的诊断用数据或图像数据，在图6(e)、图7(e)所示的图像输入的期间，作为处理对象数据输出至运算电路310。另一方面，诊断用数据IF302将所选择的诊断用数据，在图6(c)、图7(c)所示的诊断处理的期间依次作为处理对象数据对运算电路310输出。
处理后数据输出电路322，按照与诊断控制信号的非激活对应的诊断控制信号IF328的控制，将从图像数据获得并从运算电路310输入的处理后数据，对图像数据输出电路330输出。另一方面，处理后数据输出电路322按照与诊断控制信号的激活相应的诊断控制信号IF328的控制，在图6(c)、图7(c)所示的诊断处理的期间，在从诊断用数据获得处理后数据后，就将该处理后数据输出至诊断处理电路5。图像数据输出电路330将从图像数据获得并从处理后数据输出电路322输入的处理后数据，对图1所示的图像处理装置1的外部输出。另外，也能够从处理后数据输出电路322，经由内部总线318以及诊断用数据IF302等对主机CPU12供给处理后的图像数据。
[备份控制电路4的各构成要素]
图2、图4所示的ISP2的备份控制电路4的构成要素中的定时控制电路400，接受来自图1所示的摄像装置10的同步信号V以及时钟信号CLK。定时控制电路400，基于所接受到的同步信号V以及时钟信号CLK，控制备份控制电路4的其他的构成要素的动作定时。即，定时控制电路400，在图6(a)、图7(a)所示的同步信号V已激活时将时钟信号CLK的计数值初始化，然后，对时钟信号CLK进行计数。
并且，定时控制电路400将如图6(d)、图7(d)所示那样、从同步信号V的激活起到时钟信号CLK的计数值达到预先决定的值为止的期间，设定为备份开始期间tb。定时控制电路400在备份开始期间tb，将对诊断请求电路410的可备份信号激活。另一方面，定时控制电路400在备份开始期间tb以外的期间，使可备份信号为非激活。
另外，各帧的诊断处理、其前后的参数以及状态数据的设定、备份以及复原，必须在对图像数据的图像运算处理结束后，在与下一帧的边界之间保持足够的裕度地完成。即，备份开始期间tb的时间长度，必须比从帧的时间长度tf减去图6(d)、图7(d)所示的诊断处理的时间长度td、数据的设定、备份以及复原所需要的时间而得到的时间长度充分短。另一方面，当然，备份开始期间tb的时间长度，必须比对图像数据的正常的图像运算处理所需要的时间、即图6(e)、图7(e)所示的图像输入以及图像输出所需要的时间长。
复原请求电路402在来自诊断处理电路5的诊断结束信号被激活时，将对运算处理电路3的复原请求信号激活。并且，复原请求电路402控制备份复原存储器408，将所备份的参数以及状态数据输出至运算处理电路3。诊断请求电路410，在来自定时控制电路400的可备份信号被激活且来自备份请求信号IF404的备份请求信号被激活时，将对备份响应电路406的备份信号激活。
备份请求信号IF404接受来自运算处理电路3的备份请求信号后，对备份响应电路406以及诊断请求电路410输出。复原请求电路402在来自运算处理电路3的复原请求信号被激活时，将对运算处理电路3的复原请求信号激活。并且，复原请求电路402控制备份复原存储器408，将所备份的参数以及状态数据，输出至运算处理电路3，以用于这些运算处理电路3中的复原。
备份响应电路406，在来自诊断请求电路410的备份信号被激活且来自备份请求信号IF404的备份请求信号被激活时，将对运算处理电路3的备份响应信号激活。并且，备份响应电路406在将备份响应信号激活后，控制备份复原存储器408，存储从运算处理电路3输入的参数以及状态数据，并将它们备份。
备份响应电路406在与备份信号的激活相应的这些数据的备份结束后，将对诊断处理电路5的诊断请求信号，以图6(c)、图7(c)和图6(d)、图6(d)间以符号b所示的定时激活。另外，备份响应电路406仅在tf＜tb+td+tr的关系成立时，将对诊断处理电路5的诊断请求信号激活。另外，tf示于图6(a)，tb、td示于图6(c)、图6(d)间，另外，tr是图6(d)、图7(d)所示的数据的复原所需要的时间。即，备份响应电路406在可备份信号被激活并被进行了备份请求时将诊断请求信号激活。
备份复原存储器408按照备份响应电路406的控制，存储从运算处理电路3输入的参数以及状态数据，进行备份。另外，备份复原存储器408按照复原请求电路402的控制，将所备份的参数以及状态数据输出至运算处理电路3。另外，备份复原存储器408能够构成为，能够将多个参数以及状态数据分别备份。在备份复原存储器408要将多个参数以及状态数据分别备份时，备份响应电路406以及复原请求电路402需要指定要备份或复原的参数以及状态数据的存储区域。
[诊断处理电路5的各构成要素]
图2、图5所示的诊断处理电路5的构成要素中的诊断用数据存储器504，存储运算处理电路3的图像运算处理是否正确地进行的诊断所必要的数据。在诊断用数据存储器504存储的数据中，包括多种诊断用数据、表示与这些诊断用数据分别对应的期望值的结果数据及与这些诊断用数据分别对应的参数以及状态数据。
与多种诊断用数据的每种诊断用数据对应的结果数据，是由运算电路310对多种诊断用数据的每种诊断用数据进行正常的图像运算处理的期望值。即，与多种诊断用数据的每种诊断用数据对应的结果数据，与通过使用了与该诊断用数据对应的参数以及状态数据的由运算电路310对该诊断用数据进行的正常的图像运算处理所获得的处理后数据相同。
换言之，被设定了某参数以及状态数据的运算电路310，对与该参数以及状态数据对应的诊断用数据正常进行图像运算处理时，获得与和该诊断用数据对应的结果数据相同的处理后数据。因此，这种通过运算处理电路3对某诊断用数据进行的图像运算处理所获得的处理后数据与和该诊断用数据对应的结果数据的一致，表示该图像运算处理正常进行。相反，这种通过运算处理电路3对某诊断用数据进行的图像运算处理所获得的处理后数据与和该诊断用数据对应的结果数据的不一致，表示该图像运算处理产生异常。
动作控制电路500在图6(a)、图7(a)所示的同步信号V被激活时，将诊断处理电路5的诊断用数据存储器504以外的其他的构成要素初始化。控制信号生成电路502在来自图2、图4所示的备份控制电路4的诊断请求信号被激活时，将对图2、图3所示的运算处理电路3的诊断控制信号激活。
另外，控制信号生成电路502控制诊断用数据存储器504，对运算处理电路3输出多种诊断用数据中的任一种、及与该诊断用数据对应的参数以及状态数据。另外，控制信号生成电路502控制诊断用数据存储器504，对诊断电路506输出与所输出的诊断用数据对应的结果数据。
诊断电路506对从诊断用数据存储器504输入的结果数据和从运算处理电路3输入的处理后数据进行比较，在它们一致时，诊断为运算电路310中的图像运算处理正常进行。相反，诊断电路506在从诊断用数据存储器504输入的结果数据与从运算处理电路3输入的处理后数据不一致时，诊断为运算电路310中的图像运算处理产生异常。
并且，诊断电路506将该诊断的结果输出至图2所示的主机CPU12。另外，诊断电路506将对备份控制电路4的复原请求电路402的诊断结束信号激活。另外，主机CPU12在该诊断的结果表示图像运算处理产生了异常时，能够适当地进行例外处理。
[图像处理装置1的正常动作]
图8是表示在图1所示的图像处理装置1中进行正常的图像运算处理时的整体的动作(S10)的程序图。以下，参照图6(a)～图6(e)以及图8，对图1所示的图像处理装置1中图像运算处理正常进行时的整体的动作进行说明。另外，只要不是图像处理装置1本身的处理结束、或者对图像数据的图像运算处理的结束是在图6(d)所示的备份开始期间tb的结束之后，以下说明的图像处理装置1的正常的动作和动作针对每个帧连续进行。
在步骤S100以及步骤S102中，图1所示的摄像装置10，将时钟信号CLK、表示图6(a)所示的图像数据的帧的边界的同步信号V及与时钟信号CLK同步的动画的图像数据，按每个帧输出至ISP2。主机CPU12在从图像处理装置1的用户有用于选择图像运算处理的种类的操作时，接受该操作。在步骤S104中，主机CPU12在帧X的图6(b)所示的设定期间，将根据操作而选择的种类的图像运算处理所用的参数、状态数据以及其他的数据，输出至运算处理电路3。
图3所示的主机CPU12，当在帧X中被输入数据时，将所输入的数据中、对图像数据的图像运算处理所用的参数以及状态数据输出至运算电路310。运算电路310将所输入的参数以及状态数据存储于内部存储器(未图示)。
运算电路310在下一帧X+1中的同步信号V的激活后且来自诊断用数据IF302的处理对象数据的输入前，将所存储的参数以及状态数据存储于参数存储器306以及状态寄存器308。即，运算电路310在帧X+1中，以图6(d)所示的符号d、e间的定时，将所输入的参数以及状态数据，存储于参数存储器306以及状态寄存器308。
另外，在没有来自图像处理装置1的用户的设定操作时，当然没有从主机CPU12对ISP2的设定所用的数据输出，也不进行对运算处理电路3的参数存储器306以及状态寄存器308的参数以及状态数据的存储。
[对图像数据的图像运算处理]
ISP2的主机CPU12，有时在实际的处理的前一帧，对运算处理电路3的参数存储器306以及状态寄存器308，进行图像运算处理所用的参数、状态数据以及其他的数据的设定。在这种时候，主机CPU12在图6(d)、(e)中以符号d、e所示的期间，将这些数据存储于参数存储器306以及状态寄存器308。
摄像装置IF300接受来自摄像装置10的时钟信号CLK以及同步信号V，并输出至诊断用数据IF302。并且，摄像装置IF300接受图像数据，将接受到的图像数据输出至诊断用数据IF302。
图2、图4所示的备份控制电路4的定时控制电路400，相应于图6(a)所示的同步信号V的激活，将时钟信号CLK的计数值初始化，然后，对时钟信号CLK计数。并且，定时控制电路400如图6(d)所示，将从同步信号V的激活起到时钟信号CLK的计数值达到预先决定的值为止的期间，设定为备份开始期间tb，并将对诊断请求电路410的可备份信号激活。
在步骤S106中，在图6(e)所示的对运算电路310的图像输入的开始时刻，图5所示的诊断处理电路5的控制信号生成电路502输出的诊断控制信号，相应于同步信号V的激活而被初始化，为非激活。因此，接受到非激活的诊断控制信号的诊断控制信号IF328，进行控制以使运算处理电路3的各构成要素进行适于对从摄像装置10输入的图像数据的图像运算处理的动作。
即，诊断用数据IF302选择从摄像装置10输入的图像数据，并作为处理对象数据输出至运算电路310。运算电路310对来自诊断用数据IF302的图像数据，进行使用了在参数存储器306以及状态寄存器308中存储的参数以及状态数据的图像运算处理。
并且，运算电路310将表示运算电路310本身的状态以及图像运算处理的状态的状态数据，随着图像的图像运算处理的进展依次存储于状态寄存器308。另外，状态寄存器308中存储的状态数据，被适当用于运算电路310中的图像运算处理中。
运算电路310将通过图像运算处理所获得的处理后数据，以图6(e)所示的图像输出的定时，输出至处理后数据输出电路322。在步骤S108中，图像数据输出电路330将处理后数据作为图像数据输出至图像处理装置1的外部。另外，步骤S102以及步骤S108中的运算处理电路3的图像数据的输入输出，如图6(e)所示那样在时间上可能重复，但在信号程序图中，为了图示方便，它们在时间上不重复。并且，运算电路310在对1帧量的图像数据的图像运算处理及其结果的输出结束时，将对备份请求电路320的输出结束信号激活。
[对诊断用数据的图像运算处理]
在步骤S110中，备份请求电路320，相应于运算电路310的输出结束信号的激活，将对图2、图4所示的备份控制电路4的备份请求信号IF404的备份请求信号激活。备份请求信号IF404将来自备份请求电路320的备份请求信号，输出至备份响应电路406以及诊断请求电路410。
在步骤S112中，备份响应电路406，当在来自定时控制电路400的可备份信号激活期间、来自备份请求信号IF404的备份请求信号被激活时，将备份响应信号激活。即，备份响应电路406，在图6(b)所示的设定期间ts后、图6(e)所示的图像输入以及图像输出后，以图6(d)、图6(e)间以符号c所示的定时，将备份响应信号激活。
在步骤S114中，备份响应信号IF324相应于备份响应信号的激活，控制参数存储器306以及状态寄存器308。参数存储器306以及状态寄存器308按照该控制，将所存储的参数以及状态数据，以图6(d)所示的备份的定时，输出至备份控制电路4的备份复原存储器408。
另一方面，备份响应电路406控制备份复原存储器408，存储从运算处理电路3的参数存储器306以及状态寄存器308输入的参数以及状态数据，并将它们备份。另外，在步骤S116中，备份响应电路406在参数以及状态数据的备份结束时，在图6(c)、图6(d)间按以符号b所示的定时，将对诊断处理电路5的控制信号生成电路502的诊断请求信号激活。
在步骤S118中，诊断处理电路5的控制信号生成电路502，相应于诊断请求信号的激活，将对运算处理电路3的诊断控制信号IF328的诊断控制信号激活。诊断控制信号IF328，相应于诊断控制信号的激活，进行控制，以使将运算处理电路3的各构成要素，进行适于对来自诊断处理电路5的诊断用数据存储器504的诊断用数据的图像运算处理的动作。
在步骤S120中，控制信号生成电路502控制诊断用数据存储器504，将多种参数以及状态数据中的任一种，按照预先决定的规则，输出至参数存储器306以及状态寄存器308。参数存储器306以及状态寄存器308，以图6(d)所示的定时，存储来自诊断用数据存储器504的参数以及状态数据。并且，控制信号生成电路502控制诊断用数据存储器504，将与所输出的参数等对应的结果数据输出至诊断电路506。
在步骤S122中，控制信号生成电路502控制诊断用数据存储器504，将与在步骤S120中所输出的参数等对应的诊断用数据，输出至诊断用数据IF302。诊断用数据IF302在图6(e)所示的期间，将从诊断用数据存储器504输入的诊断用数据，作为处理对象数据输出至运算电路310。
运算处理电路3的诊断控制信号IF328，控制运算电路310以及设定复原控制电路326。设定复原控制电路326，相应于诊断控制信号IF328的控制，控制参数存储器306以及状态寄存器308。参数存储器306以及状态寄存器308，按照设定复原控制电路326的控制，存储从诊断处理电路5的诊断用数据存储器504输入的诊断处理用的参数以及状态数据。
运算电路310，按照诊断控制信号IF328的控制，进行使用了在参数存储器306以及状态寄存器308中所存储的诊断处理用的参数以及状态数据的对处理用数据的图像运算处理。该对处理用数据的图像运算处理，在处理用数据刚输入之后开始。在步骤S124中，运算电路310将通过该图像运算处理所获得的处理后数据依次在图6(e)所示的期间中输出至诊断处理电路5。
诊断处理电路5的诊断电路506，对从运算处理电路3输入的处理后数据和从诊断用数据存储器504输入且与诊断用数据对应的结果数据进行比较。诊断电路506，在比较的结果为从运算处理电路3输入的处理后数据与和该诊断用数据对应的结果数据一致时，诊断为运算电路310中的图像运算处理正常进行。
另一方面，诊断电路506在从运算处理电路3输入的处理后数据与和该诊断用数据对应的结果数据不一致时，诊断为运算电路310中的图像运算处理产生了异常。在步骤S126中，诊断电路506将该诊断的结果输出至主机CPU12。并且，在步骤S128中，诊断电路506将对备份控制电路4的复原请求电路402的诊断结束信号激活。
在步骤S130中，复原请求电路402相应于诊断结束信号的激活，将对运算处理电路3的设定复原控制电路326的复原请求信号激活。并且，在步骤S132中，复原请求电路402相应于诊断结束信号的激活，控制备份复原存储器408，将所备份的参数以及状态数据，输出至运算处理电路3进行复原。在步骤S134中，所备份的参数以及状态数据的复原结束后，诊断处理电路5对于备份控制电路4通知复原的结束。
运算处理电路3的设定复原控制电路326，相应于复原请求信号的激活，控制参数存储器306以及状态寄存器308。参数存储器306以及状态寄存器308按照该控制，从备份控制电路4读入所备份的参数以及状态数据，将它们复原。
[图像处理装置1的异常动作]
图9是表示在图1所示的图像处理装置1中异常地进行了图像运算处理时的整体的动作(S14)的程序图。以下，参照图7(a)～图7(e)以及图9，对图像运算处理迟延从而图像运算处理和诊断处理未在一个帧中进行时的图像处理装置1的整体的动作、即图像处理装置1的异常动作进行说明。在以下的图像处理装置1的异常动作的说明中，主要叙述图像处理装置1的正常动作和异常动作的差异。
图2、图3所示的运算处理电路3的备份请求电路320，相应于运算电路310的输出结束信号的激活，将对图2、图4所示的备份控制电路4的备份请求信号IF404的备份请求信号激活。然而，如在图7(c)与图7(d)间附以符号d所表示那样，在帧N中，备份请求信号的激活是在备份开始期间tb的结束后。这种现象可能在运算处理电路3频繁地使用处理用存储器314进行图像运算处理时、从图1所示的主机CPU12对ISP2进行了较多的设定或者输入了较多的数据时发生。
备份响应电路406，如在图7(d)与图7(e)间以符号c所示那样，在帧N中的备份开始期间tb的结束后将来自运算处理电路3的备份请求信号激活，所以不将备份响应信号激活。另外，备份响应电路406也不进行参数存储器306以及状态寄存器308的控制。并且，备份响应电路406不将诊断请求信号激活，所以诊断处理电路5不进行诊断处理。因此，在图像处理装置1中，仅进行对图像数据的图像运算处理。即，在此情况下，如图9中以虚线所示那样不进行S100～S134的处理，而如图9中以实线所示那样仅进行S100～S108的处理。
另一方面，如在图7(c)、图7(d)中以虚线所示那样，在帧N中，图像处理装置1不进行参数以及状态数据的备份以及复原、诊断处理。另外，图像处理装置1的异常动作，在图像运算处理没有迟延而图像运算处理与诊断处理能够在一个帧中进行时，返回到参照图6(a)～图6(e)以及图8所说明的正常动作。
[第二实施方式]
以下，对第二实施方式进行说明。图10是表示在图3所示的运算处理电路3中被替换为第一参数存储器306以及第一状态寄存器308的第二参数存储器340以及第一状态存储器342的构成的图。如图10所示，参数存储器340以及状态存储器342各自的存储电路被分为存储单元348－1～348－n(存储单元1～n)，以便能够分别存储多个(n；n为2以上的整数)种类的参数以及状态数据。
因此，在运算处理电路3中使用了参数存储器340以及状态存储器342时，图4所示的备份控制电路4需要使用包含对参数存储器340以及状态存储器342的存储电路的存储单元进行指定的信息(存储单元ID)的备份响应信号以及复原请求信号。控制电路344接受包含存储单元ID的备份响应信号以及复原响应信号来控制选择器346，选择参数存储器340以及状态存储器342各自的存储单元1～n中的任一存储单元，并将参数以及状态数据输入输出。通过使用如以上说明那样构成的参数存储器340以及状态存储器342并对备份控制电路4的动作进行变更，由此能够实现多个种类的参数以及状态数据的备份以及复原。
[变形例]
另外，以上，作为实施方式，对构成为通过ISP2进行对通过摄像装置10所生成的图像数据的图像运算处理的图像处理装置1进行了说明。另一方面，通过适当的变形，能够使图像处理装置1，除了进行动画的图像数据以外，还能够进行对以一定的周期输入的各种各样的数据的运算处理。通过适当地变形后的图像处理装置1能够运算处理的数据中，有声音的数据、显示装置上显示的数据、计算机游戏用的数据等。
另外，图8、图9所示的信号的收发的顺序，只要不使图像处理装置1的动作发生障碍，前后都没有关系。另外，只要不会使图像处理装置1的动作产生障碍或者产生互相矛盾，图像处理装置1的各构成要素能够适当变形。例如，运算处理电路3也可以不具备统计信息处理电路332。
对本发明的实施方式进行了说明，但该实施方式是作为例子提示的，意图不是限定发明的范围。这些新的实施方式，能够以其他各种各样的方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形，包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明及其等同的范围中。

Claims (11)

1.一种运算处理装置，具备：运算处理电路，按照预先决定的周期进行对从外部输入的输入数据的运算处理，获得所述运算处理的结果即处理后数据；诊断处理电路，按照所述周期，除了进行对所述输入数据的运算处理时以外，使所述运算处理电路对所述运算处理的诊断所用的诊断用数据进行运算处理，并基于对所述诊断用数据的运算处理的结果，进行诊断所述运算处理电路中的运算处理是否产生了差错的诊断处理；第一判定处理电路，按照所述周期，进行判定除了对所述输入数据的运算处理所需要的时间以外是否有进行所述诊断处理的时间的第一判定处理；以及诊断控制电路，在判定为有进行所述诊断处理的时间时，进行使所述诊断处理电路进行诊断处理的诊断控制。
2.根据权利要求1所述的运算处理装置，其中，所述诊断处理电路具备：运算控制处理电路，控制所述运算电路，进行运算控制处理，在该运算控制处理中，使所述运算处理电路对所输入的所述诊断用数据进行运算处理；以及第二判定处理电路，基于表示所述运算处理电路对所述诊断用数据进行的运算处理的正常的结果的结果数据、及通过所述运算处理电路对所输入的所述诊断用数据进行的运算处理而获得的处理后数据，进行判定所述运算处理电路进行的运算处理是否产生了差错的第二判定处理。
3.根据权利要求2所述的运算处理装置，其中，所述第二判定处理电路，在所述结果数据与所述处理后数据不同时，诊断为所述运算处理电路进行的运算处理产生了差错。
4.根据权利要求1～3中任一项所述的运算处理装置，其中，所述运算处理电路，预先存储被设定后被用于所述运算处理电路进行的运算处理的设定数据，所述诊断控制电路具备：备份处理电路，在进行所述诊断处理前，进行对所存储的所述设定数据进行备份的备份处理；以及复原处理电路，在进行所述诊断处理后，进行将通过所述备份处理而备份的所述设定数据复原至所述运算处理电路的复原处理。
5.根据权利要求4所述的运算处理装置，其中，所述备份处理电路，在进行所述诊断处理前对所存储的多个所述设定数据进行备份处理，所述复原处理电路将通过所述备份处理而备份的多个所述设定数据中任一设定数据复原到所述运算处理电路。
6.根据权利要求4所述的运算处理装置，其中，所述诊断处理电路具备：设定处理电路，在所述诊断处理开始之前，进行对所述运算处理电路设定所述诊断处理所用的设定数据的设定处理。
7.根据权利要求1～3中任一项所述的运算处理装置，其中，所述第一判定处理电路，在所述第一判定处理中，除了从所述周期的开始到所述运算处理的结束为止经过了预先决定的时间时以外，判定为在所述运算处理所需要的时间以外有进行所述诊断处理的时间。
8.根据权利要求1～3中任一项所述的运算处理装置，其中，所述周期是动态图像的图像数据的帧，从外部输入的所述数据是每个所述帧的所述动态图像的图像数据。
9.根据权利要求1～3中任一项所述的运算处理装置，其中，还具备：数据生成装置，按照所述周期依次生成所述输入数据。
10.根据权利要求9所述的运算处理装置，其中，所述周期是动态图像的图像数据的帧的周期，所述输入数据是每个所述帧的周期的所述动态图像的图像数据，所述数据生成装置是通过摄像生成所述动态图像的图像数据的摄像装置。
11.一种运算处理方法，按照预先决定的周期，进行对从外部输入的输入数据的运算处理，获得所述运算处理的结果即处理后数据，按照所述周期，除了在进行对所述输入数据的所述运算处理时以外，对所述运算处理的诊断所用的诊断用数据进行运算处理，并基于对所述诊断用数据的运算处理的结果，进行诊断运算处理是否产生了差错的诊断处理，按照所述周期，进行判定除了对所述输入数据的运算处理所需要的时间以外是否有进行所述诊断处理的时间的第一判定处理，在判定为有进行所述诊断处理的时间时，进行所述诊断处理。
CN201810052679.7A 2017-09-21 2018-01-19 运算处理装置以及运算处理方法 Active CN109542697B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017180772A JP6771443B2 (ja) 2017-09-21 2017-09-21 演算処理装置およびその方法
JP2017-180772 2017-09-21

Publications (2)

Publication Number Publication Date
CN109542697A CN109542697A (zh) 2019-03-29
CN109542697B true CN109542697B (zh) 2023-01-31

Family

ID=61274075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810052679.7A Active CN109542697B (zh) 2017-09-21 2018-01-19 运算处理装置以及运算处理方法

Country Status (4)

Country Link
US (1) US10884836B2 (zh)
EP (1) EP3460667A1 (zh)
JP (1) JP6771443B2 (zh)
CN (1) CN109542697B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11416156B2 (en) * 2020-02-24 2022-08-16 Netapp, Inc. Object tiering in a distributed storage system
CN112995656B (zh) * 2021-03-04 2024-05-17 黑芝麻智能科技(上海)有限公司 用于图像处理电路的异常检测方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001211466A (ja) * 2000-01-27 2001-08-03 Toshiba Corp 自己診断機能を有する画像処理システム
CN1510513A (zh) * 2002-12-20 2004-07-07 柯尼卡美能达控股株式会社 图像处理装置、图像处理方法和程序
JP2009157512A (ja) * 2007-12-25 2009-07-16 Fujitsu Ten Ltd 電子制御装置、異常診断システム、及び、電子制御装置の異常診断方法
CN101804932A (zh) * 2009-02-17 2010-08-18 株式会社日立制作所 异常诊断装置以及异常诊断方法
CN105246407A (zh) * 2013-05-28 2016-01-13 柯尼卡美能达株式会社 图像处理装置以及程序

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3963201A (en) * 1975-03-03 1976-06-15 Westinghouse Electric Corporation Sequential occupancy release control method and apparatus for train vehicles
JPH0828785B2 (ja) * 1989-12-21 1996-03-21 富士ゼロックス株式会社 記録装置
GB2268817B (en) * 1992-07-17 1996-05-01 Integrated Micro Products Ltd A fault-tolerant computer system
JP2000305859A (ja) * 1999-04-22 2000-11-02 Matsushita Electric Ind Co Ltd プロセッサ
US7509533B1 (en) * 2003-06-30 2009-03-24 Sun Microsystems, Inc. Methods and apparatus for testing functionality of processing devices by isolation and testing
JP4277030B2 (ja) * 2006-06-30 2009-06-10 株式会社日立製作所 通信制御システム
JP2009111546A (ja) 2007-10-29 2009-05-21 Panasonic Corp 自己診断機能を備えた半導体集積回路、撮像装置およびカメラシステム
JP5473841B2 (ja) * 2010-09-08 2014-04-16 三菱重工業株式会社 中央処理演算装置、及び異常検査方法
US8990623B2 (en) * 2010-11-17 2015-03-24 Advanced Micro Devices, Inc. Avoiding BIST and MBIST intrusion logic in critical timing paths
US8799713B2 (en) * 2011-03-01 2014-08-05 Texas Instruments Incorporated Interruptible non-destructive run-time built-in self-test for field testing
JP2013165399A (ja) 2012-02-10 2013-08-22 Toshiba Corp 固体撮像装置
US9448276B2 (en) * 2012-04-11 2016-09-20 Advantest Corporation Creation and scheduling of a decision and execution tree of a test cell controller
JP6259132B2 (ja) * 2015-01-20 2018-01-10 日立オートモティブシステムズ株式会社 車載用カメラ装置
JP6438353B2 (ja) * 2015-05-27 2018-12-12 ルネサスエレクトロニクス株式会社 半導体装置及び診断テスト方法
JP2017045090A (ja) 2015-08-24 2017-03-02 株式会社リコー 半導体集積回路及び電子機器
JP2018045503A (ja) * 2016-09-15 2018-03-22 ルネサスエレクトロニクス株式会社 描画処理装置、診断テスト方法、及びプログラム
US10474553B2 (en) * 2017-07-18 2019-11-12 Nxp Usa, Inc. Built-in self test for A/D converter
JP2019049884A (ja) * 2017-09-11 2019-03-28 株式会社東芝 画像処理装置、および故障診断制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001211466A (ja) * 2000-01-27 2001-08-03 Toshiba Corp 自己診断機能を有する画像処理システム
CN1510513A (zh) * 2002-12-20 2004-07-07 柯尼卡美能达控股株式会社 图像处理装置、图像处理方法和程序
JP2009157512A (ja) * 2007-12-25 2009-07-16 Fujitsu Ten Ltd 電子制御装置、異常診断システム、及び、電子制御装置の異常診断方法
CN101804932A (zh) * 2009-02-17 2010-08-18 株式会社日立制作所 异常诊断装置以及异常诊断方法
CN105246407A (zh) * 2013-05-28 2016-01-13 柯尼卡美能达株式会社 图像处理装置以及程序

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种双机热备的嵌入式计算机系统设计;赵豫峰等;《国外电子测量技术》;20130615;第32卷(第06期);75-78 *

Also Published As

Publication number Publication date
US20190087260A1 (en) 2019-03-21
EP3460667A1 (en) 2019-03-27
JP2019057109A (ja) 2019-04-11
CN109542697A (zh) 2019-03-29
JP6771443B2 (ja) 2020-10-21
US10884836B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
KR101759215B1 (ko) 프로그래밍 가능 논리 분석기를 갖는 집적 회로, 개선된 분석 및 디버깅 능력들 및 방법
JP4171016B2 (ja) Ｌｂｉｓｔを使用する回路テストための方法
US20160011953A1 (en) Integrated Circuit Including a Programmable Logic Analyzer with Enhanced Analyzing and Debugging Capabilities and a Method Therefor
CN109542697B (zh) 运算处理装置以及运算处理方法
US8677182B2 (en) Computer system capable of generating an internal error reset signal according to a catastrophic error signal
CN107015891B (zh) 信息处理方法及测试芯片
US10671467B2 (en) Semiconductor device
US20190094902A1 (en) Semiconductor device and method of controlling semiconductor device
TWI759719B (zh) 快閃記憶體控制器及用於快閃記憶體控制器的方法
TW201715245A (zh) 半導體裝置及診斷測試方法
US20160337530A1 (en) Information processing apparatus that controls display at time of occurrence of abnormality, method of controlling the same, and storage medium
US6009028A (en) Failure self-diagnosis device for semiconductor memory
JP2019057109A5 (zh)
KR102148043B1 (ko) 유연성 있는 테스트 사이트 동기화
JPH07264267A (ja) 試験回路、自己試験方法及び通常試験方法
CN108427627A (zh) 统计系统稳定性的方法及装置和电子设备
CN117149691A (zh) 一种PCIe参考时钟切换方法、装置、设备及存储介质
TW201835763A (zh) 測試控制器、匯流排系統及測試方法
US20160282408A1 (en) Integrated Circuit Including a Programmable Logic Analyzer with Enhanced and Debugging Capabilities and a Method Therefor
US10509754B2 (en) Information processing apparatus, control method for information processing apparatus, and storage medium
KR101197906B1 (ko) 디바이스 제어 장치 및 ｃｐｕ
US20040088638A1 (en) Method and apparatus for isolating faulty semiconductor devices in a multiple format graphics system
JP2005092430A (ja) ウォッチドッグタイマ
TWI421701B (zh) 計算機系統
JP2017045090A (ja) 半導体集積回路及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant