JP6771443B2 - 演算処理装置およびその方法 - Google Patents
演算処理装置およびその方法 Download PDFInfo
- Publication number
- JP6771443B2 JP6771443B2 JP2017180772A JP2017180772A JP6771443B2 JP 6771443 B2 JP6771443 B2 JP 6771443B2 JP 2017180772 A JP2017180772 A JP 2017180772A JP 2017180772 A JP2017180772 A JP 2017180772A JP 6771443 B2 JP6771443 B2 JP 6771443B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- diagnostic
- arithmetic processing
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1446—Point-in-time backing up or restoration of persistent data
- G06F11/1448—Management of the data involved in backup or backup restore
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1446—Point-in-time backing up or restoration of persistent data
- G06F11/1458—Management of the backup or restore process
- G06F11/1469—Backup restoration techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Image Processing (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Advance Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Image Analysis (AREA)
- Processing Or Creating Images (AREA)
Description
以下、第1の実施の形態について、図面を参照しながら詳細に説明する。実施形態において、同一の構成部分または処理には同一の符号が付されている。
まず、実施の形態にかかる画像処理装置1を説明する。図1は、実施の形態にかかる画像処理装置1の構成を示す図である。図1に示されるように、画像処理装置1は、物体を撮像して動画の画像データを生成する撮像装置10と、撮像装置10に接続されたISP(Image Signal Processor;演算処理回路)2と、ISP2に接続されたホストCPUとを備える。画像処理装置1は、これらの構成要素により、動画の画像データを生成する。さらに、画像処理装置1は、生成された画像データへの自動露光制御、自動焦点(オートフォーカス)制御、自動ホワイトバランス制御などの演算による画像処理を実現する。なお、以下、演算による画像処理は、画像演算処理とも記載される。
図2は、図1に示されたISP2の構成を示す図である。図2に示されるように、ISP2は、撮像装置10から入力された画像データへの画像演算処理を行う演算処理回路3 と、演算処理回路3に接続された診断制御回路4と診断処理回路5とを含む。
図3は、図2に示された演算処理回路3の構成を示す図である。図3に示されるように、演算処理回路3は、図1に示された撮像装置10から入力された動画の画像データを受け入れる撮像装置インターフェース(IF)300を備える。また、演算処理回路3は、撮像装置IF300に接続された診断用データIF302をさらに備える。
図4は、図2に示された診断制御回路4の構成を示す図である。図4に示されるように、診断制御回路4は、診断制御回路4の動作タイミングを制御するタイミング制御回路400と、これに接続されたバックアップ応答回路406および診断要求回路410を備える。また、診断制御回路4は、図2,図3に示された演算処理回路3からの復元要求信号を受け入れて復元処理を行う復元要求回路402と、これに接続されたバックアップ・復元メモリ408をさらに備える。
図5は、図2に示された診断処理回路5の構成を示す図である。図5に示されるように、診断処理回路5は、診断処理回路5の各構成要素の動作を制御する動作制御回路500と、これに接続された制御信号生成回路502および診断回路506とを備える。また、診断処理回路5は、制御信号生成回路502に接続された診断用データメモリ504をさらに備える。なお、ISP2が、LBIST(Logic BIST)を含むときには、診断処理回路5として、このLBISTが利用できる。
以下、さらに図6(a)〜図6(e)および図7(a)〜図7(e)を参照して、画像処理装置1の各構成要素を説明する。図6(a)〜図6(e)は、演算処理回路3における画像演算処理が正常に行われているときのタイミングチャートである。図7(a)〜図7(e)は、演算処理回路3における画像演算処理に異常が生じたときのタイミングチャートである。なお、図6(c),図7(c)、図6(d),図7(d)および図6(e),図7(e)に示される各期間の長さの比率は、実際とは必ずしも同じではない。
図1に示された画像処理装置1の構成要素のうち、撮像装置10は、撮影対象を撮像して、1秒ごとに40〜60フレーム分の動画の画像データを生成する。また、撮像装置10は、図6(a),図7(a)に示されるタイミングで、生成された画像データを、ISP2に順次、出力する。また、撮像装置10は、図6(a),図7(a)に示されるタイミングで、フレームの境界を示す同期信号Vを活性化する。また、撮像装置10は、画像データに同期したクロック信号CLKを、ISP2に出力する。なお、図面に明示されていなくても、同期信号Vおよびクロック信号CLKは、以下に説明する画像処理装置1の各構成要素において、動作のタイミングを制御するために適宜、用いられる。
図2,図3に示されたホストCPU−IF316は、図1に示されたホストCPU12と処理用メモリ314との間で、制御信号、画像演算処理の設定、パラメータ、ステータスデータなどを受け渡す。処理用メモリ314は、演算回路310の画像演算処理のためのワークメモリとして用いられ、画像演算処理およびその制御において必要とされるデータを記憶する。
図2,図4に示されるISP2の診断制御回路4の構成要素のうち、タイミング制御回路400は、図1に示された撮像装置10からの同期信号Vおよびクロック信号CLKを受け入れる。タイミング制御回路400は、受け入れた同期信号Vおよびクロック信号CLKに基づいて、診断制御回路4の他の構成要素の動作タイミングを制御する。つまり、タイミング制御回路400は、図6(a),図7(a)に示される同期信号Vが活性化したときにクロック信号CLKの計数値を初期化し、その後、クロック信号CLKを計数する。
図2,図5に示される診断処理回路5の構成要素の内、診断用データメモリ504は、演算処理回路3の画像演算処理が正確に行われているか否かの診断に必要とされるデータを記憶する。診断用データメモリ504に記憶されるデータには、複数の種類の診断用データと、これらの診断用データそれぞれに対応する期待値を示す結果データと、これらの診断用データそれぞれに対応するパラメータおよびステータスデータとが含まれる。
図8は、図1に示された画像処理装置1において、正常な画像演算処理が行われたときの全体的な動作(S10)を示すシーケンス図である。以下、図1に示された画像処理装置1において、画像演算処理が正常に行われたときの全体的な動作を、図6(a)〜図6(e)および図8を参照して説明する。なお、画像処理装置1自体の処理が終了したり、画像データに対する画像演算処理の終了が、図6(d)に示されるバックアップ開始期間tbの終了より後になったりしない限り、以下に説明する画像処理装置1の正常な動作は、フレームごとに連続して行われる。
ISP2のホストCPU12は、演算処理回路3のパラメータメモリ306およびステータスレジスタ308に、実際の処理の1つ前のフレームにおいて、画像演算処理のためのパラメータ、ステータスデータおよびその他のデータの設定することがある。このようなときには、ホストCPU12は、図6(d),(e)に符号d,eで示す期間において、これらのデータをパラメータメモリ306およびステータスレジスタ308に記憶する。
ステップS110において、バックアップ要求回路320は、演算回路310の出力終了信号の活性化に応じて、図2,図4に示された診断制御回路4のバックアップ要求信号IF404へのバックアップ要求信号を活性化する。バックアップ要求信号IF404は、バックアップ要求回路320からのバックアップ要求信号を、バックアップ応答回路406および診断要求回路410に出力する。
図9は、図1に示された画像処理装置1において、異常に画像演算処理が行われたときの全体的な動作(S14)を示すシーケンス図である。以下、画像演算処理が遅延して画像演算処理と診断処理とが1つのフレームにおいて行われなかったときの画像処理装置1の全体的な動作、つまり、画像処理装置1の異常動作を、図7(a)〜図7(e)および図9を参照して説明する。以下の画像処理装置1の異常動作の説明においては、主に、画像処理装置1の正常動作と異常動作との相違が述べられる。
以下、第2の実施の形態を説明する。図10は、図3に示した演算処理回路3において、第1のパラメータメモリ306および第1のステータスレジスタ308に置換される第2のパラメータメモリ340および第2のステータスメモリ342の構成を示す図である。図10に示すように、パラメータメモリ340およびステータスメモリ342それぞれの記憶回路は、複数の(n;nは2以上の整数)種類のパラメータおよびステータスデータそれぞれを記憶可能なようにバンク348−1〜348−n(バンク1〜n)に分けられている。
なお、以上、実施の形態として、撮像装置10により生成された画像データへの画像演算処理を、ISP2により行うように構成されている画像処理装置1を説明した。一方、適切な変形により、画像処理装置1に、動画の画像データ以外にも、一定の周期で入力される様々なデータへの演算処理を行わせることができる。適切に変形された画像処理装置1により演算処理できるデータには、音声のデータ、表示装置に表示されるデータ、コンピュータゲーム用のデータなどがある。
10 撮像装置
12 ホストCPU
2 ISP
3 演算処理回路
300 撮像装置IF
302 診断用データIF
306 パラメータメモリ
308 ステータスレジスタ
310 演算回路
320 バックアップ要求回路
322 処理後データ出力回路
324 バックアップ応答信号IF
326 設定・復元制御回路
328 診断制御信号IF
330 画像データ出力回路
4 診断制御回路
400 タイミング制御回路
402 復元要求回路
404 バックアップ要求信号IF
406 バックアップ応答回路
408 バックアップ・復元メモリ
410 診断要求回路
5 診断処理回路
500 動作制御回路
502 制御信号生成回路
504 診断用データメモリ
506 診断回路
Claims (9)
- 予め決められた周期ごとに外部から入力される入力データへの演算処理を行い、前記演算処理の結果の処理後データを得る演算処理回路と、
前記予め決められた周期ごとに、前記入力データへの前記演算処理が行われているとき以外に、前記演算処理回路に、前記演算処理の診断のための診断用データへの前記演算処理をさせ、前記診断用データへの前記演算処理の結果に基づいて、前記演算処理に誤りが生じているか否かを診断する診断処理を行う診断処理回路と、
前記診断処理を行う時間があると判定されたときに、前記診断処理回路に前記診断処理を行わせる診断制御を行う診断制御回路と、
を備え、
前記診断処理回路は、前記予め決められた周期ごとに、前記入力データへの前記演算処 理に要する時間以外に、前記診断処理を行う時間があるか否かを判定する第1の判定処理 を行う診断要求回路を、備える
演算処理装置。 - 前記診断処理回路は、
前記演算処理回路を制御して、前記診断用データへの前記演算処理を行わせる演算制御処理をさらに行い、
前記診断用データへの前記演算処理の正常な結果を示す結果データと、前記診断用データへの前記演算処理の結果として得られた前記処理後データとに基づいて、前記演算処理に誤りが生じているか否かを判定する第2の判定処理を行う診断回路、をさらに備える
請求項1に記載の演算処理装置。 - 前記診断回路は、前記結果データと前記処理後データとが異なるときに、前記演算処理に誤りが生じていると診断する
請求項2に記載の演算処理装置。 - 前記演算処理回路には、前記演算処理に用いられる設定データが予め設定され、
前記診断制御回路は、
前記診断処理が行われる前に、前記演算処理回路に設定された前記設定データをバックアップするバックアップ処理を行うバックアップ応答回路と、
前記診断処理が行われた後に、前記バックアップ処理によりバックアップされた前記設定データを前記演算処理回路に設定して復元する復元処理を行う復元要求回路と、
を備える
請求項1〜3のいずれかに記載の演算処理装置。 - 前記診断処理が行われる前に、前記バックアップ応答回路は、前記演算処理回路に設定 された複数の前記設定データをバックアップする前記バックアップ処理を行い、
前記復元要求回路は、前記バックアップ処理によりバックアップされた複数の前記設定データのいずれかを、前記演算処理回路に設定して復元する
請求項4に記載の演算処理装置。 - 前記診断処理回路は、
前記診断処理の開始の前に、前記診断処理のための前記設定データを前記演算処理回路に設定する設定処理を行う制御信号生成回路
を備える
請求項4に記載の演算処理装置。 - 前記診断要求回路は、前記第1の判定処理において、前記予め決められた周期の開始から前記入力データへの前記演算処理の終了までに、予め決められた時間が経過したとき以外に、前記入力データへの前記演算処理に要する時間以外に前記診断処理を行う時間があると判定する
請求項1〜6のいずれかに記載の演算処理装置。 - 前記予め決められた周期は、動画の画像データのフレームであり、前記外部から入力されるデータは前記フレームごとの前記動画の画像データである
請求項1〜7のいずれかに記載の演算処理装置。 - 予め決められた周期ごとに外部から入力される入力データへの演算処理を行い、前記演算処理の結果の処理後データを得て、
前記予め決められた周期ごとに、前記入力データへの前記演算処理が行われているとき以外に、前記演算処理の診断のための診断用データへの前記演算処理を行い、前記診断用データへの前記演算処理の結果に基づいて、前記演算処理に誤りが生じているか否かを診断する診断処理を行い、
前記予め決められた周期ごとに、前記入力データへの演算処理に要する時間以外に、前記診断処理を行う時間があるか否かを判定する判定処理を行い、
前記診断処理を行う時間があると判定されたときに、前記診断処理を行う
演算処理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180772A JP6771443B2 (ja) | 2017-09-21 | 2017-09-21 | 演算処理装置およびその方法 |
CN201810052679.7A CN109542697B (zh) | 2017-09-21 | 2018-01-19 | 运算处理装置以及运算处理方法 |
EP18157868.3A EP3460667A1 (en) | 2017-09-21 | 2018-02-21 | Arithmetic processing device and method therefor |
US15/901,493 US10884836B2 (en) | 2017-09-21 | 2018-02-21 | Arithmetic processing device and method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180772A JP6771443B2 (ja) | 2017-09-21 | 2017-09-21 | 演算処理装置およびその方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019057109A JP2019057109A (ja) | 2019-04-11 |
JP2019057109A5 JP2019057109A5 (ja) | 2019-09-19 |
JP6771443B2 true JP6771443B2 (ja) | 2020-10-21 |
Family
ID=61274075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180772A Active JP6771443B2 (ja) | 2017-09-21 | 2017-09-21 | 演算処理装置およびその方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10884836B2 (ja) |
EP (1) | EP3460667A1 (ja) |
JP (1) | JP6771443B2 (ja) |
CN (1) | CN109542697B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11416156B2 (en) * | 2020-02-24 | 2022-08-16 | Netapp, Inc. | Object tiering in a distributed storage system |
CN112995656B (zh) * | 2021-03-04 | 2024-05-17 | 黑芝麻智能科技(上海)有限公司 | 用于图像处理电路的异常检测方法及系统 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3963201A (en) * | 1975-03-03 | 1976-06-15 | Westinghouse Electric Corporation | Sequential occupancy release control method and apparatus for train vehicles |
JPH0828785B2 (ja) * | 1989-12-21 | 1996-03-21 | 富士ゼロックス株式会社 | 記録装置 |
GB2268817B (en) * | 1992-07-17 | 1996-05-01 | Integrated Micro Products Ltd | A fault-tolerant computer system |
JP2000305859A (ja) * | 1999-04-22 | 2000-11-02 | Matsushita Electric Ind Co Ltd | プロセッサ |
JP2001211466A (ja) * | 2000-01-27 | 2001-08-03 | Toshiba Corp | 自己診断機能を有する画像処理システム |
US7180533B2 (en) * | 2002-12-20 | 2007-02-20 | Konica Minolta Holdings Inc. | Image processing apparatus, image processing method, and program |
US7509533B1 (en) * | 2003-06-30 | 2009-03-24 | Sun Microsystems, Inc. | Methods and apparatus for testing functionality of processing devices by isolation and testing |
JP4277030B2 (ja) * | 2006-06-30 | 2009-06-10 | 株式会社日立製作所 | 通信制御システム |
JP2009111546A (ja) | 2007-10-29 | 2009-05-21 | Panasonic Corp | 自己診断機能を備えた半導体集積回路、撮像装置およびカメラシステム |
JP2009157512A (ja) * | 2007-12-25 | 2009-07-16 | Fujitsu Ten Ltd | 電子制御装置、異常診断システム、及び、電子制御装置の異常診断方法 |
JP4876136B2 (ja) * | 2009-02-17 | 2012-02-15 | 株式会社日立製作所 | 異常診断装置および異常診断方法 |
JP5473841B2 (ja) * | 2010-09-08 | 2014-04-16 | 三菱重工業株式会社 | 中央処理演算装置、及び異常検査方法 |
US8990623B2 (en) * | 2010-11-17 | 2015-03-24 | Advanced Micro Devices, Inc. | Avoiding BIST and MBIST intrusion logic in critical timing paths |
US8799713B2 (en) * | 2011-03-01 | 2014-08-05 | Texas Instruments Incorporated | Interruptible non-destructive run-time built-in self-test for field testing |
JP2013165399A (ja) | 2012-02-10 | 2013-08-22 | Toshiba Corp | 固体撮像装置 |
US9448276B2 (en) * | 2012-04-11 | 2016-09-20 | Advantest Corporation | Creation and scheduling of a decision and execution tree of a test cell controller |
CN105246407A (zh) * | 2013-05-28 | 2016-01-13 | 柯尼卡美能达株式会社 | 图像处理装置以及程序 |
EP3249902A4 (en) * | 2015-01-20 | 2018-08-22 | Hitachi Automotive Systems, Ltd. | On-vehicle camera device |
JP6438353B2 (ja) * | 2015-05-27 | 2018-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及び診断テスト方法 |
JP2017045090A (ja) | 2015-08-24 | 2017-03-02 | 株式会社リコー | 半導体集積回路及び電子機器 |
JP2018045503A (ja) * | 2016-09-15 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 描画処理装置、診断テスト方法、及びプログラム |
US10474553B2 (en) * | 2017-07-18 | 2019-11-12 | Nxp Usa, Inc. | Built-in self test for A/D converter |
JP2019049884A (ja) * | 2017-09-11 | 2019-03-28 | 株式会社東芝 | 画像処理装置、および故障診断制御方法 |
-
2017
- 2017-09-21 JP JP2017180772A patent/JP6771443B2/ja active Active
-
2018
- 2018-01-19 CN CN201810052679.7A patent/CN109542697B/zh active Active
- 2018-02-21 EP EP18157868.3A patent/EP3460667A1/en not_active Withdrawn
- 2018-02-21 US US15/901,493 patent/US10884836B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN109542697B (zh) | 2023-01-31 |
CN109542697A (zh) | 2019-03-29 |
US20190087260A1 (en) | 2019-03-21 |
US10884836B2 (en) | 2021-01-05 |
JP2019057109A (ja) | 2019-04-11 |
EP3460667A1 (en) | 2019-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101759215B1 (ko) | 프로그래밍 가능 논리 분석기를 갖는 집적 회로, 개선된 분석 및 디버깅 능력들 및 방법 | |
US7610526B2 (en) | On-chip circuitry for bus validation | |
US8914681B2 (en) | Integrated circuit including a programmable logic analyzer with enhanced analyzing and debugging capabilities and a method therefor | |
TWI403894B (zh) | 診斷用電腦程式產品、切換用電腦程式產品、測試裝置以及診斷方法 | |
JP4171016B2 (ja) | Lbistを使用する回路テストための方法 | |
JP6771443B2 (ja) | 演算処理装置およびその方法 | |
JP2007078689A (ja) | システムオンチップの故障診断装置及び方法と故障診断の可能なシステムオンチップ | |
TW201715245A (zh) | 半導體裝置及診斷測試方法 | |
US9111642B2 (en) | Non-volatile memory device and electronic apparatus | |
US6009028A (en) | Failure self-diagnosis device for semiconductor memory | |
JP2019057109A5 (ja) | ||
JP2007127596A (ja) | テスト回路、設計支援装置、設計支援方法、および設計支援プログラム | |
SE512916C2 (sv) | Metod och anordning för feldetektering i digitalt system | |
US20160282408A1 (en) | Integrated Circuit Including a Programmable Logic Analyzer with Enhanced and Debugging Capabilities and a Method Therefor | |
US11095778B2 (en) | Storing and outputting log for failure analysis in image forming apparatus equipped with SATA system, control method therefor, and storage medium | |
US10509754B2 (en) | Information processing apparatus, control method for information processing apparatus, and storage medium | |
US20190285696A1 (en) | Semiconductor device and failure diagnosis method | |
JP4750297B2 (ja) | 通信装置、方法、それを用いた画像形成装置、画像形成装置に接続されるユニット及び画像形成システム | |
US7379837B1 (en) | Method and system for testing integrated circuits | |
US10719117B2 (en) | Control apparatus configured to control clock signal generation, method for controlling the same, storage medium, and computer system | |
JP7251149B2 (ja) | 画像処理装置、画像処理装置の故障検知方法、及びプログラム | |
JP2010061777A (ja) | メモリテスト装置 | |
US11418384B2 (en) | Information processing apparatus and method for controlling the same | |
JP2009070124A (ja) | 半導体集積回路及び検査方法 | |
JPH08305502A (ja) | ハードディスク装置のアクセス時間測定装置およびこれを用いたハードディスク装置の診断方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6771443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |