JP4171016B2 - Lbistを使用する回路テストための方法 - Google Patents
Lbistを使用する回路テストための方法 Download PDFInfo
- Publication number
- JP4171016B2 JP4171016B2 JP2005295282A JP2005295282A JP4171016B2 JP 4171016 B2 JP4171016 B2 JP 4171016B2 JP 2005295282 A JP2005295282 A JP 2005295282A JP 2005295282 A JP2005295282 A JP 2005295282A JP 4171016 B2 JP4171016 B2 JP 4171016B2
- Authority
- JP
- Japan
- Prior art keywords
- lbist
- functional
- data
- test
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
モード TARGET_SG TARGET_HOLD_B LBIST_HOL D_B
0 1 1 0
1 0 1 0
2 1 1 1
3 0 0 0
レジスタセレクタ630はまた、バイナリモードカウンタ610の値に基づいて動作する。しかし、レジスタセレクタ630は、この値を、モードサイクルレジスタ640のレジスタの1つを選択するために使用する。選択されたレジスタは、対応するモードにおけるサイクル数を示す値を保持する。この値は、レジスタセレクタ630によってコンパレータ650に提供される。
前記LBISTコントローラは、前記LBIST回路構成の1つ以上テストサイクルを管理するように構成され、前記1つ以上テストサイクルは、
テスト中の前記デバイスの機能ロジックを通してデータを伝播することを含む、機能動作が行われる機能フェーズを開始すること、
テスト中の前記デバイスの前記機能ロジックの部分間に配設された複数の走査チェーン中へ及び外へデータを走査することを含む、走査移動動作が行われる走査移動フェーズを開始すること、
機能動作及び走査移動動作が中断されるホールドフェーズを開始すること、
を含む。
前記走査チェーンに結合され、擬似ランダムビットパターンを前記走査チェーン入力するように構成された擬似ランダムパターン発生器(PRPG)と、
前記走査チェーンに結合され、前記走査チェーンから出力されたビットパターンに対応するシグネチャデータを保存するように構成された多入力シグネチャレジスタ(MISR)と、
を更に具備する。
前記PRPG及び前記走査チェーン間に結合され、前記走査チェーンの次の1つに入力されるビットパターンの相対的なフェーズをシフトするフェーズシフタと、
前記走査チェーン及び前記MISR間に結合され、前記走査チェーンから出力された前記ビットパターンを圧縮すると共に前記圧縮されたビットパターンを前記MISRに提供するように構成されたコンパクタと、
を更に具備する。
内部に組み込まれたLBIST回路構成を有する第1のデバイスと、前記第1のデバイスはテスト中のデバイスであることと、
内部に組み込まれたLBIST回路構成を有する第2のデバイスと、前記第2のデバイスはエラーなしで動作するものとして既知であることと、
前記第1及び第2のデバイスに結合され、1つ以上のLBISTテストサイクルを実行するように前記第1及び第2のデバイスの夫々を制御するように構成された1つ以上のLBISTコントローラと、
を具備し、前記テストサイクルの夫々は、
テスト中の前記デバイスの機能ロジックを通してデータを伝播することを含む、機能動作が行われる機能フェーズと、
テスト中の前記デバイスの前記機能ロジックの部分間に配設された複数の走査チェーン中へ及び外へデータを走査することを含む、走査移動動作が行われる走査移動フェーズと、
機能動作及び走査移動動作が中断されるホールドフェーズと、
各テストサイクルの前記ホールドフェーズ中、前記第1のデバイスの前記走査チェーン外へ走査されたデータを、前記第2のデバイスの前記走査チェーン外へ走査されたデータと比較することと、
を含む。
Claims (2)
- テスト中のデバイス内のLBISTシステムの1つ以上のテストサイクルを行う工程を具備する方法であって、
前記テストサイクルの夫々は、
テスト中の前記デバイスの機能ロジックを通してデータを伝播することを含む、機能動作が行われる機能フェーズと、
テスト中の前記デバイスの前記機能ロジックの部分間に配設された複数の走査チェーン中へ及び外へデータを走査することを含む、走査移動動作が行われる走査移動フェーズと、
機能動作及び走査移動動作が中断されるホールドフェーズと、
を具備し、
各テストサイクルの前記ホールドフェーズ中、前記複数の走査チェーン外へ走査されたデータを分析する工程と、
前記分析されたデータがエラーを含むか否かを決定する工程と、
前記分析されたデータがエラーを含まない時、前記後続のテストサイクルための機能動作及び走査移動動作を再開することを決定する工程と、
前記後続のテストサイクルための機能動作及び走査移動動作を再開すると決定した時、前記LBISTシステムを再初期化することなく、前記後続のテストサイクルための機能動作及び走査移動動作を再開する工程と、
を更に具備する。 - 前記分析されたデータがエラーを含む時、前記後続のテストサイクルための機能動作及び走査移動動作を再開しないことを決定する工程を更に具備する請求項1に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/961,329 US7627798B2 (en) | 2004-10-08 | 2004-10-08 | Systems and methods for circuit testing using LBIST |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006105999A JP2006105999A (ja) | 2006-04-20 |
JP4171016B2 true JP4171016B2 (ja) | 2008-10-22 |
Family
ID=36146789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005295282A Expired - Fee Related JP4171016B2 (ja) | 2004-10-08 | 2005-10-07 | Lbistを使用する回路テストための方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7627798B2 (ja) |
JP (1) | JP4171016B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7310757B2 (en) * | 2001-10-11 | 2007-12-18 | Altera Corporation | Error detection on programmable logic resources |
US7627798B2 (en) * | 2004-10-08 | 2009-12-01 | Kabushiki Kaisha Toshiba | Systems and methods for circuit testing using LBIST |
US7620862B1 (en) * | 2005-09-08 | 2009-11-17 | Xilinx, Inc. | Method of and system for testing an integrated circuit |
US7856582B2 (en) * | 2008-04-03 | 2010-12-21 | International Business Machines Corporation | Techniques for logic built-in self-test diagnostics of integrated circuit devices |
US8612814B1 (en) * | 2010-06-14 | 2013-12-17 | Altera Corporation | Memory error detection circuitry |
US9336105B2 (en) * | 2010-09-30 | 2016-05-10 | International Business Machines Corporation | Evaluation of multiple input signature register results |
GB2519359A (en) * | 2013-10-21 | 2015-04-22 | Ibm | Electronic circuit having serial latch scan chains |
US10254342B2 (en) | 2014-11-26 | 2019-04-09 | Renesas Electronics Corporation | Semiconductor device |
US10649028B2 (en) | 2016-01-05 | 2020-05-12 | International Business Machines Corporation | Logic built in self test circuitry for use in an integrated circuit with scan chains |
US10088524B2 (en) | 2016-01-05 | 2018-10-02 | International Business Machines Corporation | Logic built in self test circuitry for use in an integrated circuit with scan chains |
US9733307B1 (en) | 2016-10-20 | 2017-08-15 | International Business Machines Corporation | Optimized chain diagnostic fail isolation |
DE102019101314A1 (de) * | 2019-01-18 | 2020-07-23 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Vorrichtung und Verfahren zur Nutzung von Komponenten eines Fahrzeugs |
KR102591340B1 (ko) * | 2019-01-22 | 2023-10-20 | 주식회사 아도반테스토 | 버퍼 메모리를 사용하여 하나 이상의 테스트 대상 디바이스를 테스트하기 위한 자동 테스트 장비, 하나 이상의 테스트 대상 디바이스의 자동 테스트를 위한 방법 및 컴퓨터 프로그램 |
IT202100007856A1 (it) * | 2021-03-30 | 2022-09-30 | St Microelectronics Srl | Architettura di test per circuiti elettronici, dispositivo e procedimento corrispondenti |
CN117093430B (zh) * | 2023-10-11 | 2024-01-26 | 飞腾信息技术有限公司 | 一种测试方法、装置、计算设备及存储介质 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4097797A (en) * | 1974-10-17 | 1978-06-27 | Burroughs Corporation | Apparatus for testing electrical circuit units such as printed circuit cards |
US4304001A (en) * | 1980-01-24 | 1981-12-01 | Forney Engineering Company | Industrial control system with interconnected remotely located computer control units |
US4654850A (en) * | 1985-01-02 | 1987-03-31 | Rodrigues John M | Tri-state in-circuit logic comparator with automatic input/output terminal discrimination |
US4680760A (en) * | 1985-08-05 | 1987-07-14 | Motorola, Inc. | Accelerated test apparatus and support logic for a content addressable memory |
US5103450A (en) * | 1989-02-08 | 1992-04-07 | Texas Instruments Incorporated | Event qualified testing protocols for integrated circuits |
JPH0387000A (ja) * | 1989-08-30 | 1991-04-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5396595A (en) * | 1992-04-24 | 1995-03-07 | Spacelabs Medical, Inc. | Method and system for compression and decompression of data |
JP3170920B2 (ja) * | 1992-12-25 | 2001-05-28 | ソニー株式会社 | エラー訂正方法及び訂正回路 |
CA2219847C (en) * | 1996-11-20 | 2000-10-03 | Logicvision, Inc. | Method and apparatus for scan testing digital circuits |
US5983380A (en) * | 1997-09-16 | 1999-11-09 | International Business Machines Corporation | Weighted random pattern built-in self-test |
US6966021B2 (en) * | 1998-06-16 | 2005-11-15 | Janusz Rajski | Method and apparatus for at-speed testing of digital circuits |
US6324485B1 (en) * | 1999-01-26 | 2001-11-27 | Newmillennia Solutions, Inc. | Application specific automated test equipment system for testing integrated circuit devices in a native environment |
US6452411B1 (en) * | 1999-03-01 | 2002-09-17 | Formfactor, Inc. | Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses |
JP4183333B2 (ja) * | 1999-03-23 | 2008-11-19 | 株式会社 沖マイクロデザイン | 半導体集積回路およびその試験方法 |
US6392910B1 (en) * | 1999-09-10 | 2002-05-21 | Sibercore Technologies, Inc. | Priority encoder with multiple match function for content addressable memories and methods for implementing the same |
US6505313B1 (en) * | 1999-12-17 | 2003-01-07 | Lsi Logic Corporation | Multi-condition BISR test mode for memories with redundancy |
JP3434762B2 (ja) * | 1999-12-27 | 2003-08-11 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路 |
US6407567B1 (en) * | 2000-06-29 | 2002-06-18 | Advanced Micro Devices | IC Device burn-in method and apparatus |
JP2002071758A (ja) * | 2000-08-29 | 2002-03-12 | Mitsubishi Electric Corp | 半導体集積回路のテスト装置 |
US6760873B1 (en) * | 2000-09-28 | 2004-07-06 | Lsi Logic Corporation | Built-in self test for speed and timing margin for a source synchronous IO interface |
US6971054B2 (en) * | 2000-11-27 | 2005-11-29 | International Business Machines Corporation | Method and system for determining repeatable yield detractors of integrated circuits |
EP1231608A1 (en) * | 2001-02-07 | 2002-08-14 | STMicroelectronics Limited | Built-in test circuit and method for an integrated circuit |
US7191373B2 (en) * | 2001-03-01 | 2007-03-13 | Syntest Technologies, Inc. | Method and apparatus for diagnosing failures in an integrated circuit using design-for-debug (DFD) techniques |
US6954887B2 (en) * | 2001-03-22 | 2005-10-11 | Syntest Technologies, Inc. | Multiple-capture DFT system for scan-based integrated circuits |
DE60206845T2 (de) * | 2001-06-20 | 2006-07-06 | Broadcom Corp., Irvine | Testsystem |
CN1605058A (zh) * | 2001-10-16 | 2005-04-06 | 捷豹逻辑股份有限公司 | 关于嵌入式字段可编程门阵列核心的接口结构 |
US6807645B2 (en) * | 2002-02-04 | 2004-10-19 | International Business Machines Corporation | Method and apparatus for implementing enhanced LBIST diagnostics of intermittent failures |
US20030188243A1 (en) * | 2002-03-29 | 2003-10-02 | Rajan Krishna B. | Method and apparatus for delay fault testing |
US7085980B2 (en) * | 2002-05-02 | 2006-08-01 | International Business Machines Corporation | Method and apparatus for determining the failing operation of a device-under-test |
JP2003332443A (ja) * | 2002-05-08 | 2003-11-21 | Toshiba Corp | 半導体集積回路とその設計支援装置およびテスト方法 |
US7222261B2 (en) * | 2002-06-19 | 2007-05-22 | Teradyne, Inc. | Automatic test equipment for design-for-test (DFT) and built-in-self-test circuitry |
DE10334801B3 (de) * | 2003-07-30 | 2005-01-27 | Infineon Technologies Ag | Halbleiterschaltung und Verfahren zum Testen, Überwachen und applikationsnahen Einstellen einer Halbleiterschaltung |
US7296249B2 (en) * | 2003-10-10 | 2007-11-13 | Thomas Hans Rinderknecht | Using constrained scan cells to test integrated circuits |
US7251757B2 (en) * | 2003-12-02 | 2007-07-31 | International Business Machines Corporation | Memory testing |
US7055077B2 (en) * | 2003-12-23 | 2006-05-30 | Kabushiki Kaisha Toshiba | Systems and methods for circuit testing |
US20050251716A1 (en) * | 2004-05-07 | 2005-11-10 | International Business Machines Corporation | Software to test a storage device connected to a high availability cluster of computers |
US7627798B2 (en) * | 2004-10-08 | 2009-12-01 | Kabushiki Kaisha Toshiba | Systems and methods for circuit testing using LBIST |
-
2004
- 2004-10-08 US US10/961,329 patent/US7627798B2/en not_active Expired - Fee Related
-
2005
- 2005-10-07 JP JP2005295282A patent/JP4171016B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7627798B2 (en) | 2009-12-01 |
US20060080585A1 (en) | 2006-04-13 |
JP2006105999A (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4171016B2 (ja) | Lbistを使用する回路テストための方法 | |
US7475311B2 (en) | Systems and methods for diagnosing rate dependent errors using LBIST | |
US7461309B2 (en) | Systems and methods for providing output data in an LBIST system having a limited number of output ports | |
US7558996B2 (en) | Systems and methods for identifying errors in LBIST testing | |
US7631237B2 (en) | Multi-test method for using compare MISR | |
US7644333B2 (en) | Restartable logic BIST controller | |
RU2579814C2 (ru) | Интегральная схема с программируемым логическим анализатором с расширенными возможностями анализа и отладки и способ | |
US6671839B1 (en) | Scan test method for providing real time identification of failing test patterns and test bist controller for use therewith | |
US7055077B2 (en) | Systems and methods for circuit testing | |
JP5591886B2 (ja) | 完全に不定値許容性であって非常に高スキャン圧縮なスキャンテストシステム及び技術 | |
US5825785A (en) | Serial input shift register built-in self test circuit for embedded circuits | |
US20070011537A1 (en) | Systems and methods for self-diagnosing LBIST | |
US6393594B1 (en) | Method and system for performing pseudo-random testing of an integrated circuit | |
JP5536297B2 (ja) | コ−デバッギング機能を支援する半導体集積回路および半導体集積回路テストシステム | |
US20120159274A1 (en) | Apparatus to facilitate built-in self-test data collection | |
US20090089636A1 (en) | Method and Apparatus for Logic Built In Self Test (LBIST) Fault Detection in Multi-Core Processors | |
JP2009527821A (ja) | データ処理システムを試験するための方法および装置 | |
US7607059B2 (en) | Systems and methods for improved scan testing fault coverage | |
JP5336692B2 (ja) | 内部アットスピード論理bistを用いた論理ブロックの自動故障試験 | |
JP2004502147A (ja) | 高性能回路をテストする方法及び装置 | |
US7308634B2 (en) | Systems and methods for LBIST testing using multiple functional subphases | |
EP3756020B1 (en) | Deterministic stellar built-in self-test | |
JP2018082169A (ja) | 自己テスト可能な集積回路装置及び集積回路を自己テストする方法 | |
US7266745B2 (en) | Programmable scan shift speed control for LBIST | |
JP2014185981A (ja) | 半導体集積回路および半導体集積回路の自己テスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080807 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |