JP2007078689A - システムオンチップの故障診断装置及び方法と故障診断の可能なシステムオンチップ - Google Patents
システムオンチップの故障診断装置及び方法と故障診断の可能なシステムオンチップ Download PDFInfo
- Publication number
- JP2007078689A JP2007078689A JP2006244606A JP2006244606A JP2007078689A JP 2007078689 A JP2007078689 A JP 2007078689A JP 2006244606 A JP2006244606 A JP 2006244606A JP 2006244606 A JP2006244606 A JP 2006244606A JP 2007078689 A JP2007078689 A JP 2007078689A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- diagnosis
- scan chains
- failure diagnosis
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】 システムオンチップの故障診断装置及び方法と故障診断の可能なシステムオンチップを提供する。
【解決手段】 システムオンチップに故障診断要求命令を入力する命令入力ユニットと、システムオンチップから故障如何を表す診断結果を受信して出力する出力ユニットと、を備え、システムオンチップは、故障診断要求命令が受信されれば、自体的に故障を診断し、診断結果を出力ユニットに出力するシステムオンチップの故障診断装置。これにより、現場または遠隔地で製品に搭載されたシステムオンチップの故障診断を容易に行える。
【選択図】 図1
【解決手段】 システムオンチップに故障診断要求命令を入力する命令入力ユニットと、システムオンチップから故障如何を表す診断結果を受信して出力する出力ユニットと、を備え、システムオンチップは、故障診断要求命令が受信されれば、自体的に故障を診断し、診断結果を出力ユニットに出力するシステムオンチップの故障診断装置。これにより、現場または遠隔地で製品に搭載されたシステムオンチップの故障診断を容易に行える。
【選択図】 図1
Description
本発明は、システムオンチップ(以下、SoCと略す)の故障診断装置及び方法に係り、より詳細には、現場または遠隔地で使われている製品に搭載されたSoCの故障診断を容易に行える故障診断装置及び方法と故障診断の可能なSoCに関する。
半導体製造工程技術の発展で高集積度の具現が可能になるにつれて色々な半導体部品、例えば、プロセッサー、メモリ、周辺装置などを一つのチップに具現したSoCが提案されている。このようなSoCは、持続的な性能向上で一つのチップに含まれる半導体部品の数が益々増加しつつあり、SoCに対する故障診断がさらに深刻な問題となっている。
これにより、BIST(ビルとインセルフテスト)構造を持つSoCが提案されたことがある。しかし、前記BIST構造は、任意の製品にSoCが搭載される前にSoCの不良如何をテストするためのものである。すなわち、BIST構造は、SoCの不良如何をテストするためにSoCの規格を考慮した多様なテスト信号を受信し、それに対するテスト結果信号を出力するようになっている。したがって、BIST構造を持つSoCの不良如何をテストするために前記テスト信号を提供し、前記テスト結果信号を分析できるテスト装備が必要である。
したがって、現場または遠隔地で使われるSoCを持つ任意の製品が故障した場合に、前記製品に搭載されたSoCがBIST構造を持っているとしても、SoCに対する故障如何を診断するために前述したBIST構造を利用したSoCの不良如何テスト技術を適用し難い。これは、前述した不良如何テスト技術を利用して製品に搭載されているSoCの故障を診断するためには、何よりもSoCの規格を考慮せねばならないためである。しかし、製品によって多様な規格を持つことがあるために、SoCを考慮したテスト信号を提供し、これに対するテスト結果信号に基づいて故障如何を診断するということは現実的に困難である。したがって、現場や遠隔地で使われる製品が故障した場合に、前記製品に搭載されたSoCの故障によるものであるかどうかを判断し難い。
なお、BISTについては特許文献1があり、電子機器の診断装置については特許文献2がある。
米国登録特許第5,983,380号明細書
特開2001−021601号公報
本発明が解決しようとする技術的課題は、現場または遠隔地で使われる製品に搭載されたSoCの故障診断が容易な故障診断装置及び方法を提供するところにある。
本発明が解決しようとする他の技術的課題は、ネットワークを通じて遠隔地で使われる製品に搭載されたSoCの故障を診断する装置及び方法を提供するところにある。
本発明が解決しようとするまた他の技術的課題は、現場または遠隔地で使われる製品に搭載され、故障診断が要求される時に自体的に故障診断の可能なSoCを提供するところにある。
前述した技術的課題を達成するために本発明は、SoCの故障診断装置において、前記SoCに故障診断要求命令を入力する命令入力ユニットと、前記SoCから故障如何を表す診断結果を受信して出力する出力ユニットとを備え、前記SoCは、前記故障診断要求命令が受信されれば、自体的に故障を診断し、前記診断結果を前記出力ユニットに出力することを特徴とするSoCの故障診断装置を提供する。
前述した技術的課題を達成するために本発明は、SoCの故障診断装置において、ネットワークを通じて前記SoCの故障診断要求命令が受信されれば、前記SoCに前記故障診断要求命令を入力し、前記SoCから故障如何を表す診断結果が受信されれば、前記ネットワークに前記診断結果を送出する送受信ユニットを備え、前記SoCは、前記故障診断要求命令が受信されれば、自体的に故障を診断し、前記診断結果を前記送受信ユニットに提供することを特徴とするSoCの故障診断装置を提供する。
前述した技術的課題を達成するために本発明は、SoCが搭載された製品で前記SoCの故障診断方法において、前記SoCに対する故障診断要求命令が印加されれば、前記SoCに前記故障診断要求命令を入力するステップと、前記SoCの故障診断区間中に、前記SoC内で前記SoC内に備わっている複数のスキャンチェーンに擬似ランダムパターンを印加するステップと、前記故障診断区間中に、前記複数のスキャンチェーンから出力される信号をモニタリングするステップと、前記モニタリングにより取得された値と所定の予測された値とを比較して前記複数のスキャンチェーンの故障如何を診断し、前記診断結果を前記SoCから出力するステップと、前記SoCから出力される診断結果を前記製品の外部に出力するステップとを含むSoCの故障診断方法を提供する。
前述した技術的課題を達成するために本発明は、故障診断の可能なSoCにおいて、SoCの故障診断区間中に、前記SoC内の前記複数のスキャンチェーンに印加する前記擬似ランダムパターンを生成する擬似ランダムパターン生成器と、前記SoCの故障診断要求命令が受信されれば、前記擬似ランダムパターン生成器をイネーブルさせ、前記複数のスキャンチェーンから出力される値を前記故障診断区間中にモニタリングして前記複数のスキャンチェーンの故障如何を診断し、前記診断結果を出力する診断プロセッサーとを備えるSoCを提供する。
本発明は、現場または遠隔地で使われる製品に搭載されたSoCの故障診断が要求されれば、SoCが自体的に故障を診断して故障如何を表す診断結果を出力することによって、SoCから出力される診断結果に基づいてSoCの故障如何を判断できて、SoCの故障により現場または遠隔地で使われる製品が故障した場合に、故障原因を容易に把握して措置できる。
以下、添付された図面を参照して本発明の望ましい実施形態を詳細に説明する。
図1は、本発明の一実施形態によるSoCの故障診断装置の機能ブロック図であって、現場で製品に搭載されたSoCの故障を直接診断する例である。図1を参照するに、前記装置は、命令入力ユニット100、SoC 110、出力ユニット120を備える。
命令入力ユニット100は、SoC 110に故障診断要求命令を入力する。このために、命令入力ユニット100は、故障診断要求専用ボタンを備えることができる。
SoC 110は、命令入力ユニット100から故障診断要求命令が受信されれば、自体的に故障を診断し、SoC 110の故障如何を表す診断結果を出力する。このために、SoC 110は、診断プロセッサー111、擬似ランダムパターン発生器112、及びスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nを備える。
診断プロセッサー111は、故障診断要求命令が受信されれば、擬似ランダムパターン生成器112をイネーブルさせ、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nから出力される値を故障診断区間中にモニタリングして、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nそれぞれの故障如何を診断し、故障如何を表す診断結果を出力する。
すなわち、診断プロセッサー111は、図2に示したような周期を持つ診断スキャンイネーブル信号を利用してスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nをイネーブルさせ、故障診断区間中に擬似ランダムパターン生成器112をイネーブルさせる。このために、診断プロセッサー111は、擬似ランダムパターン生成器112に擬似ランダムパターンイネーブル信号を提供する。図2は、図1に図示されたSoC 110内の診断プロセッサー111、擬似ランダムパターン生成器112、及びスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_n間の動作タイミング図である。図2から分かるように、前記診断スキャンイネーブル信号のアクティブ区間は、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nに備えられるフリップフロップの数に基づいた長さより長く設定される。
また、診断プロセッサー111は、図2に示したように最初に診断スキャンイネーブル信号のアクティブ区間でスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nに擬似ランダムパターンデータが入力された後、次の診断スキャンイネーブル信号のアクティブ区間で一定周期でスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nから出力される値をそれぞれ取り、それぞれ取った値とそれぞれの所定の予測された値とを比較した結果に基づいて故障如何を診断する。
すなわち、それぞれ取った値がそれぞれの所定の予測された値といずれも同一であれば、診断プロセッサー111は、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nが正常であると診断し、それぞれ取った値がそれぞれの所定の予測された値と少なくとも一つが同一でなければ、診断プロセッサー111は、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nのうち少なくとも一つが故障したと診断する。所定の予測された値は、SoC 110に定義されるスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nの規格と、発生する擬似ランダムパターンに基づいて決定された値である。前記故障診断区間は、図2に示したように、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nにスキャン入力を提供し、それに対するスキャン出力を取って故障如何を診断できる区間である。
擬似ランダムパターン生成器112は、SoC 110の故障診断区間中にSoC110内のスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nに印加する所定の擬似ランダムパターンを生成する。前記故障診断区間は、診断プロセッサー111から提供される擬似ランダムパターン生成イネーブル信号により制御される。
スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nは、所定数のフリップフロップで定義できる。例えば、1000ないし2000個のフリップフロップで定義できる。スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nは、入力される擬似ランダムパターン(図2のスキャン入力)を、システムクロック(図2のシステムクロック参照)に同期されてスキャンチェーンに連結されたフリップフロップ数ほどシフトした後にロードするデータロードステップ、テストモードを瞬間的に正常モードに転換させてスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nにローディングされたデータをキャプチャーするステップ、及びキャプチャーされた結果をシフト及びロードするステップに基づいてテストした結果を出力するように構成できる。スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nの出力(図2のスキャン出力)は、それぞれ診断プロセッサー111に伝送される。
出力ユニット120は、診断プロセッサー111から出力される故障如何を表す診断結果を出力する。出力ユニット120は、サウンド出力ユニットまたはディスプレイユニットで構成されて、診断プロセッサー111から出力される故障如何を表す診断結果を出力できる。しかし、出力ユニット120はそれに制限されない。これにより、図1に図示された故障診断装置または製品を運用する運用者は、SoC 110が故障であるかどうかを現場で直ちに判断できる。
図3は、本発明の他の実施形態によるSoCの故障診断装置の機能ブロック図であり、遠隔地で製品300に搭載されているSoC 302の故障を診断する例である。図3を参照するに、前記装置は、SoC 302を搭載した製品300、ネットワーク310及びサーバ320を備える。
製品300は、一般家庭や事務室で使われうる電子製品やそれらに制限されず、送受信ユニット301とSoC 302とを備える。送受信ユニット301は、ネットワーク310を通じてSoC 302の故障診断要求命令が受信されれば、SoC 302に故障診断要求命令を入力し、SoC 302から故障如何を表す診断結果が受信されれば、受信された診断結果をネットワーク310に送出する。送受信ユニット301は、イサーネットと接続が可能なモデムまたはインターネットと接続が可能なモデムで具現できる。
SoC 302は、図1のSoC 110と同一に構成される。したがって、SoC 302は、送受信ユニット301から故障診断要求命令が受信されれば、図1で説明したように自体的に故障を診断し、故障如何を表す診断結果を送受信ユニット301に提供する。
ネットワーク310は、イサーネットまたはインターネットで構成できるが、それに制限されない。
ホスト320は、一般的に遠隔地で製品300の性能を点検するための運用者が運用するコンピュータシステムである。製品300が故障した場合に、故障原因が製品300に搭載されたSoC 302によるものであるかを判断するために、運用者はホスト320を利用してネットワーク310を通じて故障診断要求命令を送出でき、ネットワーク310を通じて受信される診断結果を運用者が認識できるように出力できる。
図3に図示された故障診断装置の動作概念は、図4に図示された順序図を通じて容易に分かる。図4は、図3に図示された故障診断装置に基づいた動作順序図である。すなわち、ホスト320から故障診断が要求されれば(401)、送受信ユニット301は、SoC 302に故障診断要求命令を入力する(402)。これにより、SoC 302は、自体的に故障診断を行う(403)。故障診断を行った結果、SoC 302から故障如何を表す診断結果が出力されれば(404)、送受信ユニット301は、ホスト320に診断結果を送出する405。これにより、ホスト320運用者は、遠隔地で診断結果に基づいて製品300に搭載されたSoC 302の故障如何を判断できる。
図5は、図1または図3に図示されたSoC 110、302の他の機能ブロック図である。図1または図3でのSoC 110、302は、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nを備える例であるが、図5は、図1または図3でのスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nとBISTロジック回路501とを備える場合である。
BISTロジック回路501は、自体的に性能をテストできるロジック回路であって、BISTロジック回路501に対するオン(BISTON)を含む制御信号(例えば、BCLK)が入力されれば、テスト完了を表す信号(DONE)と共にテスト結果(ERRORB)を出力する。BISTロジック回路501は、一般的にメモリBISTと定義することもある。
図6は、図5に図示されたBISTロジック回路501の動作タイミング図である。図6を参照するに、BISTロジック回路501は、オン状態を制御するBISTON信号がアクティブハイで印加されれば、内部のロジック回路を自体的にテストする。テストが完了すれば、BISTロジック回路501は、テスト完了を表すDONE信号をアクティブハイで出力しつつ、テスト結果を表すERRORB(ERRORBar)を共に出力する。この時に出力されるERRORBがハイレベルであれば、診断プロセッサー502は、BISTロジック回路501が正常であると判断し、ERRORBがローレベルであれば、診断プロセッサー502は、BISTロジック回路501が故障したと判断する。
診断プロセッサー502は、図1に図示された診断プロセッサー111の機能にBISTロジック回路501に対する診断機能がさらに追加される。したがって、診断プロセッサー502は、故障診断要求命令が受信されれば、BISTロジック回路501に対するオンを含む制御信号をBISTロジック回路501に提供し、BISTロジック回路501から提供されるテスト結果信号に基づいてBISTロジック回路501の故障如何を診断し、故障如何を表す診断結果を出力する。
故障診断区間中での擬似ランダムパターン生成器112と、スキャンチェーン#1113_1ないしスキャンチェーン#n
113_nと、診断プロセッサー502との関係は、図1で説明した通りである。
113_nと、診断プロセッサー502との関係は、図1で説明した通りである。
図7は、図1または図3に図示されたSoCのさらに他の機能ブロック図である。図7は、図5のように、SoCがスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nとBISTロジック回路501とを備えつつ、SoCに対する故障診断区間と故障診断区間以外の区間で、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nとBISTロジック回路501への入力及び出力をスイッチングするためのスイッチをさらに備える。
スイッチは、マルチプレクサ(MUX#1)703_1、マルチプレクサ(MUX#2)703_2、マルチプレクサ(MUX#3)703_3及びデマルチプレクサ(DMUX#1)704_1ないしデマルチプレクサ(DMUX#n)704_nを備える。
すなわち、マルチプレクサ(MUX#1)703_1は、故障診断区間中に診断プロセッサー701により制御されて、擬似ランダムパターン生成器702から出力される擬似ランダムパターンをスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nに入力し、故障診断区間以外の区間中にSoC 700の外部から入力されるスキャン入力信号をスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nに伝送する。
マルチプレクサ(MUX#2)703_2は、故障診断区間中に診断プロセッサー701により制御されて、診断プロセッサー701から出力される診断スキャンイネーブル信号をスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nに入力し、故障診断区間以外の区間中にSoC 700の外部から入力されるスキャンイネーブル信号を、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nに伝送する。
マルチプレクサ(MUX#3)703_3は、故障診断区間中に診断プロセッサー701により制御されて診断プロセッサー701から出力されるBISTロジック回路501に対する制御信号をBISTロジック回路501に伝送し、故障診断区間以外の区間中に、SoC 700の外部から印加されるBISTロジック回路501に対する制御信号をBISTロジック回路501に伝送する。
デマルチプレクサ(DMUX#1)704_1〜デマルチプレクサ(DMUX#n)704_nは、故障診断区間中にスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nからそれぞれ出力される信号を診断プロセッサー701に伝送し、故障診断区間以外の区間中に、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nからそれぞれ出力される信号をスキャン出力としてSoC 700の外部に出力する。
前記マルチプレクサ(MUX#1)703_1は第1スイッチ、マルチプレクサ(MUX#2)703_2は第2スイッチ、マルチプレクサ(MUX#3)703_3は第3スイッチ、デマルチプレクサ(DMUX#1)704_1〜デマルチプレクサ(DMUX#n)704_nは第4スイッチ群と定義できる。
診断プロセッサー701は、擬似ランダムパターン生成器702に対するイネーブル、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nに対する診断スキャンイネーブル及び診断、BISTロジック回路501に対する制御信号入力及び診断は、図1及び図5で説明した通りであり、故障診断区間と故障診断区間以外の区間とに分けて、マルチプレクサ(MUX#1)703_1、マルチプレクサ(MUX#2)703_2、マルチプレクサ(MUX#3)703_3及びデマルチプレクサ(DMUX#1)704_1〜デマルチプレクサ(DMUX#n)704_nを制御する機能がさらに追加された。擬似ランダムパターン生成器702は、図1での擬似ランダムパターン生成器112と同様である。
図8は、本発明のさらに他の実施形態によるSoCの故障診断方法のフローチャートであり、図1に図示された故障診断装置のように、現場で製品に搭載されたSoCの故障を診断する場合である。したがって、図1及び図8を参照して図8の動作を説明すれば、次の通りである。
SoC 110が搭載された製品に備わっている入力ユニット100を利用して故障診断要求命令が印加されれば、SoC 110に故障診断要求命令を入力する(801)。これにより、SoC 110内に備わっている診断プロセッサー111は、SoC 110の故障診断区間中にSoC 110内に備わっているスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nに擬似ランダムパターンが印加されるように、擬似ランダムパターン生成器112を制御する(802)。
故障診断区間中に診断プロセッサー111は、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nから出力される信号をモニタリングし(803)、モニタリングにより取得された値と所定の予測された値とを比較してスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nの故障如何をそれぞれ診断し(804)、それぞれの診断結果をSoC 110から出力する(805)。前記診断は、図1の診断プロセッサー111で説明したように行われる。前記所定の予測された値は、図1での所定の予測された値と同一である。
前記製品に備わっている出力ユニット120は、SoC 110から出力される故障如何診断結果を製品の外部に出力して、前記製品ユーザまたは運用者がSoC 110に対する故障如何を判断できる(806)。
しかし、図8は、図3に図示された故障診断装置のように遠隔地で製品に搭載されたSoCの故障を診断する場合にも適用できる。もし、図8を遠隔地で製品に搭載されたSoCの故障を診断する場合に適用すれば、第801ステップは、ネットワーク310を通じてSoC 302の故障診断要求が受信されれば、故障診断要求命令をSoC 302に入力するように定義し、第806ステップは、SoC 302から出力される診断結果を、ネットワーク310を通じてホスト320に送出するように定義できる。
図9は、本発明のさらに他の実施形態によるSoCの故障診断方法のフローチャートである。図8は、複数のスキャンチェーンを持つSoCの故障診断方法である一方、図9は、複数のスキャンチェーンとBIST回路とを持つSoCの故障診断方法である。
したがって、図9の第901ステップ及び第905ステップは、図8の第801ステップ及び第806ステップと同一である。
第902ステップで、製品に搭載されたSoCは、故障診断区間中にSoCに備わったスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nに擬似ランダムパターンを印加し、BISTロジック回路にBISTロジック回路に対する制御信号を印加する。BISTロジック回路に対する制御信号は、図5で説明した通りである。
第903ステップで、製品に搭載されたSoCは、スキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nの出力とBISTロジック回路の出力とをそれぞれモニタリングする。
第904ステップで、製品に搭載されたSoCは、モニタリング結果に基づいてスキャンチェーン#1 113_1ないしスキャンチェーン#n 113_nとBISTロジック回路それぞれの故障如何を診断し、診断結果をSoC外部に出力する。この時、故障如何診断は、図5の診断プロセッサー502での故障如何診断と同一に行われる。第905ステップで、前記方法は、SoCから受信された故障診断結果を製品の外部に出力する。
本願発明によるSoCの故障診断方法を行うためのプログラムは、コンピュータで読み取り可能な記録媒体にコンピュータで読み取り可能なコードとして具現することができる。コンピュータで読み取り可能な記録媒体は、コンピュータシステムによって読み取られるデータが保存されるあらゆる種類の保存装置を備える。コンピュータで読み取り可能な記録媒体の例には、ROM、RAM、CD−ROM、磁気テープ、フロッピー(登録商標)ディスク、光データ保存装置などがあり、またキャリアウェーブ(例えば、インターネットを通じた伝送)の形態で具現されるものも含む。また、コンピュータで読み取り可能な記録媒体は、ネットワークに連結されたコンピュータシステムに分散されて、分散方式でコンピュータで読み取り可能なコードとして保存されて実行されうる。
これまで、本発明についてその望ましい実施形態を中心に説明した。当業者ならば、本発明が本発明の本質的な特性から逸脱しない範囲で変形された形態で具現されうることを理解できるであろう。したがって、開示された実施形態は限定的な観点ではなく説明的な観点で考慮されねばならない。本発明の範囲は、前述した説明ではなく特許請求の範囲に現れており、それと同等な範囲内にあるあらゆる差異点は、本発明に含まれていると解釈されねばならない。
本発明は、SoCを搭載した製品に適用されてSoCに対する故障を診断するところに利用できる。
100 命令入力ユニット
110 SoC
111、502 診断プロセッサー
112 擬似ランダムパターン発生器
113_1 スキャンチェーン#1
113_n スキャンチェーン#n
120 出力ユニット
501 BISTロジック回路
110 SoC
111、502 診断プロセッサー
112 擬似ランダムパターン発生器
113_1 スキャンチェーン#1
113_n スキャンチェーン#n
120 出力ユニット
501 BISTロジック回路
Claims (40)
- システムオンチップの故障診断装置において、
前記システムオンチップに故障診断要求命令を入力する命令入力ユニットと、
前記システムオンチップから故障如何を表す診断結果を受信して出力する出力ユニットとを備え、
前記システムオンチップは、前記故障診断要求命令が受信されれば、自体的に故障を診断し、前記診断結果を前記出力ユニットに出力することを特徴とするシステムオンチップの故障診断装置。 - 前記システムオンチップは、
入力される擬似ランダムパターンの結果値を出力する複数のスキャンチェーンと、
前記システムオンチップの故障診断区間中に前記システムオンチップ内の前記複数のスキャンチェーンに印加する前記擬似ランダムパターンを生成する擬似ランダムパターン生成器と、
前記故障診断要求命令が受信されれば、前記擬似ランダムパターン生成器をイネーブルさせ、前記複数のスキャンチェーンから出力される値を前記故障診断区間中にモニタリングして前記複数のスキャンチェーンの故障如何を診断し、前記診断結果を出力する診断プロセッサーとを備えることを特徴とする請求項2に記載のシステムオンチップの故障診断装置。 - 前記複数のスキャンチェーンは、所定数のフリップフロップを備え、システムクロックに同期されて前記所定数のフリップフロップにより入力される擬似ランダムパターンをシフトした結果値を出力することを特徴とする請求項2に記載のシステムオンチップの故障診断装置。
- 前記診断プロセッサーは、擬似ランダムパターンイネーブル信号を前記擬似ランダムパターン生成器に伝送して前記擬似ランダムパターン生成器をイネーブルし、診断スキャンイネーブル信号を前記複数のスキャンチェーンに伝送して前記複数のスキャンチェーンをイネーブルすることを特徴とする請求項2に記載のシステムオンチップの故障診断装置。
- 前記診断プロセッサーは、前記故障診断区間中に一定周期で前記複数のスキャンチェーンから出力される値を取り、前記取った値と所定の予測された値とを比較した結果に基づいて前記故障如何を診断することを特徴とする請求項2に記載のシステムオンチップの故障診断装置。
- 前記システムオンチップにBISTロジック回路がさらに備えられれば、
前記診断プロセッサーは、前記故障診断要求命令が受信されれば、前記BISTロジック回路に対する制御信号を前記BISTロジック回路に提供し、前記BISTロジック回路から提供されるテスト結果信号に基づいて前記BISTロジック回路の故障如何を診断し、前記診断結果を出力することを特徴とする請求項2に記載のシステムオンチップの故障診断装置。 - 前記システムオンチップは、
BISTロジック回路と、
前記故障診断要求命令を受信し、制御信号を前記BISTロジック回路に提供し、前記BISTロジック回路から提供されるテスト結果信号に基づいて前記BISTロジック回路の故障を診断し、前記診断結果を出力する診断プロセッサーとを備えることを特徴とする請求項1に記載のシステムオンチップの故障診断装置。 - 前記システムオンチップは、
前記診断プロセッサーにより制御されて前記故障診断区間中に、前記複数のスキャンチェーンに前記擬似ランダムパターンを伝送し、故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャン入力信号を複数のスキャンチェーンに伝送する第1スイッチと、
前記診断プロセッサーにより制御されて前記故障診断区間中に、前記診断プロセッサーから出力される診断スキャンイネーブル信号を複数のスキャンチェーンに伝送し、前記故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャンイネーブル信号を複数のスキャンチェーンに伝送する第2スイッチと、
前記診断プロセッサーにより制御されて前記故障診断区間中に、前記診断プロセッサーから出力される制御信号を前記BISTロジック回路に伝送し、前記故障診断区間以外の区間中に、前記システムオンチップの外部から印加される前記制御信号を前記BISTロジック回路に伝送する第3スイッチと、
前記故障診断区間中に前記複数のスキャンチェーンから出力される信号を前記診断プロセッサーに伝送し、前記故障診断区間以外の区間中に、前記複数のスキャンチェーンから出力される信号を前記システムオンチップの外部に出力する第4スイッチ群とを備え、
前記第4スイッチ群は、前記複数のスキャンチェーンと対応して提供されることを特徴とする請求項6に記載のシステムオンチップの故障診断装置。 - 前記第1ないし第3スイッチはマルチプレクサを備え、前記第4スイッチ群はデマルチプレクサグループを備えることを特徴とする請求項8に記載のシステムオンチップの故障診断装置。
- 前記システムオンチップは、
前記診断プロセッサーにより制御されて前記故障診断区間中に、前記複数のスキャンチェーンに前記擬似ランダムパターンを伝送し、故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャン入力信号を複数のスキャンチェーンに伝送する第1スイッチと、
前記診断プロセッサーにより制御されて前記故障診断区間中に、前記診断プロセッサーから出力される診断スキャンイネーブル信号を複数のスキャンチェーンに伝送し、前記故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャンイネーブル信号を複数のスキャンチェーンに伝送する第2スイッチと、
前記故障診断区間中に、前記複数のスキャンチェーンから出力される信号を前記診断プロセッサーに伝送し、前記故障診断区間以外の区間中に、前記複数のスキャンチェーンから出力される信号を前記システムオンチップの外部に出力する第3スイッチ群とを備え、
前記第3スイッチ群は、前記複数のスキャンチェーンと対応して提供されることを特徴とする請求項2に記載のシステムオンチップの故障診断装置。 - 前記第1及び第2スイッチはマルチプレクサを備え、第3スイッチ群はデマルチプレクサグループを備えることを特徴とする請求項10に記載のシステムオンチップの故障診断装置。
- システムオンチップの故障診断装置において、
ネットワークを通じて前記システムオンチップの故障診断要求命令が受信されれば、前記システムオンチップに前記故障診断要求命令を入力し、前記システムオンチップから故障如何を表す診断結果が受信されれば、前記ネットワークに前記診断結果を送出する送受信ユニットを備え、
前記システムオンチップは、前記故障診断要求命令が受信されれば、自体的に故障を診断し、前記診断結果を前記送受信ユニットに提供することを特徴とするシステムオンチップの故障診断装置。 - 前記システムオンチップは、
入力された擬似ランダムパターンの結果値を出力する複数のスキャンチェーンと、
前記システムオンチップの故障診断区間中に、前記システムオンチップ内の前記複数のスキャンチェーンに印加する前記擬似ランダムパターンを生成する擬似ランダムパターン生成器と、
前記故障診断要求命令が受信されれば、前記擬似ランダムパターン生成器をイネーブルさせ、前記複数のスキャンチェーンから出力される前記値を前記故障診断区間中にモニタリングして前記複数のスキャンチェーンの故障可否を診断し、前記診断結果を出力する診断プロセッサーとを備えることを特徴とする請求項12に記載のシステムオンチップの故障診断装置。 - 前記複数のスキャンチェーンは所定数のフリップフロップを備え、システムクロックに同期されて前記所定数のフリップフロップにより入力される擬似ランダムパターンをシフトした結果値を出力することを特徴とする請求項13に記載のシステムオンチップの故障診断装置。
- 前記診断プロセッサーは、擬似ランダムパターンイネーブル信号を前記擬似ランダムパターン生成器に伝送して前記擬似ランダムパターン生成器をイネーブルし、診断スキャンイネーブル信号を前記複数のスキャンチェーンに伝送して前記複数のスキャンチェーンをイネーブルすることを特徴とする請求項13に記載のシステムオンチップの故障診断装置。
- 前記診断プロセッサーは、前記故障診断区間中に一定周期で前記複数のスキャンチェーンから出力される値を取り、前記取った値と所定の予測された値とを比較した結果に基づいて前記故障如何を診断することを特徴とする請求項13に記載のシステムオンチップの故障診断装置。
- 前記システムオンチップにBISTロジック回路がさらに備えられれば、
前記診断プロセッサーは前記故障診断要求命令が受信されれば、前記BISTロジック回路に対する制御信号を前記BISTロジック回路に提供し、前記BISTロジック回路から提供されるテスト結果信号に基づいて前記BISTロジック回路の故障如何を診断し、前記診断結果を出力することを特徴とする請求項13に記載のシステムオンチップの故障診断装置。 - 前記システムオンチップは、
BISTロジック回路と、
前記故障診断要求命令を受信し、制御信号を前記BISTロジック回路に提供し、前記BISTロジック回路から提供されるテスト結果信号に基づいて前記BISTロジック回路の故障を診断し、前記診断結果を出力する診断プロセッサーとを備える請求項12に記載のシステムオンチップの故障診断装置。 - 前記システムオンチップは、
前記診断プロセッサーにより制御されて、前記故障診断区間中に、前記複数のスキャンチェーンに前記擬似ランダムパターンを伝送し、故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャン入力信号を複数のスキャンチェーンに伝送する第1スイッチと、
前記診断プロセッサーにより制御されて前記故障診断区間中に、前記診断プロセッサーから出力される診断スキャンイネーブル信号を複数のスキャンチェーンに伝送し、前記故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャンイネーブル信号を複数のスキャンチェーンに伝送する第2スイッチと、
前記診断プロセッサーにより制御されて、前記故障診断区間中に、前記診断プロセッサーから出力される制御信号を前記BISTロジック回路に伝送し、前記故障診断区間以外の区間中に、前記システムオンチップの外部から印加される前記制御信号を前記BISTロジック回路に伝送する第3スイッチと、
前記故障診断区間中に、前記複数のスキャンチェーンから出力される信号を前記診断プロセッサーに伝送し、前記故障診断区間以外の区間中に、前記複数のスキャンチェーンから出力される信号を前記システムオンチップの外部に出力する第4スイッチ群とを備え、
前記第4スイッチ群は、前記複数のスキャンチェーンと対応して提供されることを特徴とする請求項17に記載のシステムオンチップの故障診断装置。 - 前記第1ないし第3スイッチはマルチプレクサを備え、前記第4スイッチ群はデマルチプレクサグループを備えることを特徴とする請求項19に記載のシステムオンチップの故障診断装置。
- 前記システムオンチップは、
前記診断プロセッサーにより制御されて、前記故障診断区間中に、前記複数のスキャンチェーンに前記擬似ランダムパターンを伝送し、故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャン入力信号を複数のスキャンチェーンに伝送する第1スイッチと、
前記診断プロセッサーにより制御されて、前記故障診断区間中に、前記診断プロセッサーから出力される診断スキャンイネーブル信号を複数のスキャンチェーンに伝送し、前記故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャンイネーブル信号を複数のスキャンチェーンに伝送する第2スイッチと、
前記故障診断区間中に、前記複数のスキャンチェーンから出力される信号を前記診断プロセッサーに伝送し、前記故障診断区間以外の区間中に、前記複数のスキャンチェーンから出力される信号を前記システムオンチップの外部に出力する第3スイッチ群とを備え、
前記第3スイッチ群は、前記複数のスキャンチェーンと対応して提供されることを特徴とする請求項13に記載のシステムオンチップの故障診断装置。 - 前記第1及び第2スイッチはマルチプレクサを備え、第3スイッチ群はデマルチプレクサグループを備えることを特徴とする請求項21に記載のシステムオンチップの故障診断装置。
- システムオンチップが搭載された製品での前記システムオンチップの故障診断方法において、
前記システムオンチップに対する故障診断要求命令が印加されれば、前記システムオンチップに前記故障診断要求命令を入力するステップと、
前記システムオンチップの故障診断区間中に、前記システムオンチップ内で前記システムオンチップ内に備わっている複数のスキャンチェーンに擬似ランダムパターンを印加するステップと、
前記故障診断区間中に、前記複数のスキャンチェーンから出力される信号をモニタリングするステップと、
前記モニタリングにより取得された値と所定の予測された値とを比較して前記複数のスキャンチェーンの故障如何を診断し、前記診断結果を前記システムオンチップから出力するステップと、
前記システムオンチップから出力される診断結果を前記製品の外部に出力するステップとを含むことを特徴とするシステムオンチップの故障診断方法。 - 前記故障診断要求命令入力ステップは、ネットワークを通じて前記システムオンチップの故障診断要求が受信されれば、前記命令を前記システムオンチップに入力し、
前記製品の外部への診断結果出力ステップは、前記システムオンチップから出力される前記診断結果を前記ネットワークを通じて送出することを特徴とする請求項23に記載のシステムオンチップの故障診断方法。 - 前記システムオンチップの故障診断方法は、
前記故障診断要求命令を前記システムオンチップに伝送した後、制御信号を前記BISTロジック回路に印加するステップと、
前記BISTロジック回路から出力されるテスト結果信号を得るステップと、
前記BISTロジック回路の故障を診断して、前記システムオンチップから他の診断結果を前記製品に出力するステップと、
前記製品から前記製品の外部に前記他の診断結果を出力するステップとを含むことを特徴とする請求項23に記載のシステムオンチップの故障診断方法。 - 故障診断の可能なシステムオンチップにおいて、
入力される擬似ランダムパターンの結果値を出力する複数のスキャンチェーンと、
前記システムオンチップの故障診断区間中に、前記システムオンチップ内の前記複数のスキャンチェーンに印加する前記擬似ランダムパターンを生成する擬似ランダムパターン生成器と、
前記システムオンチップの故障診断要求命令が受信されれば、前記擬似ランダムパターン生成器をイネーブルさせ、前記複数のスキャンチェーンから出力される値を前記故障診断区間中にモニタリングして前記複数のスキャンチェーンの故障如何を診断し、前記診断結果を出力する診断プロセッサーとを備えることを特徴とするシステムオンチップ。 - 前記複数のスキャンチェーンは所定数のフリップフロップを備え、システムクロックに同期されて前記所定数のフリップフロップにより入力される擬似ランダムパターンをシフトした結果値を出力することを特徴とする請求項26に記載のシステムオンチップ。
- 前記診断プロセッサーは、擬似ランダムパターンイネーブル信号を前記擬似ランダムパターン生成器に伝送して前記擬似ランダムパターン生成器をイネーブルし、診断スキャンイネーブル信号を前記複数のスキャンチェーンに伝送して前記複数のスキャンチェーンをイネーブルすることを特徴とする請求項26に記載のシステムオンチップ。
- 前記診断プロセッサーは、前記故障診断区間中に一定周期で前記複数のスキャンチェーンから出力される値を取り、前記取った値と所定の予測された値とを比較した結果に基づいて前記故障如何を診断することを特徴とする請求項26に記載のシステムオンチップ。
- 前記システムオンチップがBISTロジック回路をさらに備えれば、
前記診断プロセッサーは前記故障診断要求命令が受信されれば、前記BISTロジック回路に対する制御信号を前記BISTロジック回路に提供し、前記BISTロジック回路から提供されるテスト結果信号に基づいて前記BISTロジック回路の故障如何を診断し、前記診断結果を出力することを特徴とする請求項26に記載のシステムオンチップ。 - 前記システムオンチップは、
前記故障診断区間中に、前記診断プロセッサーにより制御されて前記擬似ランダムパターンを前記複数のスキャンチェーンに入力し、前記故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャン入力信号を前記複数のスキャンチェーンに伝送する第1スイッチと、
前記故障診断区間中に、前記診断プロセッサーにより制御されて前記診断プロセッサーから出力される診断スキャンイネーブル信号を前記複数のスキャンチェーンに入力し、前記故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャンイネーブル信号を前記複数のスキャンチェーンに伝送する第2スイッチと、
前記故障診断区間中に、前記診断プロセッサーにより制御されて、前記診断プロセッサーから出力されるBISTロジック回路に対する制御信号を前記BISTロジック回路に伝送し、前記故障診断区間以外の区間中に、前記システムオンチップの外部から印加されるBISTロジック回路に対する制御信号を前記BISTロジック回路に伝送する第3スイッチと、
前記故障診断区間中に、前記複数のスキャンチェーンからそれぞれ出力される信号を前記診断プロセッサーに伝送し、前記故障診断区間以外の区間中に、前記複数のスキャンチェーンからそれぞれ出力される信号を前記システムオンチップの外部に出力する第4スイッチ群とをさらに備え、
前記第4スイッチ群は、前記複数のスキャンチェーンとそれぞれ対応して提供されることを特徴とする請求項30に記載のシステムオンチップ。 - 前記第1ないし第3スイッチはマルチプレクサを備え、前記第4スイッチ群はデマルチプレクサグループを備えることを特徴とする請求項31に記載のシステムオンチップ。
- 前記システムオンチップは、
前記診断プロセッサーにより制御されて、前記故障診断区間中に、前記複数のスキャンチェーンに前記擬似ランダムパターンを伝送し、故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャン入力信号を複数のスキャンチェーンに伝送する第1スイッチと、
前記診断プロセッサーにより制御されて、前記故障診断区間中に、前記診断プロセッサーから出力される診断スキャンイネーブル信号を複数のスキャンチェーンに伝送し、前記故障診断区間以外の区間中に、前記システムオンチップの外部から入力されるスキャンイネーブル信号を複数のスキャンチェーンに伝送する第2スイッチと、
前記故障診断区間中に、前記複数のスキャンチェーンから出力される信号を前記診断プロセッサーに伝送し、前記故障診断区間以外の区間中に、前記複数のスキャンチェーンから出力される信号を前記システムオンチップの外部に出力する第3スイッチ群とを備え、
前記第3スイッチ群は、前記複数のスキャンチェーンと対応して提供されることを特徴とする請求項26に記載のシステムオンチップ。 - 前記第1及び第2スイッチはマルチプレクサを備え、第3スイッチ群はデマルチプレクサグループを備えることを特徴とする請求項33に記載のシステムオンチップ。
- コンピュータにより具現される請求項23に記載の方法によりコーディングされたことを特徴とするコンピュータで読み取り可能な記録媒体。
- 電子製品において、
前記電子製品の内部に装着されて故障診断要求命令を受信して自ら故障を診断し、診断結果を出力するシステムオンチップと、
前記故障診断要求命令を前記システムオンチップに入力して、診断結果を前記電子製品の外部に出力する故障診断装置とを備えることを特徴とする電子製品。 - 前記故障診断装置は、
前記故障診断要求命令を前記システムオンチップに入力する命令入力部と、
前記システムオンチップから診断結果を受信して、前記診断結果を前記電子製品の外部に出力する出力部とを備えることを特徴とする請求項36に記載の電子製品。 - 前記故障診断装置は、
ネットワークを通じて前記システムオンチップの前記故障診断要求命令を受信し、前記故障診断要求命令を前記システムオンチップに伝送し、前記システムオンチップから前記診断結果を受信し、前記ネットワークに前記診断結果を送信する送受信部を備えることを特徴とする請求項36に記載の電子製品。 - 前記システムオンチップは、
入力される擬似ランダムパターンの結果値を出力する複数のスキャンチェーンと、
故障診断区間中に、前記システムオンチップの前記複数のスキャンチェーンに印加する前記擬似ランダムパターンを生成する擬似ランダムパターン生成器と、
前記故障診断要求命令を受信し、前記擬似ランダムパターン生成器をイネーブルし、前記複数のスキャンチェーンから出力される値をモニタリングし、前記複数のスキャンチェーンの故障を診断し、前記診断結果を出力する診断プロセッサーとを備えることを特徴とする請求項36に記載の電子製品。 - 前記システムオンチップは、
BISTロジック回路をさらに備え、
前記診断プロセッサーは前記故障診断要求命令を受信し、前記BISTロジック回路に制御信号を提供し、前記BISTロジック回路から提供されるテスト結果信号に基づいて前記BISTロジック回路の故障を診断し、前記診断結果を出力することを特徴とする請求項39に記載の電子製品。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050084424A KR100727975B1 (ko) | 2005-09-10 | 2005-09-10 | 시스템 온 칩의 고장 진단 장치 및 방법과 고장 진단이가능한 시스템 온 칩 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007078689A true JP2007078689A (ja) | 2007-03-29 |
Family
ID=37651164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006244606A Pending JP2007078689A (ja) | 2005-09-10 | 2006-09-08 | システムオンチップの故障診断装置及び方法と故障診断の可能なシステムオンチップ |
Country Status (6)
Country | Link |
---|---|
US (1) | US20070061621A1 (ja) |
EP (1) | EP1762856A1 (ja) |
JP (1) | JP2007078689A (ja) |
KR (1) | KR100727975B1 (ja) |
CN (1) | CN1928573A (ja) |
TW (1) | TW200712524A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8458540B2 (en) | 2009-12-24 | 2013-06-04 | Fujitsu Semiconductor Limited | Integrated circuit and diagnosis circuit |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2009011028A1 (ja) * | 2007-07-17 | 2010-09-09 | 株式会社アドバンテスト | 電子デバイス、ホスト装置、通信システム、およびプログラム |
KR20110071254A (ko) | 2009-12-21 | 2011-06-29 | 삼성전자주식회사 | 시스템온칩 테스트 장치 및 이를 포함하는 시스템온칩 |
KR101603287B1 (ko) | 2010-05-17 | 2016-03-14 | 삼성전자주식회사 | 시스템 온 칩 및 그것의 동작 방법 |
CN102508065A (zh) * | 2011-10-28 | 2012-06-20 | 中联重科股份有限公司 | 电气故障诊断方法、系统及工程机械 |
CN103675641B (zh) * | 2013-12-23 | 2016-04-27 | 龙芯中科技术有限公司 | 芯片故障定位方法、装置及系统 |
CN105974299B (zh) * | 2016-05-30 | 2019-08-09 | 珠海市一微半导体有限公司 | 芯片测试控制电路及其方法 |
US10359471B2 (en) * | 2016-06-09 | 2019-07-23 | International Business Machines Corporation | Implementing decreased scan data interdependence for compressed patterns in on product multiple input signature register (OPMISR) through scan skewing |
CN108154230B (zh) * | 2016-12-05 | 2020-09-01 | 赛灵思公司 | 深度学习处理器的监控方法和监控装置 |
CN106814306A (zh) * | 2016-12-23 | 2017-06-09 | 深圳市紫光同创电子有限公司 | 一种iol测试验证方法和装置 |
US11408934B2 (en) * | 2017-12-22 | 2022-08-09 | Nvidia Corporation | In system test of chips in functional systems |
KR102453710B1 (ko) | 2018-02-12 | 2022-10-11 | 삼성전자주식회사 | 반도체 장치 |
KR20220094480A (ko) | 2020-12-29 | 2022-07-06 | 에스케이하이닉스 주식회사 | I/o 인터페이스 회로의 옵션 설정을 위한 반도체 장치 |
CN113238535B (zh) * | 2021-06-03 | 2022-02-11 | 中国核动力研究设计院 | 一种核安全级dcs模拟量输入模块故障诊断方法及系统 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5694399A (en) * | 1996-04-10 | 1997-12-02 | Xilinix, Inc. | Processing unit for generating signals for communication with a test access port |
US5983380A (en) * | 1997-09-16 | 1999-11-09 | International Business Machines Corporation | Weighted random pattern built-in self-test |
KR20000044680A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 셀프테스트회로를 내장한 반도체 메모리장치 |
US6684358B1 (en) * | 1999-11-23 | 2004-01-27 | Janusz Rajski | Decompressor/PRPG for applying pseudo-random and deterministic test patterns |
US7168032B2 (en) * | 2000-12-15 | 2007-01-23 | Intel Corporation | Data synchronization for a test access port |
US6728916B2 (en) | 2001-05-23 | 2004-04-27 | International Business Machines Corporation | Hierarchical built-in self-test for system-on-chip design |
JP4846128B2 (ja) * | 2001-07-12 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそのテスト方法 |
EP1629289A4 (en) * | 2003-05-22 | 2006-06-14 | Teseda Corp | TEST APPARATUS ARCHITECTURE FOR TESTING INTEGRATED SEMICONDUCTOR CIRCUITS |
KR20050055870A (ko) * | 2003-12-09 | 2005-06-14 | 엘지전자 주식회사 | 제이텍을 이용한 원격 다운로딩 장치 및 그 방법 |
DE602005015422D1 (de) * | 2004-02-17 | 2009-08-27 | Inst Nat Polytech Grenoble | Integrierter schaltungschip mit kommunikationsmitteln, wodurch eine fernbedienung von testmitteln von ip-kernen der integrierten schaltung möglich wird |
KR100594257B1 (ko) * | 2004-02-26 | 2006-06-30 | 삼성전자주식회사 | 내장형 셀프 테스트 회로를 가지는 soc 및 그 셀프테스트 방법 |
US7181663B2 (en) * | 2004-03-01 | 2007-02-20 | Verigy Pte, Ltd. | Wireless no-touch testing of integrated circuits |
KR100641706B1 (ko) * | 2004-11-03 | 2006-11-03 | 주식회사 하이닉스반도체 | 온칩 셀프 테스트 회로 및 신호 왜곡 셀프 테스트 방법 |
KR100683436B1 (ko) * | 2004-08-25 | 2007-02-20 | 숭실대학교산학협력단 | 메모리 자체 테스트 회로 생성기 |
-
2005
- 2005-09-10 KR KR1020050084424A patent/KR100727975B1/ko not_active IP Right Cessation
-
2006
- 2006-08-30 US US11/512,375 patent/US20070061621A1/en not_active Abandoned
- 2006-09-04 TW TW095132530A patent/TW200712524A/zh unknown
- 2006-09-05 EP EP06120122A patent/EP1762856A1/en not_active Withdrawn
- 2006-09-08 JP JP2006244606A patent/JP2007078689A/ja active Pending
- 2006-09-11 CN CNA2006101516501A patent/CN1928573A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8458540B2 (en) | 2009-12-24 | 2013-06-04 | Fujitsu Semiconductor Limited | Integrated circuit and diagnosis circuit |
Also Published As
Publication number | Publication date |
---|---|
CN1928573A (zh) | 2007-03-14 |
EP1762856A1 (en) | 2007-03-14 |
KR100727975B1 (ko) | 2007-06-14 |
KR20070029528A (ko) | 2007-03-14 |
TW200712524A (en) | 2007-04-01 |
US20070061621A1 (en) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100727975B1 (ko) | 시스템 온 칩의 고장 진단 장치 및 방법과 고장 진단이가능한 시스템 온 칩 | |
JP4856429B2 (ja) | バス検査のためのオンチップ回路 | |
US7778159B2 (en) | High-integrity self-test in a network having a braided-ring topology | |
JP4941868B2 (ja) | 半導体装置、並びに半導体装置の設計方法、設計装置、および故障検出方法 | |
KR20080098609A (ko) | 데이터 처리 시스템을 테스트하기 위한 방법 및 장치 | |
JP2008250594A (ja) | 装置診断方法および装置診断用モジュールならびに装置診断用モジュールを実装した装置 | |
JPH0548494B2 (ja) | ||
JP5032395B2 (ja) | テスト条件の生成方法およびテスト条件生成装置 | |
JP2007264995A (ja) | リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法 | |
US8413036B2 (en) | Pseudorandom binary sequence checker with control circuitry for end-of-test check | |
Abelein et al. | Non-intrusive integration of advanced diagnosis features in automotive E/E-architectures | |
JP2010091482A (ja) | 半導体集積回路装置及びその遅延故障テスト方法 | |
JP4842876B2 (ja) | 故障診断装置及び故障診断方法 | |
JPH09135258A (ja) | テスト情報検査方法及び伝送誤り検出装置 | |
JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
US7844875B2 (en) | Programmable test clock generation responsive to clock signal characterization | |
US20190285696A1 (en) | Semiconductor device and failure diagnosis method | |
JP4705886B2 (ja) | 回路基板の診断方法、回路基板およびcpuユニット | |
JP2004101203A (ja) | ロジックlsiの不良解析システム及び不良解析方法 | |
JPH1164450A (ja) | 半導体試験装置 | |
JP2004093198A (ja) | 自己診断機能を有する電子装置 | |
JP2011170731A (ja) | インタフェース試験装置及びインタフェース試験方法 | |
JP2007304808A (ja) | 半導体集積回路装置及びデータ転送障害解析方法 | |
JPH1040126A (ja) | 回路データ用モニタ装置 | |
KR20080022762A (ko) | 자동차용 asic의 자가 진단 장치 |