JPH09135258A - テスト情報検査方法及び伝送誤り検出装置 - Google Patents

テスト情報検査方法及び伝送誤り検出装置

Info

Publication number
JPH09135258A
JPH09135258A JP8293169A JP29316996A JPH09135258A JP H09135258 A JPH09135258 A JP H09135258A JP 8293169 A JP8293169 A JP 8293169A JP 29316996 A JP29316996 A JP 29316996A JP H09135258 A JPH09135258 A JP H09135258A
Authority
JP
Japan
Prior art keywords
test
check code
information
circuit board
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8293169A
Other languages
English (en)
Inventor
Wuudiann Ke
ケ ウッディアン
Duy K Le
ケー．ル デュイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LE-SENTO TECHNOL Inc
Nokia of America Corp
Original Assignee
LE-SENTO TECHNOL Inc
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LE-SENTO TECHNOL Inc, Lucent Technologies Inc filed Critical LE-SENTO TECHNOL Inc
Publication of JPH09135258A publication Critical patent/JPH09135258A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566—Comparators; Diagnosing the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Small-Scale Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】 ネットワークで結ばれたシステムにおいて１
１４９.１バックプレインテストバス上の伝送誤りを検
査する。 【解決手段】 本発明のテスト情報検査方法及び伝送誤
り検出装置は、テストマスター１４及び回路ボード１２
の双方がこのボードによって送受信する各情報ブロック
に対する検査符号を計算することにより、回路ボード及
びテストマスターの間を１１４９.１バックプレインテ
ストバス２０を渡って送信されるテスト情報の検査を行
う。境界走査のアクティブ状態ではない間隔の間に、テ
ストマスターは、回路ボード１２において作られた検査
符号を獲得し、これらをテストマスターにより生成され
た対応する符号と比較する。テストマスター及び回路ボ
ードにより生成された符号の相違は、伝送誤りを意味す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、テストマスターと
テストされる（被検査用）ボードの間のバックプレイン
テストバスを介して送信されるテスト情報の整合性を検
査する技術に関する。
【０００２】
【従来の技術】多くの電子製品メーカは、ＩＥＥＥの刊
行物「テストアクセスポート（ＴＡＰ）と境界走査アー
キテクチャ：Test Access Port (TAP) and Boundary Sc
an Architecture」で記述してあるＩＥＥＥ１１４９.１
標準で明らかにされている境界走査テスト技術を使って
日常回路ボードをテストしている。境界走査テストを行
うために、各回路ボードは、境界走査テストアーキテク
チャを有しなくてはならない。特に、各ボードは、各デ
バイスの動作に対応する値を格納するための、連続的な
連鎖で結合する１つあるいは複数の境界走査セルを有す
る、少なくとも１つ、好ましくは複数のデバイスを有し
なくてはならない。加えて、各境界走査デバイスは、上
述のＩＥＥＥ刊行物で記述してあるアーキテクチャのテ
ストアクセスポート（ＴＡＰ：Test Access Port）コン
トローラを有しなくてはならない。
【０００３】各ＴＡＰコントローラは、外部テストシス
テムから供給されるテストモード選択（ＴＭＳ：Test M
ode Select）信号とテストクロック（ＴＣＫ：Test Clo
ck）信号に従って、対応するデバイスのテストプロセス
を管理する。テストのまず最初においては、各ＴＡＰコ
ントローラは、そのテストデータ入力（ＴＤＩ：TestDa
ta Input）を経由してテストビット列を境界走査セルの
連鎖へとシフトし、そしてその列を用いる。回路ボード
が正確に動作していれば、 境界走査セルにおいてラッ
チされた論理値は所定の値を仮定する。もし回路ボード
に故障があるならば、１以上の境界走査セルにおいてラ
ッチされた論理値は、それらの対応する所定の値と相違
する。このような相違を検出するために、外部テストシ
ステムは、故障がないボードに対しての幾つかの予め計
算された値と比較するために境界走査セルからビットを
シフトアウトする。シフトアウトされたビットと予め計
算された値との間のいかなる相違は、回路ボードにおけ
る欠陥の可能性を表す。
【０００４】以前は、境界走査テストは、対応するボー
ドのテストを管理するための個別のテストコントローラ
を必要とした。しかし、現在は、幾つかの製造業者によ
り、ＩＥＥＥ１１４９.１標準に従うＴＤＩ、ＴＭＳ、
ＴＤＯ及びＴＣＫの別々の線路を有する境界走査テスト
バスによって、単一のシステムテストコントローラ（即
ち、テストマスター）に個々の回路ボードを接続するた
めのスレーブモジュールが開発されている。この理由の
ために、境界走査テストバスを「１１４９.１バックプ
レインテストバス」として以下において呼ぶ。この方法
で境界走査テストを行うために、テストマスターは１１
４９.１バックプレインテストバス上の位置にボードの
アドレスを対応することによってテストされる個々のボ
ードを最初に選択する。対応するアドレスを有するボー
ドはテストマスターに応答し、これに対しテストマスタ
ーはＩＥＥＥ１１４９.１プロトコルを使って、その対
応するボードへとテスト情報を供給し、その対応するボ
ードからテスト応答を受け取る。
【０００５】上述のネットワークを用いる境界走査テス
トの方法は、伝送誤りを検出するメカニズムをなんら有
していないことによって損傷を受けている。実際に、テ
ストマスターから個々ボードまでの信号を運ぶバックプ
レインテストバスにおいて伝送情報の誤りを起こす電気
雑音が生じ、悩まされている。このような伝送誤りはテ
スト結果へ悪い影響を与えるだけではなく、ネットワー
ク内のデバイスに損傷を与えてしまう。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、ネットワークで結ばれたシステムにおいて１１４
９.１バックプレインテストバス上の伝送誤りを検査す
る技術を提供することである。
【０００７】
【課題を解決するための手段】本発明に従うと、テスト
マスター及び少なくとも１つのアクティブ間隔の間にテ
ストされる少なくとも１つの回路ボードの間の１１４
９.１バックプレインテストバスを介して送信されるテ
スト情報の整合性を検査する方法が提供される。バス上
のテスト情報を検査するために、テストマスターと回路
ボードはそれぞれ、相手側による受け取りのために１１
４９.１バックプレインテストバスを介して情報を送信
した後に送信側検査符号を生成する。さらに、テストマ
スターと回路ボード両方はまた、１１４９.１バックプ
レインテストバスからそれぞれが相手側によって受け取
った情報に対応する受信側検査符号を生成する。この送
信側及び受信側検査符号は、それぞれが１１４９.１バ
ックプレインテストバス上で渡される対応する情報に従
って生成され、またエラー検査に用いられるので、パリ
ティコードに類似する。テストマスターと回路ボードの
間でテスト情報が渡されるアクティブ間隔ではない間隔
の間に、そのテストマスターは回路ボードによって生成
された送信側及び受信側検査符号を獲得する。その後、
テストマスターは被検査回路基板から獲得した送信側及
び受信側検査符号を、テストマスターによって生成され
た受信側及び送信側符号と比較する。
【０００８】もし誤りがなければ、送信された特定の情
報ブロックに対してのテストマスターによって生成され
た送信側検査符号は、テストマスターからの情報の受け
取りの際に、回路ボードによって生成された受信側検査
符号と一致する。同じく、テストマスターによって生成
された受信側検査符号は、回路ボードによる情報ブロッ
クの受け取りの際に、被検査回路ボードから獲得した送
信側検査符号と一致する。送信側符号及び受信側符号が
対応する受信側及び送信側符号とそれぞれ一致しない度
合いは、送信され、受信された情報が一致しない程度を
示す。
【０００９】上述の検査技術は、伝送誤りが検出された
ときにテスト情報送信を中断するように、テストマスタ
ーと各回路ボードの間をテスト情報を送信するように実
装することが好ましい。さらなるデータ伝送の前に１１
４９.１バックプレインテストバスのテストバスの整合
性を検査することによって、システムに損害を与える伝
送誤りが避けることができる。
【００１０】
【発明の実施の形態】図１は、従来技術の境界走査テス
トネットワーク１０を示し、これは、前記ＩＥＥＥ刊行
物「テストアクセスポート（ＴＡＰ）と境界走査アーキ
テクチャ」で記述されている境界走査技術を使ってテス
トマスター１４によって逐次テストされる少なくとも１
つ、好ましくは複数の回路ボード１２1〜１２n（ｎは整
数）からなる。テストマスター１４は、各ボードへテス
ト情報を送信するため、及びこれらからテスト応答を集
めるために、典型的にはマイクロプロセッサー及びこれ
に対応するメモリであるシステムテストコントローラ１
６を有する。テストマスター１４はまた、ＩＥＥＥ１１
４９.１標準で特定される境界走査プロトコルに従っ
て、システムテストコントローラ１６によって生成され
るテスト情報、及びこのテストコントローラに供給され
るテスト応答をフォーマットを変えるテストバスコント
ローラ１８を有する。実際は、テストバスコントローラ
１８は、ＡＴ＆Ｔマイクロエレクトロニクス社（AT&T M
icroelectronics：米国ニュージャージー州バークレー
ハイツ）から得られる境界走査マスターコントローラ集
積回路からなることが好ましいが、他の半導体製造業者
によって生産された他のタイプの境界走査コントローラ
でもよい。
【００１１】４つの別々のＴＭＳ、ＴＣＫ、ＴＤＩ及び
ＴＤＯ（及び随意にテストリセット（ＴＲＳＴバー）線
路も）信号線路からなる１１４９.１テストバス２０
は、テストマスター１４内のテストバスコントローラ１
８を各回路ボード内のスレーブインタフェース２２に結
合して、各ボード及びテストマスターの間をテスト情報
が通信することを可能にする。スレーブインタフェース
２２は典型的には、テキサス・インスツルメンツ社（Te
xas Instruments）のアドレス可能走査ポート２５（Ａ
ＳＰ）又はナショナル・セミコンダクター社（National
Semiconductor）のＳＣＡＮブリッジからなり、それぞ
れは対応する回路ボード上の境界走査テスト構造２４の
１１４９.１バックプレインテストバス２０へのインタ
フェースとして機能することができる。
【００１２】ネットワーク１０の一部をなす各回路ボー
ドは、以下の方法で境界走査テストを行う。テストのま
ず最初には、システムテストコントローラ１６は、選択
するボードに固有なアドレスを生成することによってテ
ストをするために、回路ボード１２1〜１２nの所望する
１つを選択する。テストバスコントローラ１８は、通信
プロトコルへとアドレスのフォーマットを変え、次にそ
のフォーマットを変えられたアドレスを１１４９.１バ
ックプレインテストバス２０上の位置に対応させる。各
回路ボード１２1〜１２nに対応するスレーブインタフェ
ース２２は、そのアドレスを受け取る。ここでは、正し
いアドレスを含むスレーブインタフェース２２のみが応
答する。回路ボード１２1〜１２nの選択された１つが応
答すると、テストマスター１４は選択されたボードの境
界走査テストを開始する。そのために、テストマスター
１４は、１１４９.１バックプレインテストバス２０の
ＴＤＩ線路経由で、選択回路ボードにテストデータ及び
命令（テスト情報）を供給する。また、テストマスター
１４は、１１４９.１バックプレインテストバス２０の
ＴＤＯ線路経由で選択回路ボードから応答を受け取る。
【００１３】テスト情報がテストマスター１４と選択回
路ボード１２1〜１２nの１つの間を渡される際に、幾ら
かの情報は様々な理由のために誤りが発生してしまう。
このような誤りが発生した情報は、テストの正確さに悪
い影響を与えるだけではなく、ネットワーク１０内の１
以上の要素に損害を与えてしまう。
【００１４】図２は、本発明に従って１１４９.１バッ
クプレインテストバス２０を通るテスト情報を検査する
ためにネットワーク１０を変更した図を示す。本発明に
従ってテスト情報検査を達成するために、各回路ボード
１２1〜１２nは、伝送誤り検出ロジック（ＴＥＤＬ：Tr
ansmission Error Detection Logic）２６を有する。こ
れは、前記ＩＥＥＥ刊行物で記述してある方法で構成す
るＴＡＰコントローラ２８によって制御される。ＴＥＤ
Ｌ２６は、後に図６とともに詳細に論じるが、対応する
回路ボード１２1〜１２nの１つによって受け取られる各
テスト情報ブロックに対して検査符号を生成する。さら
に、各ボード上のＴＥＤＬ２６はまた、１１４９.１バ
ックプレインテストバス２０を介して回路ボードからテ
ストマスター１４へと送信された情報（即ち、テスト応
答）の各ブロックに対する検査符号を生成する。テスト
マスターから送信し、テストマスターによって受け取る
各情報ブロックの検査符号を生成するために、ＴＥＤＬ
２６に類似するメカニズム（図示せず）がテストマスタ
ー１４内にもある。
【００１５】各検査符号は誤り検査に使われ、これは、
対応する情報ブロックに対応するパリティを計算するこ
とによって得られるが、対応する情報ブロックそれぞれ
に対応するパリティを計算することによって各検査符号
を確立するよりもむしろ、対応する情報ブロックに対し
て巡回冗長検査（ＣＲＣ）又はチェックサムの方法で計
算することによって検査符号を確立する方法の方がよい
ことが多い。各検査符号を確立するために他のタイプの
エラー検査スキームを用いることもできる。簡明さのた
めに、１１４９.１バックプレインテストバス２０を介
しての各デバイスによる他のデバイスへの情報ブロック
の送信に続いてテストマスター１４及びＴＥＤＬ２６に
よって生成された検査符号は、「送信側検査符号（send
er checkcode）」と呼ぶ。逆に、他方が送信することに
よるテスト情報のブロックの受け取りの際によってテス
トマスター１４及び各ボードのＴＥＤＬ２６によって生
成された検査符号は、「受信側テスト符号（receiver t
est code）」と呼ぶ。
【００１６】図３には、検査符号を生成する前述のプロ
セスの例が示してある。テストの間には、テストマスタ
ー１４は、１１４９.１バックプレインテストバス２０
を介しての対応するスレーブ２２による受け取りのため
にそのＴＤＯにインストリームテストデータ、即ちテス
ト命令を生成する。その後に、テストマスター１４は、
送ったばかりのテスト情報（データ／命令）に対応する
送信側検査符号を生成する。このテスト情報の受け取り
の際に、このときに信号を受信したスレーブ２２に対応
するＴＥＤＬ（図示せず）は、送信側検査符号の生成と
同じ方法で受信側検査符号を生成する。スレーブ２２で
受け取ったテスト情報が元の送信テスト情報に対応すれ
ば、受信側検査符号は送信側検査符号と一致することに
なる。送信及び受信テストデータの間のいかなる相違
は、送信側及び受信側検査符号の間の相違を生じさせ
る。
【００１７】テストマスター１４からのテスト情報の受
け取りに続いて、スレーブ２２は、テストマスター１４
による受け取りのためにテスト情報を走査する。走査さ
れたテスト情報の送信の際に、スレーブ２２は、テスト
マスターが送信側検査符号を計算した方法と全く同じ方
法で送信データに対する送信側検査符号を計算する。テ
ストマスター１４が走査されたテスト情報を受け取った
後に、テストマスターはスレーブ２２と全く同じ方法で
受信情報に対する受信側検査符号を計算する。スレーブ
２２によって生成された送信側検査符号、及びテストマ
スター１４によって生成された受信側検査符号の間のい
かなる相違でも、データ伝送における誤りを意味してし
まう。
【００１８】図３から理解できるように、テストマスタ
ー１４は通常、テスト情報の送信の前にスレーブ２２に
ＴＭＳ信号を送信する。テストマスター１４から送信さ
れたＴＭＳ信号の整合性がそれと対応する送信側及び受
信側検査符号を計算することによって検査できるが、テ
ストデータや命令を検査するために上述の検査スキーム
と比較して扱わなくてはならない若干の複合した要素が
ある。
【００１９】伝送誤りを検出するために、テストマスタ
ー１４は、送信側及び受信側検査符号を比較してそれら
の間のいかなる相違をも検出する。従って、テストマス
ター１４は、各回路ボード１２1〜１２nのＴＥＤＬ２６
によって生成された受信側及び送信側検査符号を獲得し
なくてはならない。各回路ボードからテストマスター１
４へと送信側及び受信側検査符号を送信するための図１
及び２の１１４９.１バックプレインテストバス２０の
中の別の線路の必要性をなくすために、１１４９.１バ
ックプレインテストバス２０のＴＤＯ線路をこの用途の
ために使う。従来の境界走査テストへの影響を最小限に
抑えるために、境界走査テストプロセスの安定状態の間
に各ボードからテストマスター１４へと検査符号を効果
的に通信できる。ＩＥＥＥ１１４９.１標準で実現さ
れ、前記ＩＥＥＥ刊行物で記述されている境界走査テス
ト技術は、テストシステムコントローラ１８の制御の下
でテスト命令又はデータが回路ボード１２1〜１２n及び
テストマスター１４（両方とも図１）の間を通過しない
４つの状態を有する。この４つの安定状態は、ポーズ-
ＤＲ、ポーズ-ＩＲ、ランテスト／アイドル及びテスト
ロジックリセット状態である。図１及び２のテストマス
ター１４が各回路ボードから検査符号を獲得するのは、
これらの４つの安定状態のうち１つの間である。
【００２０】検査符号を通信する方法をより良く理解す
るために、境界走査テストに対応する状態シーケンスを
示す部分タイミング図を示す図４を用いて説明する。シ
フト-ＤＲ及びシフト-ＩＲ状態へ入る際には、各回路ボ
ードはそれぞれ、テスト情報を受け取り、テスト情報を
送信する。これらの間隔の間に回路に非テスト情報を送
信すること又はテスト情報をシフトアウトするいかなる
試みも回路ボードのテストを妨害する。
【００２１】シフト-ＤＲ状態（又はシフト-ＩＲ状態）
が終わると、ポーズ-ＩＲ（又はポーズ-ＤＲ）状態が始
まる。送信側検査符号が標準的な境界走査テストプロセ
スといかなる干渉をも避けるためにバスを移動する時間
は、ポーズ-ＩＲ又はポーズ-ＤＲ状態のうちいずれかの
間（又はランテスト／アイドル又はテスト-ロジックリ
セット状態のいずれかの間）である。幾つかの場合で
は、全ての送信側検査符号を、データの各ブロックに対
する対応する受信側検査符号と比較することは望まし
い。このために、図２のテストマスター１４及びＴＥＤ
Ｌ２６の両方は、検査符号が図４で示した特定の間隔で
１１４９.１バックプレインテストバス２０を移動する
ために、図６に関連して下に論じる方法で構成すること
ができる。各受信検査符号が、テストマスター１４によ
って生成された対応する送信側検査符号と一致してから
のみ、テストマスターはテスト情報の次のブロックを送
信する。
【００２２】テスト情報検査に関連する諸経費を減らす
ために、テストマスター１４による要求の際のみに検査
符号を各回路ボードから送ることが望ましい場合も多
い。図５を参照すると、このようなスキームにおいて
は、図１のテストマスター１４は、４つの安定した境界
走査状態のうちの１つの始めの以下において「検査符号
アドレスフレーム」と呼ぶ間隔の間に図１の１１４９.
１バックプレインテストバス２０上で所望の検査符号の
アドレスを送信する。検査符号アドレスフレームに続い
て、回路ボード１２1〜１２nの選択された１つが次のフ
レームの間に、対応する検査符号に応答する。
【００２３】図６には、図２に関連して手短かに論じた
ＴＥＤＬ２６のブロック略図が示してある。図６のＴＥ
ＤＬ２６は、１１４９.１バックプレインテストバス２
０のＴＤＩ、ＴＤＯ、ＴＣＫ及びＴＭＳ線路に結合し、
そこから信号を受信するＴＡＰコントローラ２８を有す
る。このＴＡＰコントローラ２８は、ＴＥＤＬ２６の有
限状態機械（ＦＳＭ：Finite State Machine）３０の動
作を制御する制御ビットを生成する。このＦＳＭマシン
３０は、１１４９.２バス２０上の信号をモニターする
こと、及び制御のために相応に変化するコマンド信号の
セットを生成することによって、境界走査テストプロセ
スの様々な状態をモニター、即ち追跡する。
【００２４】ＦＳＭ３０からのコマンド信号によって制
御される要素として、線形フィードバックシフトレジス
タ（ＬＦＳＲ：Linear Feedback Shift Register）３２
及び３４の対がある。このＬＦＳＲ３２及び３４はそれ
ぞれ、図６のＴＥＤＬ２６を取り入れる図２のスレーブ
２２から送信された情報、及びこれにより受信される情
報に対するチェックサムを計算する。パリティ計算回路
３６は、各ＬＦＳＲによって確立したチェックサムに対
してパリティ計算を行うために、ＬＦＳＲ３２及び３４
に結合する。
【００２５】ＬＦＳＲ３２及び３４のそれぞれはパリテ
ィ発生器３６とともに、フレームヘッダを記憶する第１
レジスタ４２にバス４０経由で結合する。レジスタ４２
は符号化器４４に結合し、これは、レジスタ４４に記憶
されたフレームヘッダの他に、ＬＦＳＲ３２及び３４に
よって計算された検査符号、並びにパリティ発生器３６
によって生成されたパリティビットを符号化する。この
符号化された情報は、図１のテストマスター１４による
受け取りのために１１４９.１バックプレインテストバ
ス２０のＴＤＯ線路上へと出力される前に、インバータ
ー４６によって反転され、バッファ４８によって緩衝さ
れる。テストマスター１４に供給される情報は、テスト
マスターがこの情報の初めと終わりの部分を識別するこ
とができるように符号化される。
【００２６】符号化器４４は、線形フィードバックシフ
トレジスタから典型的にはなるカウンター５０のカウン
トに応答する。このカウンター５０は、ＬＦＳＲ３２及
び３４から供給されたチェックサムのビットの数、並び
にパリティ発生器３６からのパリティビットを数える。
フレームヘッダの送信の後にカウンター５０が適当な数
のビットを数えた後に、カウンターは第２レジスタ５２
へ信号を送り、そのレジスタに記憶されたフレームトレ
ーラー（終端部）をバス５４に沿って符号化するために
符号化器４４に供給する。
【００２７】動作において、ＦＳＭ３０は、ポーズ-Ｉ
Ｒ及びポーズ-ＤＲ状態のそれぞれにいつ到達したか決
定するために境界走査テストの状態をモニターする。境
界走査テストプロセス、即ちポーズ-ＩＲ及びポーズ-Ｄ
Ｒ状態のそれぞれに入る際には、ＦＳＭ３０はレジスタ
４２、ＬＦＳＲ３２と３４、及びパリティビット発生器
３６に適当な制御信号を供給する。このようにして、図
１のテストマスター１４は、フレームヘッダー、送信側
及び受信側検査符号、並びに対応するパリティビットを
受け取る。チェックサム及びパリティビットが送信され
る間に、カウンター５０はこれらのビットの数を数え
る。カウンター５０が送信側及び受信側検査符号並びに
対応するパリティビットのビットの数に対応する所定の
カウントまでカウントすると、レジスタは送信側及び受
信側検査符号並びに対応するパリティビットの後の送信
に対するフレームトレーラーを供給するように信号を送
る。
【００２８】前述のように、図６のＴＥＤＬ２６のＦＳ
Ｍ３０は、ＴＥＤＬが検査符号及びポーズ-ＩＲとポー
ズ-ＤＲ状態のそれぞれの間に送信側及び受信側検査符
号並びに対応するパリティビットを送信するように、境
界走査テストの状態をモニターする。図４に関連して前
に論じたように、要求があったときにだけ検査符号を送
信することは望ましい。このような状況の下では、ＦＳ
Ｍ３０は、境界走査プロセスの安定状態にだけではな
く、検査符号を送信させる特定の要求に応答するよう
に、変更することができる。
【００２９】
【発明の効果】以上述べたように、本発明のテスト情報
検査方法及び伝送誤り検出装置は、テストマスター及び
回路ボードの双方がこのボードによって送信又は受信す
る各情報ブロックに対する検査符号を計算することによ
り、回路ボード及びテストマスターの間を１１４９.１
バックプレインテストバスを介して送信されるテスト情
報の検査を行う。境界走査のアクティブ状態ではない間
隔の間に、テストマスターは、回路ボードにおいて作ら
れた検査符号を獲得し、これらをテストマスターにより
生成された対応する符号と比較する。テストマスター及
び回路ボードにより生成された符号の相違は、伝送誤り
を意味する。これにより、ネットワークで結ばれたシス
テムにおいて１１４９.１バックプレインテストバス上
の伝送誤りを有効に検査できる。
【図面の簡単な説明】
【図１】従来技術の１１４９.１バックプレインテスト
バスを有するテストシステムのブロック略図である。
【図２】図１のシステムを変更した本発明のテストシス
テムのブロック略図である。
【図３】図２のシステムを簡略して示したシステムの要
素の間をテスト情報及び検査符号が渡される方法を示す
ブロック略図である。
【図４】図２のシステムを動作させる第１の方法を示す
タイミング図である。
【図５】図２のシステムを動作させる別の方法を示すタ
イミング図である。
【図６】図２のシステムにおいて取り入れられた伝送誤
り検出ロジック（ＴＥＤＬ）の第１の好ましい実施例の
ブロック略図である。
【符号の説明】
１０ 境界走査テストネットワーク １２1〜１２n 回路ボード １４ テストマスター １６ システムテストコントローラ １８ テストバスコントローラ ２０ １１４９.１バックプレインテストバス ２２ スレーブインタフェース ２４ 境界走査テスト構造 ２５ アドレス可能走査ポート（ＡＳＰ） ２６ 伝送誤り検出ロジック（ＴＥＤＬ） ２８ ＴＡＰコントローラ ３０ 有限状態機械（ＦＳＭ） ３２、３４ 線形フィードバックシフトレジスタ（ＬＦ
ＳＲ） ３６ パリティ発生器 ４０ バス ４２ レジスタ ４４ 符号化器 ４６ インバーター ４８ バッファ ５０ カウンタ ５２ レジスタ ５４ バス
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 デュイ ケー．ル アメリカ合衆国，19054 ペンシルヴァニ ア，レヴィットタウン，テュリータウン ロード 130

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 アクティブ間隔の間に、境界走査テスト
    バス（２０）を介してマスターコントローラ（１４）及
    び少なくとも１つの回路ボード（１２）の間を通過する
    テスト情報を検査する方法において、 ａ）前記マスターコントローラ（１４）と前記回路ボー
    ド（１２）の双方において、そこで生成するテストデー
    タに対応する送信側検査符号、及びそこで受信するテス
    トデータに対応する受信側検査符号をそれぞれが生成す
    るステップと、 ｂ）前記マスターコントローラ（１４）によって、前記
    アクティブ間隔ではない間隔の間に、前記回路ボード
    （１２）によって生成された前記送信側及び受信側検査
    符号を獲得するステップと、 ｃ）誤りが存在するか検査するために、前記マスターコ
    ントローラ（１４）において、前記回路ボード（１２）
    へ送信するデータ、及びこの回路ボードから受け取るデ
    ータとして前記マスターコントローラ（１４）によって
    それぞれ生成された前記送信側及び受信側検査符号を、
    前記マスターコントローラ（１４）から受け取ったデー
    タ、及びこのマスターコントローラへと送信したデータ
    として前記回路ボード（１２）からそれぞれ獲得した前
    記受信側及び送信側検査符号とそれぞれ比較するステッ
    プとからなることを特徴とするテスト情報検査方法。
  2. 【請求項２】 前記境界走査テストバスを介したテスト
    情報の送信は、情報の誤りを検出したときには、その情
    報を用いる前に中断することを特徴とする請求項１記載
    のテスト情報検査方法。
  3. 【請求項３】 各送信側検査符号は、対応する前記情報
    に対するチェックサムを計算することによって生成する
    ことを特徴とする請求項１記載のテスト情報検査方法。
  4. 【請求項４】 各送信側検査符号は、対応する前記情報
    に対するチェックサムとパリティの双方を計算すること
    によって生成することを特徴とする請求項１記載のテス
    ト情報検査方法。
  5. 【請求項５】 各受信側検査符号は、対応する前記情報
    に対するチェックサムを計算することによって生成する
    ことを特徴とする請求項１記載のテスト情報検査方法。
  6. 【請求項６】 各受信側検査符号は、対応する前記情報
    に対するチェックサムとパリティの双方を計算すること
    によって生成することを特徴とする請求項１記載のテス
    ト情報検査方法。
  7. 【請求項７】 前記マスターコントローラは自動的に、
    前記送信側及び受信側検査符号を獲得することを特徴と
    する請求項１記載のテスト情報検査方法。
  8. 【請求項８】 前記マスターコントローラは、要求があ
    ったときだけ、前記送信側及び受信側検査符号を獲得す
    ることを特徴とする請求項１記載のテスト情報検査方
    法。
  9. 【請求項９】 各送信側検査符号及び各受信側検査符号
    は符号化されることを特徴とする請求項１記載のテスト
    情報検査方法。
  10. 【請求項１０】 １１４９.１バックプレインテストバ
    ス（２０）を有し、テストマスター（１４）と、及び境
    界走査バスの方法によってこのテストマスターとお互い
    にテスト情報を渡す少なくとも１つのテストされる回路
    ボード（１２）とを有するシステムにおいて使用するた
    めに、各回路ボード（１２）により伝送誤り検出をする
    装置において、 ａ）前記回路ボード（１２）から受け取った情報に従っ
    て受信側検査符号を計算する手段（３２）と、 ｂ）前記回路ボードへ送信された情報に従って送信側検
    査符号を生成する手段（３４）と、 ｃ）前記受信側検査符号及び送信側検査符号のそれぞれ
    に対応するパリティビットを生成するために、前記受信
    側検査符号及び前記送信側検査符号を計算する手段（３
    ２、３４）のそれぞれに結合する手段（３６）と、 ｄ）前記受信側及び送信側検査符号及びこれらに対応す
    るパリティビットのアップストリーム及びこれらと連結
    させるフレームヘッダを生成するために、 前記受信側検査符号及び前記送信側検査符号の前記計算
    手段（３２、３４）及び前記パリティ生成手段（３６）
    のそれぞれに結合する手段（５２）と、 ｅ）前記受信側及び送信側検査符号及びこれらに対応す
    るパリティビットをカウントする手段（５０）と、 ｆ）このカウントする手段に応答して、前記受信側及び
    送信側検査符号及びこれらに対応するパリティビットの
    アップストリーム及びこれらと連結させるフレームトレ
    ーラーを生成する手段（４２）と、 ｇ）前記テストマスターへの送信のために、前記フレー
    ムヘッダー、前記受信側及び送信側検査符号及びこれら
    に対応するパリティビット、並びに前記フレームトレー
    ラーを符号化する手段（４４）とからなる伝送誤り検出
    装置。
  11. 【請求項１１】 前記受信側検査符号及び送信側検査符
    号を生成する前記各手段（３２、３４）は、線形フィー
    ドバックシフトレジスタからなることを特徴とする請求
    項１０記載の伝送誤り検出装置。
  12. 【請求項１２】 前記フレームヘッダ及びフレームトレ
    ーラーを生成する前記各手段（５２、４２）は、レジス
    タからなることを特徴とする請求項１０記載の伝送誤り
    検出装置。
JP8293169A 1995-10-17 1996-10-16 テスト情報検査方法及び伝送誤り検出装置 Pending JPH09135258A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/544,351 US5659552A (en) 1995-10-17 1995-10-17 Method and apparatus for verifying test information on a backplane test bus
US544351 1995-10-17

Publications (1)

Publication Number Publication Date
JPH09135258A true JPH09135258A (ja) 1997-05-20

Family

ID=24171826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8293169A Pending JPH09135258A (ja) 1995-10-17 1996-10-16 テスト情報検査方法及び伝送誤り検出装置

Country Status (4)

Country Link
US (1) US5659552A (ja)
EP (1) EP0769703A3 (ja)
JP (1) JPH09135258A (ja)
TW (1) TW315415B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422129B1 (ko) * 2000-06-12 2004-03-10 엘지전자 주식회사 회로시스템에서 오동작여부 진단을 위한 경로를안정화하는 백플레인 장치
KR100468570B1 (ko) * 2000-06-26 2005-01-31 엘지전자 주식회사 무선가입자망 시스템에서 유니트간 데이터 전송오류진단장치
CN109564252A (zh) * 2016-08-01 2019-04-02 恩德斯+豪斯流量技术股份有限公司 用于对构件与电路板的电连接进行检查的测试系统

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052808A (en) * 1997-10-31 2000-04-18 University Of Kentucky Research Foundation Maintenance registers with Boundary Scan interface
GB9810512D0 (en) * 1998-05-15 1998-07-15 Sgs Thomson Microelectronics Detecting communication errors across a chip boundary
US6956379B2 (en) * 2002-07-09 2005-10-18 Hewlett-Packard Development Company, L.P. Testing device and method for testing backplanes and connectors on backplanes
US20070006056A1 (en) * 2005-06-30 2007-01-04 Lucent Technologies Inc. Method and apparatus for enabling multipoint bus access
US20070136631A1 (en) * 2005-11-19 2007-06-14 Govani Atul V Method and system for testing backplanes utilizing a boundary scan protocol
US7478298B2 (en) * 2006-01-26 2009-01-13 Honeywell International Inc. Method and system for backplane testing using generic boundary-scan units
US7511525B2 (en) * 2006-01-26 2009-03-31 Honeywell International Inc. Boundary-scan system architecture for remote environmental testing
US7523368B2 (en) * 2006-01-26 2009-04-21 Honeywell International Inc. Diagnostics unit using boundary scan techniques for vehicles
DE102009029979A1 (de) 2009-06-23 2010-12-30 Giesecke & Devrient Gmbh Verfahren zum Codieren und Decodieren von digitalen Daten, insbesondere von in einer Mikroprozessoreinheit verarbeiteten Daten
CN103326886B (zh) * 2013-06-09 2016-07-06 杭州和利时自动化有限公司 一种通信校验装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145995A (ja) * 1984-12-20 1986-07-03 Toshiba Corp 集線分配装置
US4729124A (en) * 1985-12-19 1988-03-01 Concurrent Computer Corporation Diagnostic system
US5068854A (en) * 1989-09-12 1991-11-26 Cupertino, California U.S.A. Error detection for fiber distributed interfaced optic link
US5132635A (en) * 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
DE69333479T2 (de) * 1992-06-17 2005-03-24 Texas Instruments Inc., Dallas Hierarchisches Verbindungsverfahren und -gerät

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422129B1 (ko) * 2000-06-12 2004-03-10 엘지전자 주식회사 회로시스템에서 오동작여부 진단을 위한 경로를안정화하는 백플레인 장치
KR100468570B1 (ko) * 2000-06-26 2005-01-31 엘지전자 주식회사 무선가입자망 시스템에서 유니트간 데이터 전송오류진단장치
CN109564252A (zh) * 2016-08-01 2019-04-02 恩德斯+豪斯流量技术股份有限公司 用于对构件与电路板的电连接进行检查的测试系统

Also Published As

Publication number Publication date
TW315415B (ja) 1997-09-11
EP0769703A2 (en) 1997-04-23
US5659552A (en) 1997-08-19
EP0769703A3 (en) 1999-03-17

Similar Documents

Publication Publication Date Title
JPH09135258A (ja) テスト情報検査方法及び伝送誤り検出装置
JP4728238B2 (ja) 相互接続部のテストを実施するための方法および装置
JP2007078689A (ja) システムオンチップの故障診断装置及び方法と故障診断の可能なシステムオンチップ
WO2021088735A1 (zh) 链路的检测方法及装置、电子设备、计算机可读介质
US6763486B2 (en) Method and apparatus of boundary scan testing for AC-coupled differential data paths
US7017098B2 (en) Built-in self-test for multi-channel transceivers without data alignment
JP2680259B2 (ja) 自動開放検出方法
JP2900781B2 (ja) ケーブル接続異常検出回路およびその方法
JP3549702B2 (ja) バス制御回路及びその試験方法
JPH1164450A (ja) 半導体試験装置
KR960014690B1 (ko) 전자교환기에서의 아날로그 가입자회로 검사방법 및 그 장치
JP3659007B2 (ja) 試験治具の検査方法
JPH04128661A (ja) 線路ディレイ試験装置
JPH04365156A (ja) データ伝送エラー検出回路
JPH1183946A (ja) 被測定基板用テスト装置
JP2001343432A (ja) バウンダリスキャン回路およびその方法
JPH11288311A (ja) 測定機器装置
KR20010084733A (ko) 전송시스템의 유니트 테스트 장치
JP2603159B2 (ja) 直列制御装置のノ−ドチェック装置及びその方法
JP2005250575A (ja) ストレージシステムの検査方法
JPH034623A (ja) 直列データ伝送システム
JP2000049903A (ja) ループバックによる伝送路誤り試験方法及び多重化通信システム
JPH05157816A (ja) 実装回路の不良検出回路及び集積回路
JPS6123263A (ja) 試験方式
JPS62128169A (ja) 半導体装置