JPS62128169A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62128169A JPS62128169A JP60268714A JP26871485A JPS62128169A JP S62128169 A JPS62128169 A JP S62128169A JP 60268714 A JP60268714 A JP 60268714A JP 26871485 A JP26871485 A JP 26871485A JP S62128169 A JPS62128169 A JP S62128169A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- logic circuit
- rom
- circuit
- data output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体装置内の論理回
路の機能試験を行なう機能を内蔵する半導体装置に関す
る。
路の機能試験を行なう機能を内蔵する半導体装置に関す
る。
半導体装置内の論理回路の機能試験実施は半導体装置の
入力端子に外部より信号を加え、出力端子より出る出力
信号が入力信号の組み合せにより決定される期待信号と
一致しているかを調べることにより論理回路の動作を試
験する方法である。
入力端子に外部より信号を加え、出力端子より出る出力
信号が入力信号の組み合せにより決定される期待信号と
一致しているかを調べることにより論理回路の動作を試
験する方法である。
従来の半導体装置内の論理回路の機能試験器の−般的構
成を第２図に示す。第２図において、機能試験器２０は
入力信号発生器２２と、出力期待信号発生器２３及び比
較回路２４により構成される。
成を第２図に示す。第２図において、機能試験器２０は
入力信号発生器２２と、出力期待信号発生器２３及び比
較回路２４により構成される。
入力信号発生器２２の出力端子が半導体装置２１の入力
端子に接続され、半導体装置２１の出力端子が比較回路
２４の一方の入力端子に接続され、比較回路２４のもう
一方の入力端子は出力期待信号発生器２３の出力端子に
接続される。機能試験器２０の動作は入力信号発生器２
２より出力された信号が半導体装［１２１の入力端子に
人力さね、内蔵する論理回路（第２図には示さず）を動
作させ入力さｈた信号の組み合せにより決まる信号と、
出力期待信号発生器２３からの信号とを比較回路２４で
比較を行ない一致すると次の信号を入力信号発生器２２
．及び出力期待信号発生器２３が出力し、同様の比較を
行なう。半導体装置内の論理回路の機能試験を行なう組
み合せ信号のすべてを入力信号発生器２２が出力し終っ
たときに比較回路２４がすべての組み合せ信号に対して
一致り、ている信号を出力するなら半導体装［２１内の
論理回路が正常に動作することを示す。
端子に接続され、半導体装置２１の出力端子が比較回路
２４の一方の入力端子に接続され、比較回路２４のもう
一方の入力端子は出力期待信号発生器２３の出力端子に
接続される。機能試験器２０の動作は入力信号発生器２
２より出力された信号が半導体装［１２１の入力端子に
人力さね、内蔵する論理回路（第２図には示さず）を動
作させ入力さｈた信号の組み合せにより決まる信号と、
出力期待信号発生器２３からの信号とを比較回路２４で
比較を行ない一致すると次の信号を入力信号発生器２２
．及び出力期待信号発生器２３が出力し、同様の比較を
行なう。半導体装置内の論理回路の機能試験を行なう組
み合せ信号のすべてを入力信号発生器２２が出力し終っ
たときに比較回路２４がすべての組み合せ信号に対して
一致り、ている信号を出力するなら半導体装［２１内の
論理回路が正常に動作することを示す。
上述した従来の機能試験器はどのような半導体装置内の
論理回路に対しても試験が行なえるよう対応しているの
で機能試験器の規模が大きく又、非常に高価な設備とな
る。短時間に多量の半導体装置内の論理回路の機能試験
を行なうとき、単位時間轟りの試験済半導体装置の個数
は機能試験器の台数により制限を受ける欠点がある。
論理回路に対しても試験が行なえるよう対応しているの
で機能試験器の規模が大きく又、非常に高価な設備とな
る。短時間に多量の半導体装置内の論理回路の機能試験
を行なうとき、単位時間轟りの試験済半導体装置の個数
は機能試験器の台数により制限を受ける欠点がある。
本発明の目的は従来の高価な機能試験器を使用しないで
、安価なりロックパルス発生器を使用することにより従
来の機能試験が行なえる様にした半導体装置を提供する
ことにある。
、安価なりロックパルス発生器を使用することにより従
来の機能試験が行なえる様にした半導体装置を提供する
ことにある。
本発明の半導体装置は、論理回路を有する半導体装置に
おいて、論理回路入力信号数と同数のデータ出力信号を
持つ第１のＲＯＭと、該第１のＲＯＭからデータ出力４
Ｍ号と該論理回路入力信号とを切り換え該論理回路の入
力に接続する切り換え回路と、論理回路出力信号数と同
数のデータ出力信号を持つ第２のＲＯＭと、該第２のＲ
ＯＭからのデータ出力信号と該論理回路出力信号との一
致を検出する比較回路と、該第１及び第２のＲＯＭアド
レスを指定するＲＯＭアドレスカウンタを有している。
おいて、論理回路入力信号数と同数のデータ出力信号を
持つ第１のＲＯＭと、該第１のＲＯＭからデータ出力４
Ｍ号と該論理回路入力信号とを切り換え該論理回路の入
力に接続する切り換え回路と、論理回路出力信号数と同
数のデータ出力信号を持つ第２のＲＯＭと、該第２のＲ
ＯＭからのデータ出力信号と該論理回路出力信号との一
致を検出する比較回路と、該第１及び第２のＲＯＭアド
レスを指定するＲＯＭアドレスカウンタを有している。
次に、本発明について図面を参照し、て説明する。
第１図は本発明の一実施例を示す構成図である。
論理回路１１の入力は切り換え回路１２に接続し、切り
換え信号により論理回路入力信号と入力信号発生器几０
Ｍ１３のデータ出力信号とを切り換える。比較回路１５
の一方の入力には論理回路の出力信号と、もう一方の入
力ては出力期待信号発生用ＲＯＭ１４のデータ出力信号
とが接続されている。又、ＲＯＭアドレスカウンタはカ
ウント信号によりカウントアツプ（＋１）を行ないその
出力は入力信号発生用ＲＯＭＩ ３と出力期待信号発生
用ＲＯＭの各アドレス入力に接続されている。機能試験
を行なう動作は切り換え信号により通常論理回路１１に
入力される論理回路入力信号を、入力信号発生用ｆＬＯ
Ｍ１３のデータ出力信号が論理回路１１の入力に接続さ
れる様切り換え回路を動作させ、カウント信号を１パル
ス与え、その後比較回路１５の一致検出信号を−ベ、一
致していなければ不良と判定し、一致であるなら次の１
パルスを与え同様の判定動作をくり返し、論理回路１１
０機能試験を行なう組み合せ信号のすべての判定が終り
すべて一致しているなら論理回路１１の機能試験は合格
と判定する。この様にして外部クロックパルス発生器か
らカウント信号を与えるだけで半導体装置内の論理回路
の機能試験実施が可箭となる。
換え信号により論理回路入力信号と入力信号発生器几０
Ｍ１３のデータ出力信号とを切り換える。比較回路１５
の一方の入力には論理回路の出力信号と、もう一方の入
力ては出力期待信号発生用ＲＯＭ１４のデータ出力信号
とが接続されている。又、ＲＯＭアドレスカウンタはカ
ウント信号によりカウントアツプ（＋１）を行ないその
出力は入力信号発生用ＲＯＭＩ ３と出力期待信号発生
用ＲＯＭの各アドレス入力に接続されている。機能試験
を行なう動作は切り換え信号により通常論理回路１１に
入力される論理回路入力信号を、入力信号発生用ｆＬＯ
Ｍ１３のデータ出力信号が論理回路１１の入力に接続さ
れる様切り換え回路を動作させ、カウント信号を１パル
ス与え、その後比較回路１５の一致検出信号を−ベ、一
致していなければ不良と判定し、一致であるなら次の１
パルスを与え同様の判定動作をくり返し、論理回路１１
０機能試験を行なう組み合せ信号のすべての判定が終り
すべて一致しているなら論理回路１１の機能試験は合格
と判定する。この様にして外部クロックパルス発生器か
らカウント信号を与えるだけで半導体装置内の論理回路
の機能試験実施が可箭となる。
以上駅明し文ように本発明の半導体装置を用いることに
より従来機能試験器の台数により制限されていた短時間
の多量機能試験実施が、従来の機能試験器を用いず、ク
ロックパルス発生器を使用することで実施可能となり、
容易に多量の半導体装置内の論理回路の機能試験が実施
できる効果がある。
より従来機能試験器の台数により制限されていた短時間
の多量機能試験実施が、従来の機能試験器を用いず、ク
ロックパルス発生器を使用することで実施可能となり、
容易に多量の半導体装置内の論理回路の機能試験が実施
できる効果がある。
第１図は本発明の一実施例を示す構成図、第２図は従来
の機能試験を示す構成図である。 １１・・・・・・論理回路、１２・・・・・・切り換え
回路、１３・・・・・・入力信号発生用ＲＯＭ、１４・
・・・・・出力期待信号発生用ＲＯＭ、１５・・・・・
・比較回路、１６・・・・・・ＲＯＭアドレスカウンタ
、２０・・・・・・機能試験器、２１・・・・・・半導
体装置、２２・・・・・・入力信号発生器、２３・・・
・・・出力期待信号発生器、２４・・・・・・比較回路
。 代理人 弁理士 内 原 晋 漕１韻
の機能試験を示す構成図である。 １１・・・・・・論理回路、１２・・・・・・切り換え
回路、１３・・・・・・入力信号発生用ＲＯＭ、１４・
・・・・・出力期待信号発生用ＲＯＭ、１５・・・・・
・比較回路、１６・・・・・・ＲＯＭアドレスカウンタ
、２０・・・・・・機能試験器、２１・・・・・・半導
体装置、２２・・・・・・入力信号発生器、２３・・・
・・・出力期待信号発生器、２４・・・・・・比較回路
。 代理人 弁理士 内 原 晋 漕１韻
Claims (2)
- （１）論理回路を有する半導体装置において、論理回路
入力信号数と同数のデータ出力信号を持つ第１のＲＯＭ
（リード・オンリー・メモリ）と、該第１のＲＯＭから
のデータ出力信号と該論理回路入力信号とを切り換え該
論理回路の入力に接続する切り換え回路と論理回路出力
信号数と同数のデータ出力信号を持つ第２のＲＯＭと、
該第２のＲＯＭからのデータ出力信号と該論理回路出力
信号との一致を検出する比較回路と、該第１及び第２の
ＲＯＭのアドレスを指定するＲＯＭアドレスカウンタと
を有することを特徴とする半導体装置。 - （２）該切り換え回路に対して外部より切り換え信号を
与え該第１のＲＯＭのデータ出力信号と該論理回路の入
力とを接続し、順次外部からのカウント信号により該Ｒ
ＯＭアドレスカウンタが指定する該第１のＲＯＭのデー
タ出力信号で決まる該論理回路の出力信号と、該第２の
ＲＯＭのデータ出力信号との一致検出結果を外部に知ら
せる様にした特許請求の範囲第（１）項に記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268714A JPS62128169A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268714A JPS62128169A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62128169A true JPS62128169A (ja) | 1987-06-10 |
Family
ID=17462334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60268714A Pending JPS62128169A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128169A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750347B1 (en) * | 1987-06-17 | 2002-05-08 | Fujitsu Limited | Dynamic random access memory device and method of producing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885545A (ja) * | 1981-11-17 | 1983-05-21 | Toshiba Corp | 集積回路装置 |
| JPS59178374A (ja) * | 1983-03-30 | 1984-10-09 | Fujitsu Ltd | 集積回路用試験回路 |
-
1985
- 1985-11-28 JP JP60268714A patent/JPS62128169A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885545A (ja) * | 1981-11-17 | 1983-05-21 | Toshiba Corp | 集積回路装置 |
| JPS59178374A (ja) * | 1983-03-30 | 1984-10-09 | Fujitsu Ltd | 集積回路用試験回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750347B1 (en) * | 1987-06-17 | 2002-05-08 | Fujitsu Limited | Dynamic random access memory device and method of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4503536A (en) | Digital circuit unit testing system utilizing signature analysis | |
| US5610925A (en) | Failure analyzer for semiconductor tester | |
| US5659552A (en) | Method and apparatus for verifying test information on a backplane test bus | |
| US5912899A (en) | Merged data memory testing circuits and related methods which provide different data values on merged data lines | |
| US6019502A (en) | Test circuits and methods for built-in testing integrated devices | |
| JPS62128169A (ja) | 半導体装置 | |
| JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
| US6256761B1 (en) | Integrated electronic module with hardware error infeed for checking purposes | |
| JPH0337582A (ja) | Ｉｃテスタ | |
| JPH01260375A (ja) | モニター機能付ｌｓｉ回路 | |
| JPH07109844B2 (ja) | 半導体集積回路 | |
| KR0165818B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPS6378695A (ja) | 回線接続装置 | |
| JPH0376352A (ja) | 擬似試験装置 | |
| JP2527623Y2 (ja) | Ｉｃ試験装置 | |
| JPS63283345A (ja) | クロスコネクト装置の診断方式 | |
| SU1571619A1 (ru) | Устройство дл контрол монтажных схем | |
| JPH0772215A (ja) | 集積回路試験装置のテストステーション制御回路 | |
| JPS58106478A (ja) | 試験方式 | |
| JPH02128462A (ja) | 半導体集積回路装置 | |
| US6282676B1 (en) | Method and apparatus for testing and debugging integrated circuit devices | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JPH0643244A (ja) | 宇宙線計測装置 | |
| JPH0495885A (ja) | 大規模集積回路故障検出回路 | |
| CN118884189A (zh) | 一种芯片测试方法和芯片 |