JPH0337582A - Ｉｃテスタ - Google Patents
ＩｃテスタInfo
- Publication number
- JPH0337582A JPH0337582A JP1172143A JP17214389A JPH0337582A JP H0337582 A JPH0337582 A JP H0337582A JP 1172143 A JP1172143 A JP 1172143A JP 17214389 A JP17214389 A JP 17214389A JP H0337582 A JPH0337582 A JP H0337582A
- Authority
- JP
- Japan
- Prior art keywords
- board
- signal
- tester
- output signal
- expected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 22
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 7
- 238000003745 diagnosis Methods 0.000 abstract description 7
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 abstract 1
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＩＣの電気的特性を試験するＩＣテスタの
改良に関するものである。
改良に関するものである。
〔従来の技術］
第２図は従来のＩＣテスタの自己機能診断時におけるＩ
Ｃテスタの構成図である。図において、（１）はＩＣテ
スタ、（５）はＩＣテスタ全体の回路を制御する中央処
理装置Ｃ以下ＣＰＵと称す）、（６）はボード出力信号
のパターンを作り出すテストパターンジェネレータ、
（７）は上記出力信号のタイミングを作り出すタイミン
グジェネレータ、（８）は上記出力信号を形成するパタ
ーンフォーマンタ、（９）（を上記出力信号の振幅を決
定するドライバ、α３は上記パフォーマンスボードの基
板、α→は上記パフォーマンスボード基板上に実装され
ている被測定ＩＣ装着用のＩＣソケット、Ｑ２は上記パ
フォーマンスボード基板０と、上記ＩＣソケット（ロ）
とを総したバフ、ｔ−マンスボード、α０はＩＣテスタ
の内部回路トパフォーマンスボード０砂とを接続するた
めのビンでＩＣテスタのチャネル数分存在する（以下テ
ストヘントビ／と称す）、ｏ９はＩＣテスタの自己機能
診断を行なう際、ドライバ（９）より出力される出力信
号を自己機能の電気的特性を試験する回路（以下診断回
路と称す）、αυは上記自己機能診断の際、上記出力信
号を診断回路Ｏｇへ出力を切り変えるためのリレーＣ以
下診断リレーと称す）、■は被測定ＩＣである。
Ｃテスタの構成図である。図において、（１）はＩＣテ
スタ、（５）はＩＣテスタ全体の回路を制御する中央処
理装置Ｃ以下ＣＰＵと称す）、（６）はボード出力信号
のパターンを作り出すテストパターンジェネレータ、
（７）は上記出力信号のタイミングを作り出すタイミン
グジェネレータ、（８）は上記出力信号を形成するパタ
ーンフォーマンタ、（９）（を上記出力信号の振幅を決
定するドライバ、α３は上記パフォーマンスボードの基
板、α→は上記パフォーマンスボード基板上に実装され
ている被測定ＩＣ装着用のＩＣソケット、Ｑ２は上記パ
フォーマンスボード基板０と、上記ＩＣソケット（ロ）
とを総したバフ、ｔ−マンスボード、α０はＩＣテスタ
の内部回路トパフォーマンスボード０砂とを接続するた
めのビンでＩＣテスタのチャネル数分存在する（以下テ
ストヘントビ／と称す）、ｏ９はＩＣテスタの自己機能
診断を行なう際、ドライバ（９）より出力される出力信
号を自己機能の電気的特性を試験する回路（以下診断回
路と称す）、αυは上記自己機能診断の際、上記出力信
号を診断回路Ｏｇへ出力を切り変えるためのリレーＣ以
下診断リレーと称す）、■は被測定ＩＣである。
次に動作について説明する。第２図において、ＩＣテス
タの自己機能診断の際、診断プログラムにまってＣＰ
Ｕ ｆ５）で処理されたデータに基づき、テストパター
ンジエネＶ−タ（６）で出力信号のパターンが作られる
。またタイミングジェネレータ（７）で出力信号のタイ
ミングが作られ、上記パターンとタイミングを基にパタ
ーンフオーマソタ（８）、ドライバ（９）を介して出力
信号が出力される。上記出力信号は、ＩＣテスタが自己
機能診断を行なっている時ＯＮされる診断リレー０υを
介し診断回路０９に送られ、診断回路［１９１こて電気
的特性の試験を行ない ＩＣテスタのテストヘンドピン
四までの機能チエンジを行なう。
タの自己機能診断の際、診断プログラムにまってＣＰ
Ｕ ｆ５）で処理されたデータに基づき、テストパター
ンジエネＶ−タ（６）で出力信号のパターンが作られる
。またタイミングジェネレータ（７）で出力信号のタイ
ミングが作られ、上記パターンとタイミングを基にパタ
ーンフオーマソタ（８）、ドライバ（９）を介して出力
信号が出力される。上記出力信号は、ＩＣテスタが自己
機能診断を行なっている時ＯＮされる診断リレー０υを
介し診断回路０９に送られ、診断回路［１９１こて電気
的特性の試験を行ない ＩＣテスタのテストヘンドピン
四までの機能チエンジを行なう。
又、被測定ＩＣ■の電気的特性測定の際、被測定ｌＣｌ
２Ｏ用のパフォーマンスボード０２をＩＣテスタのテス
トヘッドビン０．０） ｌこ接続させ、ＩＣソケソトａ
４）ｔこ被測定ＩＣ■を装着させた上で、被測定ＩＣ田
用のテストプログラムに基づき上記信号発生要領Ｇこて
出力される出力信号をテストヘンドビンｕＯ）、パフォ
ーマンスボードα４）を介シ被測定■Ｃｃ／！Ｄに入力
する。上記要領にて、被測定ＩＣのをテスト条件の状態
にした上で電気的特性を測定することにより良否を判定
する０たたし被測定ＩＣ■測定時には０υはＯＦＦ状態
になっており、出力信号が直接診断回路α力へ伝搬する
ことは無い（図示せず）Ｏ 〔発明が解決しようとする課題〕 従来のＩＣテスタは、上記ＩＣテスタの自己機能診断を
行なう際、以上のように行なわれていることから、上記
ＩＣテスタωドライバより出力される診断信号は上記診
断リレーを介し直接内部診断回路へ送られているためを
こ、上記ノくフオーマンスボードｆ上記テストヘソドビ
ンに接続しても上記パフォーマンスボード０）機能診断
が不可能であった。
２Ｏ用のパフォーマンスボード０２をＩＣテスタのテス
トヘッドビン０．０） ｌこ接続させ、ＩＣソケソトａ
４）ｔこ被測定ＩＣ■を装着させた上で、被測定ＩＣ田
用のテストプログラムに基づき上記信号発生要領Ｇこて
出力される出力信号をテストヘンドビンｕＯ）、パフォ
ーマンスボードα４）を介シ被測定■Ｃｃ／！Ｄに入力
する。上記要領にて、被測定ＩＣのをテスト条件の状態
にした上で電気的特性を測定することにより良否を判定
する０たたし被測定ＩＣ■測定時には０υはＯＦＦ状態
になっており、出力信号が直接診断回路α力へ伝搬する
ことは無い（図示せず）Ｏ 〔発明が解決しようとする課題〕 従来のＩＣテスタは、上記ＩＣテスタの自己機能診断を
行なう際、以上のように行なわれていることから、上記
ＩＣテスタωドライバより出力される診断信号は上記診
断リレーを介し直接内部診断回路へ送られているためを
こ、上記ノくフオーマンスボードｆ上記テストヘソドビ
ンに接続しても上記パフォーマンスボード０）機能診断
が不可能であった。
この発明は」二記のような問題点を解消するためになさ
れたもので、上記ノ〈フオーマンスボード及ヒ上記パフ
ォーマンスボード上に実装されている被測定ＩＣ装着用
のソケット又はコンタクタまで診断することを目的とす
る０ 〔課題を解決するための手段〕 上記問題点を解決するため、この発明においては、ＩＣ
の試験用基準信号発生手段を備えたＩＣテスタにおいて
、パフォーマンスボードが装着されたとき、上記基準信
号発生手段からの信号を受ケチ上記パフォーマンスボー
ドに出力されるボド出力信号を取り出すボード信号摘出
手段と、出力予想信号発生手段から出力される上記ボー
ド出力信号の予想信号と上記ボード出力信号とを比較し
て所定の信号を出力する信号比較手段と、この信号比較
手段の出力信号を受け、上記ボード出力信号の良否を判
定する判定手段とを備えるようにしたものである０ 〔作用〕 この発明において、被測定ＩＣが組み込まれてイナイパ
フォーマンスボードをＩＣテスタに接続した状態で、上
記ノくフオーマンスボードより出力されるボード出力信
号と、予想信号発生手段力）ら′出力される上記ボード
信号０予想信号とが信号比較手段において比較され、そ
の出力信号を基に判定手段により上記ボード出力信号の
良否が判定されるので、上記パフォーマンスボード上の
トラフ。
れたもので、上記ノ〈フオーマンスボード及ヒ上記パフ
ォーマンスボード上に実装されている被測定ＩＣ装着用
のソケット又はコンタクタまで診断することを目的とす
る０ 〔課題を解決するための手段〕 上記問題点を解決するため、この発明においては、ＩＣ
の試験用基準信号発生手段を備えたＩＣテスタにおいて
、パフォーマンスボードが装着されたとき、上記基準信
号発生手段からの信号を受ケチ上記パフォーマンスボー
ドに出力されるボド出力信号を取り出すボード信号摘出
手段と、出力予想信号発生手段から出力される上記ボー
ド出力信号の予想信号と上記ボード出力信号とを比較し
て所定の信号を出力する信号比較手段と、この信号比較
手段の出力信号を受け、上記ボード出力信号の良否を判
定する判定手段とを備えるようにしたものである０ 〔作用〕 この発明において、被測定ＩＣが組み込まれてイナイパ
フォーマンスボードをＩＣテスタに接続した状態で、上
記ノくフオーマンスボードより出力されるボード出力信
号と、予想信号発生手段力）ら′出力される上記ボード
信号０予想信号とが信号比較手段において比較され、そ
の出力信号を基に判定手段により上記ボード出力信号の
良否が判定されるので、上記パフォーマンスボード上の
トラフ。
ルや上記パフォーマンスボードとＩＣテスタのテストヘ
ンドビンとの接触不良等があれば検出されるＯ 〔実施例〕 以下、この発明の実施例図に従って説明する。
ンドビンとの接触不良等があれば検出されるＯ 〔実施例〕 以下、この発明の実施例図に従って説明する。
第１図はこの発明の一実施例を示すＩＣテスタの構成図
である。なお、ｆｉｌ及び（６）〜α４及び口９は従来
装置におけるものと同一である。図Ｇこおし）て、口０
はパフォーマンスボードＯ上に実装されてし）る工Ｃソ
ケノト０褐から出力されるボード出力信号を取り出すた
めのコネクタ、αＧはコネクタ（４）が取り出した上記
ボード出力信号を受けるためのレシーノく、口７）は上
記ボード出力信号とあらかじめ用意された予想信号とを
比較するための比較回路、棹は各ピン毎の比較結果を合
皮するための論理和回路、 ｅｌ！ＩＩは各ビン毎の上
記予想信号を蓄めるためのバノファ、（５）はＩＣテス
タの制御や、上記予想信号の作成及び転送や、論理和回
路の結果の合否を判定するＩＣテスタのＣＰ Ｕである
。ここで、（２）はコネクタ０θ及びレシーバα０から
構成されるボード信号摘出手段、（３）は比較回路ｌ１
１７）から構成される比較手段、（４）はＩＣテスタの
ＣＰ Ｔｌ １５１及び論理和回路印から構成される上
記ボード信号判定手段、■は工ＣテストのＣＰ Ｕ （
５）及びバソファ四から構成される予想信号発生手段で
ある。
である。なお、ｆｉｌ及び（６）〜α４及び口９は従来
装置におけるものと同一である。図Ｇこおし）て、口０
はパフォーマンスボードＯ上に実装されてし）る工Ｃソ
ケノト０褐から出力されるボード出力信号を取り出すた
めのコネクタ、αＧはコネクタ（４）が取り出した上記
ボード出力信号を受けるためのレシーノく、口７）は上
記ボード出力信号とあらかじめ用意された予想信号とを
比較するための比較回路、棹は各ピン毎の比較結果を合
皮するための論理和回路、 ｅｌ！ＩＩは各ビン毎の上
記予想信号を蓄めるためのバノファ、（５）はＩＣテス
タの制御や、上記予想信号の作成及び転送や、論理和回
路の結果の合否を判定するＩＣテスタのＣＰ Ｕである
。ここで、（２）はコネクタ０θ及びレシーバα０から
構成されるボード信号摘出手段、（３）は比較回路ｌ１
１７）から構成される比較手段、（４）はＩＣテスタの
ＣＰ Ｔｌ １５１及び論理和回路印から構成される上
記ボード信号判定手段、■は工ＣテストのＣＰ Ｕ （
５）及びバソファ四から構成される予想信号発生手段で
ある。
次に動作について説明する。この実施例において、被判
定ＩＣを装着しないパフォーマンスボード叫をテストヘ
ッドピン（１０）に接続した状態【こて、パフォーマン
スボード０２の診断用（ハチストプログラムに基づき、
上記ボード出力信号の出力要領にてＩＣソケソト０４）
へボード出力信号を出力する。
定ＩＣを装着しないパフォーマンスボード叫をテストヘ
ッドピン（１０）に接続した状態【こて、パフォーマン
スボード０２の診断用（ハチストプログラムに基づき、
上記ボード出力信号の出力要領にてＩＣソケソト０４）
へボード出力信号を出力する。
又、ＩＣソケソト０→には、レシーバＱｄｌこ接続され
ているコネクタ０θを接続しておき、ＩＣソケント（１
，４１に出力される上記ボード出力信号をコネクタ０θ
及びレシーバα０を介して各比較回路Ｃ１７）の−万の
入力端子に入力する。次に、ＩＣテスタのＣＰ Ｕ ｆ
５）にて作成される上記予想信号’２ ＣＰ ＴＪ ｆ
５）の出力ホトを介し、バソフｒａへ順次転送して行き
ボド出力ビン数分の上記予想信号を蓄え次第、同時に各
比較回路α力の他方の入力端子へ人力する。各比較回路
ｑ′７）において、上記２人力信号の排他論理和を取る
○この各比較回路から出力される比較信号を論理和回路
印にて論理和を取り、１本のエラ信号としｃ Ｐ Ｕ
＋５＋の人力ボードを介しＣＰ Ｕ （５）内部へ取り
込み、上記ボード出力信号と上記予想信号の一致・不一
致の判定を行なう。以上の行程ニヨリパフォーマンスボ
ードＯノの異常をＩＣテスタのＣＰ Ｕ （５）が握把
し、従来の表示手段（図示せず）を用いてユーザーに知
らせることが可能となる０ なお、信号比較手段（３）及び信号判定手段（４）の相
当回路を工Ｃテスタの外部ユニソトとしても上記不具合
をユーザーが握把することが可能である。。
ているコネクタ０θを接続しておき、ＩＣソケント（１
，４１に出力される上記ボード出力信号をコネクタ０θ
及びレシーバα０を介して各比較回路Ｃ１７）の−万の
入力端子に入力する。次に、ＩＣテスタのＣＰ Ｕ ｆ
５）にて作成される上記予想信号’２ ＣＰ ＴＪ ｆ
５）の出力ホトを介し、バソフｒａへ順次転送して行き
ボド出力ビン数分の上記予想信号を蓄え次第、同時に各
比較回路α力の他方の入力端子へ人力する。各比較回路
ｑ′７）において、上記２人力信号の排他論理和を取る
○この各比較回路から出力される比較信号を論理和回路
印にて論理和を取り、１本のエラ信号としｃ Ｐ Ｕ
＋５＋の人力ボードを介しＣＰ Ｕ （５）内部へ取り
込み、上記ボード出力信号と上記予想信号の一致・不一
致の判定を行なう。以上の行程ニヨリパフォーマンスボ
ードＯノの異常をＩＣテスタのＣＰ Ｕ （５）が握把
し、従来の表示手段（図示せず）を用いてユーザーに知
らせることが可能となる０ なお、信号比較手段（３）及び信号判定手段（４）の相
当回路を工Ｃテスタの外部ユニソトとしても上記不具合
をユーザーが握把することが可能である。。
「発明の効果〕
以上のようにこの発明によれば、従来のＩＣテスタの自
己診断において、テストヘッドのデストヘソドビンまで
しか診断できなかったものが、パフォーマンスボード上
の被測定ＩＣソケント、又はコンタクタまでを診断する
ことが可能となった０
己診断において、テストヘッドのデストヘソドビンまで
しか診断できなかったものが、パフォーマンスボード上
の被測定ＩＣソケント、又はコンタクタまでを診断する
ことが可能となった０
第１図はこの発明Ｇこ係る一実施例を示したＩＣテスタ
の構成図、第２図は従来のＩＣテスタの構成図である。 図においで、（１）・・ＩＣテスタ、（２）・・ボード
出力信号摘出手段、（３）・・信号比較手段、（４）・
・・信号一致判定手段、（５）・ＩＣテスタのｃ ｐ
Ｕ 、 （６）・・・テストパターンジエネＶ−夕、
’（７） 、・・タイミングジエネレタ、（８）・・パ
ターンフオーマソタ、 （９１・・・ドライバ、（１０
）・・・デストヘンドピン、０１）・・診断リレー、Ｏ
ノ・・パフォーマンスボード、Ｑ３・・・パフォーマン
スボードの基板、α（１）・ＩＣソケソト、（至）・コ
ネクタ、ａｔｉ−レシーバ、（１７１・比較回路、凹）
・・・論理和回路、Ｏｑ診断回路、■・被測定工Ｃ、＋
２１１・・・バンファ、■・・・予想信号発生手段。 なお、 図中、 同一符号は同一、 または相当部分 を示す。
の構成図、第２図は従来のＩＣテスタの構成図である。 図においで、（１）・・ＩＣテスタ、（２）・・ボード
出力信号摘出手段、（３）・・信号比較手段、（４）・
・・信号一致判定手段、（５）・ＩＣテスタのｃ ｐ
Ｕ 、 （６）・・・テストパターンジエネＶ−夕、
’（７） 、・・タイミングジエネレタ、（８）・・パ
ターンフオーマソタ、 （９１・・・ドライバ、（１０
）・・・デストヘンドピン、０１）・・診断リレー、Ｏ
ノ・・パフォーマンスボード、Ｑ３・・・パフォーマン
スボードの基板、α（１）・ＩＣソケソト、（至）・コ
ネクタ、ａｔｉ−レシーバ、（１７１・比較回路、凹）
・・・論理和回路、Ｏｑ診断回路、■・被測定工Ｃ、＋
２１１・・・バンファ、■・・・予想信号発生手段。 なお、 図中、 同一符号は同一、 または相当部分 を示す。
Claims (1)
- ＩＣの試験用基準信号発生手段を備えたＩＣテスタにお
いて、上記ＩＣとＩＣテスタの内部回路を電気的に接続
するパフォーマンスボードが装着されたとき、上記基準
信号発生手段からの信号を受けて上記パフォーマンスボ
ードから出力されるボード出力信号を取り出すボード信
号摘出手段と、出力予想信号発生手段から出力される上
記ボード出力信号の予想信号と上記ボード出力信号とを
比較して所定の信号を出力する信号比較手段と、この信
号比較手段の出力信号を受け、上記ボード出力信号の良
否を判定する判定手段とを備えたことを特徴とするＩＣ
テスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172143A JPH0337582A (ja) | 1989-07-03 | 1989-07-03 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172143A JPH0337582A (ja) | 1989-07-03 | 1989-07-03 | Ｉｃテスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0337582A true JPH0337582A (ja) | 1991-02-18 |
Family
ID=15936363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172143A Pending JPH0337582A (ja) | 1989-07-03 | 1989-07-03 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0337582A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207066A (ja) * | 2001-01-09 | 2002-07-26 | Advantest Corp | 自己診断回路及びシステムｌｓｉテスタ |
| EP1876458A1 (en) * | 2005-03-30 | 2008-01-09 | Advantest Corporation | Diagnosis program, switching program, test device, and diagnosis method |
| EP1881331A1 (en) * | 2005-05-12 | 2008-01-23 | Advantest Corporation | Testing device, diagnostic program, and diagnostic method |
| JP2008015705A (ja) * | 2006-06-08 | 2008-01-24 | Fuji Electric Retail Systems Co Ltd | 自動販売機 |
| KR100892633B1 (ko) * | 2006-06-09 | 2009-04-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 입력 테스트 회로 및 방법 |
| JP2011017643A (ja) * | 2009-07-09 | 2011-01-27 | Advantest Corp | 試験装置およびその診断方法 |
-
1989
- 1989-07-03 JP JP1172143A patent/JPH0337582A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207066A (ja) * | 2001-01-09 | 2002-07-26 | Advantest Corp | 自己診断回路及びシステムｌｓｉテスタ |
| EP1876458A1 (en) * | 2005-03-30 | 2008-01-09 | Advantest Corporation | Diagnosis program, switching program, test device, and diagnosis method |
| EP1876458A4 (en) * | 2005-03-30 | 2009-01-07 | Advantest Corp | DIAGNOSTIC PROGRAM, SWITCHING PROGRAM, TEST DEVICE, AND DIAGNOSTIC METHOD |
| US7802140B2 (en) | 2005-03-30 | 2010-09-21 | Advantest Corporation | Diagnostic program, a switching program, a testing apparatus, and a diagnostic method |
| EP1881331A1 (en) * | 2005-05-12 | 2008-01-23 | Advantest Corporation | Testing device, diagnostic program, and diagnostic method |
| EP1881331A4 (en) * | 2005-05-12 | 2009-01-07 | Advantest Corp | TEST DEVICE, PROGRAM AND DIAGNOSTIC METHOD |
| KR100949281B1 (ko) * | 2005-05-12 | 2010-03-25 | 가부시키가이샤 어드밴티스트 | 시험 장치, 진단 프로그램 및 진단 방법 |
| JP2008015705A (ja) * | 2006-06-08 | 2008-01-24 | Fuji Electric Retail Systems Co Ltd | 自動販売機 |
| KR100892633B1 (ko) * | 2006-06-09 | 2009-04-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 입력 테스트 회로 및 방법 |
| JP2011017643A (ja) * | 2009-07-09 | 2011-01-27 | Advantest Corp | 試験装置およびその診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055661A (en) | System configuration and methods for on-the-fly testing of integrated circuits | |
| JP2004522169A (ja) | 電子回路最適並列検査アクセス方法及び装置 | |
| US5621741A (en) | Method and apparatus for testing terminal connections of semiconductor integrated circuits | |
| US4183459A (en) | Tester for microprocessor-based systems | |
| EP0849678B1 (en) | A system and method for testing electronic devices | |
| JPH0337582A (ja) | Ｉｃテスタ | |
| EP0120446A2 (en) | Digital equipment tester | |
| JP2000074997A (ja) | Ｉｃ試験装置及び複合ｉｃ試験装置 | |
| US4692691A (en) | Test system for keyboard interface circuit | |
| US6986087B2 (en) | Method and apparatus for improving testability of I/O driver/receivers | |
| JPH1164454A (ja) | 半導体試験装置用同時測定制御回路 | |
| JP2001265616A (ja) | モニタードバーンインテスト装置及びマイクロコンピュータのモニタードバーンインテスト方法 | |
| JP2585839Y2 (ja) | 半導体試験装置 | |
| JP2003513287A (ja) | スキャンテストポイント監視システムおよび方法 | |
| JPS6057947A (ja) | 半導体測定装置 | |
| JP3066072U (ja) | 半導体試験装置 | |
| JP2002243811A (ja) | Ｉｃテスタ | |
| JP2595263B2 (ja) | テストパターン自動作成方式 | |
| JPS62150183A (ja) | Ｌｓｉテスタ− | |
| JP2000097994A (ja) | 半導体試験装置 | |
| JP3594137B2 (ja) | Ｉｃテスタ | |
| JP2983109B2 (ja) | 抵抗検査装置 | |
| JPH0921846A (ja) | 検査装置 | |
| JPS62128169A (ja) | 半導体装置 | |
| JPH0637158A (ja) | 半導体試験装置のハンドラの被測定半導体番号確認方法およびこの方法を採用した半導体同時測定方法 |