JP2585839Y2 - 半導体試験装置 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は、半導体集積回路等とい
った半導体装置の電気的特性試験等を行うための半導体
試験装置、特に試験装置本体（テスタ）と、それに接続
される自動ハンドリング装置等の外部接続機器とで構成
される半導体試験装置に関するものである。

【０００２】

【従来の技術】図２は、従来の半導体試験装置の一構成
例を示す概略のブロック図である。この半導体試験装置
は、複数の外部接続用ピン１ａを有する半導体集積回路
等の半導体装置１に対する電気的特性試験等を行う装置
であり、試験装置本体であるテスタ１０と、外部接続機
器、例えば自動ハンドリング装置（以下、ハンドラとい
う）２０とを備え、それらが制御ケーブル３０及び信号
ケーブル４０によって相互に接続されている。制御ケー
ブル３０は、テスト開始信号ＴＳ、テスト終了信号Ｔ
Ｅ、パス信号（合格信号）ＰＳ、フェイル信号（失敗信
号）ＦＬ、及びダブリュテスト信号ＷＴＳを伝送する機
能を有している。

【０００３】テスタ１０は、該テスタ全体をプログラム
制御する中央処理装置（以下、ＣＰＵという）１１と、
該ＣＰＵ１１によって制御されるテスト系回路１２及び
外部接続機器制御系回路１３とを、備えている。テスト
系回路１２は、半導体装置１に対する各種のテスト信号
を出力すると共に、その半導体装置１の試験結果から良
品／不良品の判定等を行う機能を有している。外部接続
機器制御系回路１３は、外部接続機器であるハンドラ２
０を制御して半導体装置１に対する電気的特性試験等を
実施させる機能を有している。ハンドラ２０は、テスタ
１０によって制御され試験対象となる半導体装置１のピ
ン１ａと電気的に接触する接触部（コンタクト部）２１
を有し、そのテスタ１０から送られてくるテスト信号を
該半導体装置１に供給して試験動作を実施し、その試験
結果を該テスタ１０へ送り、さらに良品／不良品の分類
等を行う機能を有している。

【０００４】次に、半導体装置１に対する試験動作を説
明する。まず、ハンドラ２０の接触部２１に試験対象と
なる半導体装置１がセットされると、通常、そのハンド
ラ２０よりテスト開始信号ＴＳが出力され、それが制御
ケーブル３０を介してテスタ１０内の制御系回路１３へ
送られる。テスタ１０では、テスト開始信号ＴＳを受信
すると、試験動作を開始し、テスト系回路１２からテス
ト信号が出力され、それが信号ケーブル４０を介してハ
ンドラ２０へ送られ、接触部２１を介して半導体装置１
へ供給される。これにより、半導体装置１はテスト信号
に基づく動作を行い、その動作結果である試験結果を接
触部２１、信号ケーブル４０を介してテスタ１０内のテ
スト系回路１２へ送る。ＣＰＵ１１は、試験が終了する
と、半導体装置１が良品か、あるいは不良品かを判定す
る。良品の場合、制御系回路１３は、テスト終了信号Ｔ
Ｅとパス信号ＰＳを制御ケーブル３０を介してハンドラ
２０へ送信する。ハンドラ２０は、接触部２１にセット
されている半導体装置１を良品分類する。

【０００５】これに対し、半導体装置１が不良品の場
合、テスタ１０はハンドラ２０からのダブリュテスト信
号ＷＴＳを確認し、該ハンドラ２０がダブルコンタクト
モード（二重接触モード）に設定されているか否かを確
認する。ダブルコンタクトモードに設定されていない場
合、テスタ１０内の制御系回路１３はテスト終了信号Ｔ
Ｅとフェイル信号ＦＬを制御ケーブル３０を介してハン
ドラへ送る。これにより、ハンドラ２０は接触部２１に
セットされている半導体装置１を不良品分類する。一
方、ダブルコンタクトモードに設定されている場合、テ
スタ１０内の制御系回路１３は、テスト終了信号ＴＥと
フェイル信号ＦＬを制御ケーブル３０を介してハンドラ
２０へ送信する。ハンドラ２０は、接触部２１にセット
されている半導体装置１を再度、セットし直し、テスト
開始信号ＴＳを制御ケーブル３０を介してテスタ１０内
の制御系回路１３へ再送する。これにより、テスタ１０
は、再度、半導体装置１に対してテスト信号を供給して
試験を実行する。再試験が終了すると、テスタ１０内の
制御系回路１３は、テスト終了信号ＴＥと、試験結果に
基づくパス信号ＰＳまたはフェイル信号ＦＬとを、制御
ケーブル３０を介してハンドラ２０へ再送する。ハンド
ラ２０は、受信したパス信号ＰＳまたはフェイル信号Ｆ
Ｌに基づき、接触部２１にセットされている半導体装置
１の良品／不良品分類の動作を行う。

【０００６】

【考案が解決しようとする課題】しかしながら、上記構
成の装置では、接触部２１における半導体装置１のピン
１ａとの接触不良により、２回連続不良が発生すると、
試験対象である半導体装置１が強制的に不良品として扱
われてしまい、歩留りを低下させるという問題があり、
それを解決することが困難であった。本考案は、前記従
来技術が持っていた課題として、接触部の接触不良によ
る誤判定に基づく歩留りの低下という点について解決し
た半導体試験装置を提供するものである。

【０００７】

【課題を解決するための手段】本考案は、前記課題を解
決するために、試験装置本体とそれに接続された外部接
続機器とを備えた半導体試験装置において、次のような
手段を設けている。ここで、試験装置本体は、複数の外
部接続用ピンを持つ半導体装置に対するテスト信号を出
力すると共に、その半導体装置の試験結果から良品／不
良品の判定を行う機能を有している。また、外部接続機
器は、前記試験装置本体により制御される接触部を有
し、該接触部が接触動作によって前記半導体装置のピン
と接触し、該接触部を介して前記テスト信号を前記半導
体装置に供給して試験動作を実施し、その試験結果を前
記試験装置本体へ送る機能を有している。このような従
来の半導体試験装置において、１回目と２回目の各試験
における不良ピン箇所を比較し、その比較結果が不一致
のときには指定回数まで、前記外部接続機器の再抵触動
作及び再試験動作を実施する手段を設けている。

【０００８】

【作用】本考案によれば、以上のように半導体試験装置
を構成したので、外部接続機器にセットされた半導体装
置に対する１回目の試験動作において、良品と判定され
たときには、その半導体装置が良品分類される。これに
対して１回目の試験動作において不良品と判定されたと
きには、２回目の試験動作が実施される。そして、１回
目の試験の不良ピン箇所と２回目の試験の不良ピン箇所
との一致／不一致の比較が行われ、一致のときには試験
対象の半導体装置に対して特性不良と見なして不良品分
類される。

【０００９】これに対して比較結果が不一致、つまり１
回目と２回目の不良ピンが異なるときには、接触部の接
触不良であると判断し、指定した回数まで、試験装置本
体及び外部接続機器による半導体装置の再接触動作と再
試験動作を行い、その間に良品と判定された試験装置は
良品分類される。これにより、接触部の接触不良による
良品／不良品の誤判定を防止し、歩留りの向上が図れ
る。従って、前記課題を解決できるのである。

【００１０】

【実施例】第１の実施例 図１は、本考案の第１の実施例を示す半導体試験装置の
概略の構成ブロック図である。この半導体試験装置は、
従来と同様に、複数の外部接続用ピン１ａを有する半導
体集積回路等の半導体装置１に対する電気的特性試験等
を行うもので、試験装置本体であるテスタ５０と、該テ
スタ５０の制御によって半導体装置１に対する試験動作
を実施する外部接続機器（例えば、ハンドラ）６０とを
備え、それらが制御ケーブル７０及び信号ケーブル８０
で相互に接続されている。制御ケーブル７０は、テスト
開始信号ＴＳ、テスト終了信号ＴＥ、パス信号ＰＳ、フ
ェイル信号ＦＬ、及び再コンタクト信号ＲＣを伝送する
機能を有している。

【００１１】テスタ５０は、従来と同様に、テスタ全体
をプログラム制御するＣＰＵ５１と、該ＣＰＵ５１によ
って制御されるテスト系回路５２及び外部接続機器制御
系回路５３とを備えている。テスト系回路５２は、試験
対象となる半導体装置１に対するテスト信号の出力、該
半導体装置１の試験結果からその良品／不良品の判定等
を行う機能を有している。外部接続機器制御系回路５３
は、ハンドラ６０を制御して試験動作を実行させる機能
を有している。このテスタ５０には、新たに、再試験回
数を設定するための再試験回数設定レジスタ５４と、再
試験の数を計数（カウント）する再試験カウンタ５５
と、１回目の試験時の不良ピン１ａの箇所を記憶する不
良ピンレジスタ５６と、２回目の試験時の不良ピン１ａ
の箇所を記憶する不良ピンレジスタ５７とが設けられ、
それらがＣＰＵ５１によって制御されるようになってい
る。また、ハンドラ６０は、従来と同様に、半導体装置
１をセットするための接触部６１を有し、テスタ５０の
制御によって該半導体装置１に対する接触動作及び試験
動作を実施する機能を有している。

【００１２】次に、半導体装置１に対する試験動作を説
明する。まず、テスタ５０のモニタから、何回まで再試
験を行うかを設定し、その値を再試験回数設定レジスタ
５４に格納する。試験対象となる半導体装置１をハンド
ラ６０内の接触部６１にセットすると、該ハンドラ６０
よりテスト開始信号ＴＳが出力され、それが制御ケーブ
ル７０を介してテスタ５０内の制御系回路５３へ送信さ
れる。これにより、テスタ５０は、試験動作を開始し、
ＣＰＵ５１により制御されるテスト系回路５２から各種
のテスト信号が出力され、そのテスト信号が信号ケーブ
ル８０を介してハンドラ６０へ送信され、該テスト信号
によって接触部６１にセットされた半導体装置１に対す
る試験動作が実施される。試験動作の試験結果は、信号
ケーブル８０を介してテスタ５０内のテスト系回路５２
へ送信される。

【００１３】試験結果が良品の場合、テスタ５０内の制
御系回路５３からパス信号ＰＳとテスト終了信号ＴＥが
出力され、それが制御ケーブル７０を介してハンドラ６
０へ送信される。これにより、ハンドラ６０は半導体装
置１を良品分類する。逆に試験結果が不良品の場合、テ
スタ５０はまずどの箇所のピン１ａが不良になったかを
不良ピンレジスタ５６に格納し、再試験カウンタ５５の
内容をインクリメント（増分）する。その後、テスタ５
０内の制御系回路５３からテスト終了信号ＴＥと再コン
タクト信号ＲＣを出力し、それを制御ケーブル７０を介
してハンドラ６０へ送信する。ハンドラ６０では、接触
部６１にセットされた半導体装置を再セットする動作を
行った後、テスタ５０に対してテスト開始信号ＴＳを再
送する。これにより、テスタ５０は再び半導体装置１に
対する試験動作を開始する。

【００１４】２回目の試験結果が良品の場合、テスタ５
０及びハンドラ６０は１回目の良品と同じ動作を行った
後、該テスタ５０内の再試験カウンタ５５の内容を
“１”に設定すると共に、不良ピンレジスタ５６の内容
をクリアする。これに対し、２回目の試験結果が不良品
の場合、テスタ５０では不良箇所のピン１ａの番号を不
良ピンレジスタ５７へ格納した後、ＣＰＵ５１によって
不良ピンレジスタ５６と５７の内容を比較する。比較結
果が一致の場合、試験対象の半導体装置１を不良品とし
て取り扱い、テスタ５０内の制御系回路５３からハンド
ラ６０に対し、テスト終了信号ＴＥとフェイル信号ＦＬ
を送信する。これにより、ハンドラ６０は半導体装置１
を不良品分類する。

【００１５】前記比較結果が不一致の場合、テスタ５０
では再試験カウンタ５５の内容をインクリメントし、制
御系回路５３からハンドラ６０に対し、テスト終了信号
ＴＥと再コンタクト信号ＲＣを送信する。これによって
ハンドラ６０は、接触部６１にセットされた半導体装置
１を再セットする動作を行った後、テスタ５０の制御系
回路５３に対し、テスト開始信号ＴＳを再送する。テス
タ５０は、再び試験を開始する。その試験結果によって
不良品となった場合、テスタ５０は再試験回数設定レジ
スタ５４の内容と再試験カウンタ５５の内容とが一致す
るまで、前記の動作を繰り返す。最終的に不良品と判定
された半導体装置１は、ハンドラ６０で不良品分類され
る。また、良品と判定された場合、ハンドラ６０で良品
分類される。そして、テスタ５０では再試験カウンタ５
５の内容を“１”に設定すると共に、不良ピンレジスタ
５６，５７の内容をクリアし、次の測定対象となる半導
体装置１の試験を開始する。

【００１６】この第１の実施例では、１回目の試験結果
による不良ピン１ａ箇所と２回目の試験結果による不良
ピン１ａ箇所とを比較し、その比較結果により、指定回
数まで再試験を実施するようにしたので、接触部６１の
接触不良により、良品を不良品として誤判定することに
よって歩留り低下を起していたのを、的確に防止でき
る。

【００１７】第２の実施例 図３は、本考案の第２の実施例を示す半導体試験装置の
概略の構成ブロック図であり、第１の実施例を示す図１
中の要素と共通の要素には共通の符号が付されている。
この半導体試験装置は、図１のテスタ５０及びハンドラ
６０と構成の異なるテスタ５０Ａ及びハンドラ６０Ａを
設け、そのテスタ５０Ａとハンドラ６０Ａとを制御ケー
ブル７０及び信号ケーブル８０で相互に接続している。
制御ケーブル７０は、図１と多少異なり、テスト開始信
号ＴＳ、テスト終了信号ＴＥ、パス信号ＰＳ、フェイル
信号ＦＬ、処理終了信号ＥＤ、及び不良ピン情報信号Ｐ
Ｎを伝送する機能を有している。

【００１８】テスタ５０Ａは、図１に示すテスタ５０内
のレジスタ５４，５６，５７を省略した構成とほぼ同一
であり、それらの省略したレジスタをハンドラ６０Ａ側
に設けている。ハンドラ６０Ａは、図１と同様の接触部
６１を備える他に、該ハンドラ全体をプログラム制御す
るＣＰＵ６２と、該ＣＰＵ６２によって制御される制御
部６３、再試験回数設定レジスタ６４、再試験カウンタ
６５、不良ピンレジスタ６６，６７、及びインタフェー
ス６８とを、有している。制御部６３は、接触部６１の
動作を制御する機能を有している。再試験回数設定レジ
スタ６４、再試験カウンタ６５、及び不良ピンレジスタ
６６，６７は、図１に示すテスタ５０内のレジスタとほ
ぼ同様の機能を有し、それらがハンドラ６０Ａ内のＣＰ
Ｕ６２で制御されるようになっている点のみが異なる。
インタフェース６８は、テスタ５０Ａ内の制御系回路５
３との間で各種の制御信号を制御ケーブル７０を介して
送受信する機能を有している。

【００１９】次に、試験対象となる半導体装置１に対す
る試験動作を説明する。まず、ハンドラ６０Ａのモニタ
から、何回まで再試験を行うかを設定し、その値を該ハ
ンドラ６０Ａ内の再試験回数設定レジスタ６４に格納す
る。ハンドラ６０Ａ内の接触部６１に、試験対象となる
半導体装置１をセットし、インタフェース６８よりテス
ト開始信号ＴＳが出力され、それが制御ケーブル７０を
介してテスタ５０Ａ内の制御系回路５３へ送信される。
テスタ５０Ａは、試験動作を開始し、テスト系回路５２
から各種のテスト信号を信号ケーブル８０を介してハン
ドラ６０Ａへ送信し、そのテスト信号によって半導体装
置１に対する試験動作が実施される。

【００２０】試験結果が良品の場合、テスタ５０Ａ内の
制御系回路５３からハンドラ６０Ａに対し、パス信号Ｐ
Ｓとテスト終了信号ＴＥが送信される。これにより、ハ
ンドラ６０Ａは、制御部６３によって半導体装置１を良
品分類する。逆に試験結果が不良品の場合、テスタ５０
Ａ内の制御系回路５３からハンドラ６０Ａ内のインタフ
ェース６８へ、テスト終了信号ＴＥ、フェイル信号Ｆ
Ｌ、及び不良ピン情報信号ＰＮを制御ケーブル７０を介
して送信する。ハンドラ６０Ａでは、再テストモード
（再試験モード）に設定されていなければ、インタフェ
ース６８から処理終了信号ＥＤをテスタ５０Ａへ送信す
ると共に、半導体装置１を不良品分類する。テスタ５０
Ａでは、処理終了信号ＥＤを受信すると、ＣＰＵ５１の
制御によって不良品数のカウントを行う。

【００２１】一方、ハンドラ６０Ａが再テストモードに
設定されている場合、ハンドラ６０Ａ内のインタフェー
ス６８では、テスタ５０Ａ内の制御系回路５３から不良
ピン情報信号ＰＮを受信し、それを不良ピンレジスタ６
６に格納し、再試験カウンタ６５をインクリメントし、
接触部６１にセットされた試験対象の半導体装置１を再
セットした後、テスト開始信号ＴＳを制御ケーブル７０
を介してテスタ５０Ａ内の制御系回路５３へ送信する。
テスタ５０Ａでは、２回目の試験動作を開始する。２回
目の試験結果が良品の場合、テスタ５０Ａ及びハンドラ
６０Ａは１回目の良品の場合と同じ動作をした後、該ハ
ンドラ６０Ａでは再試験カウンタ６５を“１”にすると
共に、不良ピンレジスタ６６をクリアする。２回目の試
験結果が不良品の場合、テスタ５０Ａ内の制御系回路５
３からハンドラ６０Ａ内のインタフェース６８へ、テス
ト終了信号ＴＥ、フェイル信号ＦＬ、及び不良ピン情報
信号ＰＮが送信される。すると、ハンドラ６０Ａは、受
信した不良ピン情報信号ＰＮを不良ピンレジスタ６７へ
格納した後、ＣＰＵ６２によって不良ピンレジスタ６６
と６７の内容が比較される。

【００２２】比較結果が一致の場合、測定対象の半導体
装置１を不良品として取り扱い、ハンドラ６０Ａ内のイ
ンタフェース６８からテスタ５０Ａ内の制御系回路５３
へ、処理終了信号ＥＤを送信すると共に、該ハンドラ６
０Ａでは半導体装置１を不良品分類し、再試験カウンタ
６５の内容を“１”に設定すると共に、不良ピンレジス
タ６６，６７の内容をクリアする。テスタ５０Ａでは、
処理終了信号ＥＤを受信すると、ＣＰＵ５１の制御によ
って不良品数のカウントを行う。前記比較結果が不一致
の場合、ハンドラ６０Ａでは再試験カウンタ６５の内容
をインクリメントすると共に、接触部６１にセットされ
た半導体装置１の再セット動作を行う。その後、ハンド
ラ６０Ａ内のインタフェース６８はテスタ５０Ａ内の制
御系回路５３に対し、テスト開始信号ＴＳを送信する。
これにより、テスタ５０Ａは再び試験動作を開始する。

【００２３】この試験結果によって不良品となった場
合、ハンドラ６０Ａ内の再試験回数設定レジスタ６４の
内容と再試験カウンタ６５の内容とが一致するまで、前
記の動作を行い、最終的に不良品となったときに、該ハ
ンドラ６０Ａが半導体装置１を不良品分類し、テスタ５
０Ａに対して処理終了信号ＥＤを送信する。テスタ５０
Ａは、処理終了信号ＥＤを受信すると、ＣＰＵ５１の制
御によって不良品数のカウントを行う。これに対して良
品と判定された場合、前記と同様の動作を行う。そし
て、ハンドラ６０Ａでは再試験カウンタ６５の内容を
“１”に設定すると共に、不良ピンレジスタ６６，６７
の内容をクリアし、次の測定対象となる半導体装置１を
接触部６１にセットし、前記と同様の動作を繰り返す。

【００２４】この第２の実施例では、テスタ５０Ａから
１回目と２回目の試験結果をハンドラ６０Ａへ送信し、
その試験結果に基づき、該ハンドラ６０Ａで指定した回
数まで再接触動作及び再試験動作を行うようにしたの
で、第１の実施例と同様に、接触部６１の接触不良に基
づく誤判定をなくし、歩留りを向上できる。なお、本発
明は上記実施例に限定されず、例えば、図１あるいは図
３のレジスタ５４，５６，５７または６４，６６，６７
を他の記憶手段で構成したり、再試験カウンタ５５をＣ
ＰＵ５１のプログラムで構成したり、あるいは再試験カ
ウンタ６５をＣＰＵ６２のプログラムで構成してもよ
い。さらに、ＣＰＵ５１あるいは６２を他の制御回路で
構成したり、本発明をハンドラ６０，６０Ａに代えて他
の外部接続機器に適用する等、種々の変形が可能であ
る。

【００２５】

【考案の効果】以上詳細に説明したように、本考案によ
れば、１回目のテスト結果による不良ピン箇所と２回目
のテスト結果による不良ピン箇所とを比較し、その比較
結果に基づき、指定回数まで再試験を実施するようにし
たので、接触部の接触不良に基づく良品と不良品の誤判
定を的確に防止でき、歩留りを向上できる。しかも、従
来の装置に簡単な手段を付加するのみで実現可能である
ため、回路規模の増大を防止できる。

【図面の簡単な説明】

【図１】本考案の第１の実施例を示す半導体試験装置の
概略の構成ブロック図である。

【図２】従来の半導体試験装置の概略の構成ブロック図
である。

【図３】本考案の第２の実施例を示す半導体試験装置の
概略の構成ブロック図である。

【符号の説明】

１ 半導体装置 １ａ ピン ５０，５０Ａ テスタ ５１，６２ ＣＰＵ ５２ テスト系回路 ５３ 外部接続機器制御系回
路 ５４，６４ 再試験回数設定レジス
タ ５５，６５ 再試験カウンタ ５６，５７，６６，６７ 不良ピンレジスタ ６０，６０Ａ ハンドラ ６１ 接触部 ６３ 制御部 ６８ インタフェース ７０ 制御ケーブル ８０ 信号ケーブル

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 複数の外部接続用ピンを持つ半導体装置
   に対するテスト信号を出力すると共に、その半導体装置
   の試験結果から良品／不良品の判定を行う試験装置本体
   と、 前記試験装置本体により制御される接触部を有し、該接
   触部が接触動作によって前記半導体装置のピンと接触
   し、該接触部を介して前記テスト信号を前記半導体装置
   に供給して試験動作を実施し、その試験結果を前記試験
   装置本体へ送る外部接続機器とを、 備えた半導体試験装置において、 １回目と２回目の各試験における不良ピン箇所を比較
   し、その比較結果が不一致のときには指定回数まで、前
   記外部接続機器の再抵触動作及び再試験動作を実施する
   手段を、設けたことを特徴とする半導体試験装置。