KR100935944B1 - 다중 소켓그룹 기반의 디바이스 테스트 방법 - Google Patents

다중 소켓그룹 기반의 디바이스 테스트 방법 Download PDF

Info

Publication number
KR100935944B1
KR100935944B1 KR1020080130926A KR20080130926A KR100935944B1 KR 100935944 B1 KR100935944 B1 KR 100935944B1 KR 1020080130926 A KR1020080130926 A KR 1020080130926A KR 20080130926 A KR20080130926 A KR 20080130926A KR 100935944 B1 KR100935944 B1 KR 100935944B1
Authority
KR
South Korea
Prior art keywords
socket group
test
devices
handler
socket
Prior art date
Application number
KR1020080130926A
Other languages
English (en)
Inventor
이민재
Original Assignee
(주) 제노맥스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 제노맥스 filed Critical (주) 제노맥스
Priority to KR1020080130926A priority Critical patent/KR100935944B1/ko
Application granted granted Critical
Publication of KR100935944B1 publication Critical patent/KR100935944B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

디바이스의 테스트에 소요되는 시간을 최소화할 수 있는 다중 소켓그룹 기반의 디바이스 테스트 방법이 개시된다. 본 발명에 따른 테스트 방법은, 다중 소켓그룹을 가지는 테스트 장치를 통한 테스트 방법으로서, 제1소켓그룹에 장착된 디바이스의 테스트 결과가 불량으로 판별된 경우 상기 제1소켓그룹에 재차 전류를 인가하며 테스트를 반복함과 동시에 핸들러에 의해 상기 제1소켓그룹이 아닌 다른 제2소켓그룹에 테스트하려고 하는 복수 개의 디바이스를 장착하고, 제2소켓그룹에 대한 테스트를 수행하는 과정으로 이루어진다.
Figure R1020080130926
디바이스, 테스트, 소켓, 핸들러

Description

다중 소켓그룹 기반의 디바이스 테스트 방법{Method of Testing Devices Based On Multi Socket Groups}
본 발명은 디바이스 테스트 방법에 관한 것으로서, 보다 상세하게는 다중 소켓그룹을 이용하여 테스트 소요시간을 단축시킬 수 있는 다중 소켓그룹 기반의 디바이스 테스트 방법에 관한 것이다.
일반적으로, 생산이 완료된 디바이스(device)는, 전기적인 특성을 테스트하는 과정을 거치게 된다. 그리고, 이러한 테스트는 핸들러에 의해 디바이스를 흡착하여 테스트용 소켓으로 이송시키고 테스트가 완료된 디바이스를 소켓 내에서 다음 트레이로 이송시키는 과정을 거치게 된다.
도 1을 참조하여, 종래 테스트 장치의 기본적인 구성에 대해 설명하기로 한다.
종래 테스트 장치(10)는 회로기판(12) 상에 복수 개의 소켓(14)이 일정 간격으로 배치되어 있으며, 각각의 소켓(14)에는 디바이스(D)가 삽입되는 삽입홀(14a)이 형성되어 있다. 도 1은 상기 회로기판(12) 상에 총 4개의 소켓(14)이 배치된 형태를 예시하고 있다.
한편, 상기 회로기판(12) 상에는 상기 복수 개의 소켓(14) 각각에 대응되는 커넥터(16)가 구비되어 있다. 그리고, 상기 커넥터(16) 각각은 이에 대응되는 소켓(14)과, 회로기판(12) 상에 인쇄된 연결회로(미도시)에 의해 전기적으로 연결된다.
이에 따라, 상기 복수 개의 소켓(14) 각각에 삽입된 디바이스(D)에 전류가 인가되고 이에 따른 테스트 결과는, 연결회로와 커넥터(16)에 끼워진 전송선을 거쳐 소정의 프로세서에 전달되게 된다.
상기 커넥터(16) 각각이 측부에는 전송선(미도시)이 삽인된 후 연결상태를 고정시키기 위한 고정 후크(18)가 구비되어 있다.
도시되지는 않았지만, 디바이스(D)를 이송시켜 상기 소켓(14)에 디바이스(D)를 로딩하거나 언로딩하기 위해 핸들러(미도시)가 구비되며, 이러한 핸들러는 로딩, 양호 디바이스의 언로딩, 불량 디바이스의 제거 용도로, 상기 소켓 개수에 대응되는 피커가 각각의 용도 별로 구비되는 것이 일반적이다. 즉, 도 1과 같은 경우, 로딩용 피커가 4개, 양호 디바이스의 언로딩용 피커가 4개, 불량 디바이스 제거용 피커가 4개씩 각각 구비된다.
다음으로, 도 2를 참조하여, 도 1의 테스트 장치를 통한 구체적인 테스트 과정을 설명한다.
테스트를 위해, 먼저 핸들러에 의해 테스트하려고 하는 복수 개의 디바이스(D)를 다수 개의 소켓(14)로 이루어진 소켓그룹에 장착한다(S1). 도 1과 같은 경우, 총 4개의 디바이스(D)를 핸들러의 로딩 피커를 통해 4개의 소켓(14) 각각에 장착하게 된다.
다음으로, 소켓그룹에 장착된 복수 개의 디바이스(D)에 전류를 인가하고 이에 따른 테스트 결과를, 커넥터(16)에 연결된 전송선에 의해 소정의 프로세서에 전달한다(S3).
소켓그룹에 장착된 모든 디바이스(D)의 테스트 결과가 양호로 판별되면(S5), 곧바로 핸들러에 의해 소켓그룹에 장착된 모든 디바이스(D)를 양호 트레이로 이송하게 된다(S7). 이 경우, 상기 핸들러 상에 구비된 양호 디바이스 언로딩용 피커에 의해 디바이스(D)를 흡착하여 양호 트레이로 이송시킨다.
하지만, 4개의 디바이스 중 어느 하나라도 불량으로 판별된 경우에는(S5), 다시 전류를 인가하고 테스트를 반복한다(S9, S3).
이러한 테스트 반복은 2 ~ 5회 정도 하는 것이 일반적이다. 따라서, 도 2에서의 "N" 값은 테스트 반복회수를 나타내며, 2 ~ 5로 정의될 수 있다.
설정된 반복 회수만큼 테스트를 하여도, 계속해서 불량으로 판별된 디바이스(D)가 존재하는 경우, 핸들러에 의해 불량으로 판별된 디바이스(D)는 제거 트레이로 이송하고, 양호로 판별된 디바이스(D)는 양호 트레이로 이송하게 된다.
이 경우, 핸들러는 양호로 판별된 디바이스(D)는 해당 언로딩 피커에 의해 흡착하여 양호 트레이로 이송하고, 불량으로 판별된 디바이스(D)는 불량 디바이스 제거용 피커에 의해 흡착하여 제거 트레이로 이송하게 된다.
하지만, 상술한 바와 같은 종래 디바이스 테스트 방법은, 디바이스 중 어느 하나가 불량으로 판별된 경우 테스트와 완료될 때까지 핸들러가 대기할 수 밖에 없 어 이에 따른 테스트 소요시간이 늘어나는 문제점이 있었다.
즉, 디바이스가 불량으로 판별된 경우, 2 ~ 5회 정도 반복 테스트를 실시하게 되면서, 핸들러는 반복 테스트 과정 동안 계속해서 대기하는 문제점이 있었다. 따라서, 핸들러의 이송 용량을 효율적으로 활용하지 못하게 되고, 디바이스 불량에 따른 반복 테스트 때마다 테스트 시간이 연장되는 결과를 초래하였다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 디바이스의 테스트에 소요되는 시간을 최소화할 수 있는 다중 소켓그룹 기반의 디바이스 테스트 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은, 디바이스의 불량에 따른 반복 테스트 과정에서도 핸들러가 무작정 대기하지 않고 또 다른 디바이스 이송을 수행하여 핸들러의 이송용량을 최대한 활용하여 단위시간당 디바이스 테스트량을 증대시킬 수 있는 다중 소켓그룹 기반의 디바이스 테스트 방법을 제공하기 위한 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 테스트 방법은, 다중 소켓그룹을 가지는 테스트 장치를 통한 테스트 방법으로서, 핸들러에 의해 테스트하려고 하는 복수 개의 디바이스를 제1소켓그룹에 장착하는 단계, 상기 제1소켓그룹에 장착된 복수 개의 디바이스에 전류를 인가하고 이에 따른 테스트 결과를 프로세서에 전달하는 단계, 상기 제1소켓그룹에 장착된 디바이스의 테스트 결과가 불량 으로 판별된 경우 상기 제1소켓그룹에 재차 전류를 인가하며 테스트를 반복하는 단계, 상기 제1소켓그룹의 테스트를 반복함과 동시에 상기 핸들러에 의해 상기 제1소켓그룹이 아닌 다른 제2소켓그룹에 테스트하려고 하는 복수 개의 디바이스를 장착하는 단계 및 상기 제2소켓그룹에 장착된 복수 개의 디바이스에 전류를 인가하고 이에 따른 테스트 결과를 상기 프로세서에 전달하는 단계를 수행한다.
그리고, 상기 제2소켓그룹에 장착된 디바이스의 테스트 결과가 불량으로 판별된 경우 상기 제2소켓그룹에 재차 전류를 인가하여 테스트를 반복하는 단계를 더 수행할 수 있다.
또한, 상기 제2소켓그룹에 장착된 디바이스의 테스트 결과가 불량으로 판별된 경우 상기 제2소켓그룹에 재차 전류를 인가하여 테스트를 반복하는 단계는, 상기 제2소켓그룹의 테스트를 반복함과 동시에 상기 핸들러에 의해 상기 제2소켓그룹이 아닌 다른 소켓그룹에 테스트하려고 하는 복수 개의 디바이스를 장착하는 단계를 포함하여 이루어질 수 잇다.
이와 함께, 상기 제2소켓그룹에 장착된 디바이스의 테스트 결과가 양호로 판별된 경우, 핸들러에 의해 테스트하려고 하는 복수 개의 디바이스를 제1소켓그룹 또는 제2소켓그룹에 장착하는 단계를 더 수행하도록 구성이 가능하다.
한편, 상기 복수 개의 디바이스를 제1소켓그룹 또는 제2소켓그룹에 장착하는 단계에서, 상기 복수 개의 디바이스를 제1소켓그룹에 장착할 경우는, 상기 제1소켓그룹에 1회 이상 전류를 인가하며 테스트를 반복하는 단계가 끝난 후로 설정될 수 있다.
그리고, 상기 다중 소켓그룹은 제1소켓그룹 및 제2소켓그룹의 한 쌍의 소켓그룹으로 이루어질 수 있다.
상기의 구성을 가지는 본 발명에 따른 테스트 방법은 다음과 같은 효과가 있다.
첫째, 본 발명은 디바이스의 테스트에 소요되는 시간을 최소화할 수 있는 효과가 있다.
특히, 제1소켓그룹에 장착된 디바이스의 테스트 결과가 불량으로 판별된 경우, 상기 제1소켓그룹에 재차 전류를 인가하며 테스트를 반복함과 동시에 핸들러에 의해 제2소켓그룹에 대한 테스트를 수행함으로써, 다중의 소켓에서 동시적인 테스트가 가능하여 전체 디바이스의 테스트에 소요되는 시간을 최소화할 수 있게 된다.
둘째, 디바이스의 불량에 따른 반복 테스트 과정에서도 핸들러가 무작정 대기하지 않고 또 다른 디바이스 이송을 수행하여 핸들러의 이송용량을 최대한 활용하여 단위시간당 디바이스 테스트량을 증대시킬 수 있는 효과가 있다.
즉, 제1 소켓그룹에 대해 반복 테스트가 이루어짐과 동시에, 핸들러는 제2소켓그룹에 디바이스를 이송하도록 하여, 핸들러 대기 시간을 최소화하고 전체 디바이스의 테스트에 소요되는 시간을 최소화할 수 있는 이점이 있다.
이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성 에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.
도 3을 참조하여, 본 발명의 일 실시예에 따른 테스트 장치(100)의 기본적인 구성을 설명하면 다음과 같다.
본 실시예에 따른 테스트 장치(100)는, 도 1에서 상술한 테스트 장치(100)가 베이스(110) 상에서 좌우 양측에 대칭적으로 배치된 형태로 이루어진다.
구체적으로, 상기 베이스(110) 상에 회로기판(122,132)이 좌우 양측에 배치되고, 각각의 회로기판(122,132) 상에는 복수 개의 소켓(124,134)이 일정 간격으로 배치되어 있다.
그리고, 각각의 소켓(124,134)에는 디바이스(D)가 삽입되는 삽입홀(124a, 134a)이 형성되어 있다. 도 3은 한 쌍의 회로기판(122,132) 각각에 4개의 소켓(124,134)이 배치된 형태를 예시하고 있다.
또한, 상기 회로기판(122,132) 상에는 상기 복수 개의 소켓(124,134) 각각에 대응되는 커넥터(126, 136)가 구비되어 있다. 그리고, 상기 커넥터(126, 136) 각각은 이에 대응되는 소켓(124,134)과, 회로기판(122,132) 상에 인쇄된 연결회로(미도시)에 의해 전기적으로 연결된다.
이에 따라, 상기 복수 개의 소켓(124,134) 각각에 삽입된 디바이스(D)에 전류가 인가되고 이에 따른 테스트 결과는, 연결회로와 커넥터(126, 136)에 끼워진 전송선(미도시)을 거쳐 소정의 프로세서에 전달되게 된다.
그리고, 상기 커넥터(126, 136) 각각이 측부에는 전송선이 삽인된 후 연결상 태를 고정시키기 위한 고정 후크(128, 138)가 구비되어 있다.
상술한 바와 같이, 본 실시예에 따른 테스트 장치(100)는, 한 쌍의 회로기판(122,132)이 대칭적으로 배치되어 있어, 4개의 소켓(124,134)이 하나의 그룹을 이루며, 제1소켓그룹과 제2소켓그룹을 형성하게 된다.
도시되지는 않았지만, 디바이스(D)를 이송시켜 상기 소켓(124,134)에 디바이스(D)를 로딩하거나 언로딩하기 위해 핸들러가 구비되며, 이러한 핸들러는 로딩, 양호 디바이스(D)의 언로딩, 불량 디바이스(D)의 제거 용도로, 상기 소켓(124,134) 개수에 대응되는 피커가 각각의 용도 별로 구비되는 것이 일반적이다. 즉, 도 1과 같은 경우, 로딩용 피커가 4개, 양호 디바이스(D)의 언로딩용 피커가 4개, 불량 디바이스 제거용 피커가 4개씩 각각 구비된다.
상기 핸들러는 당업자에게 주지 관용적인 구성이므로, 이에 대한 상세한 구성 설명은 생략하기로 한다.
다음으로, 도 4를 참조하여, 복수 개의 소켓그룹을 가지는 테스트 장치(100)를 통한 테스트 방법을 설명하기로 한다.
테스트를 위해, 먼저 핸들러에 의해 테스트하려고 하는 복수 개의 디바이스(D)를 복수 개의 소켓(124)으로 이루어진 제1소켓그룹에 장착한다(S101). 도 3과 같은 경우, 총 4개의 디바이스(D)를 핸들러의 로딩 피커를 통해 4개의 소켓(124,134) 각각에 장착하게 된다.
다음으로, 제1소켓그룹에 장착된 복수 개의 디바이스(D)에 전류를 인가하고 이에 따른 테스트 결과를, 커넥터(126, 136)에 연결된 전송선에 의해 소정의 프로 세서에 전달한다(S103).
제1소켓그룹에 장착된 모든 디바이스(D)의 테스트 결과가 양호로 판별되면(S105), 곧바로 핸들러에 의해 소켓그룹에 장착된 모든 디바이스(D)를 양호 트레이로 이송하게 된다(S107). 이 경우, 상기 핸들러 상에 구비된 양호 디바이스(D) 언로딩용 피커에 의해 디바이스(D)를 흡착하여 양호 트레이로 이송시킨다.
하지만, 4개의 디바이스(D) 중 어느 하나라도 불량으로 판별된 경우에는(S105), 다시 전류를 인가하고 테스트를 반복한다(S109, S103). 이러한 테스트 반복은 2 ~ 5회 정도 하는 것이 일반적이다. 따라서, 도 2에서의 "N" 값은 테스트 반복회수를 나타내며, 2 ~ 5로 정의될 수 있다.
설정된 반복 회수만큼 테스트를 하여도 계속해서 불량으로 판별된 디바이스(D)가 존재하는 경우, 핸들러에 의해 불량으로 판별된 디바이스(D)는 제거 트로이로 이송하고, 양호로 판별된 디바이스(D)는 양호 트레이로 이송하게 된다(S111).
이 경우, 핸들러는 양호로 판별된 디바이스(D)는 해당 언로딩 피커에 의해 흡착하여 양호 트레이로 이송하고, 불량으로 판별된 디바이스(D)는 불량 디바이스 제거용 피커에 의해 흡착하여 제거 트레이로 이송하게 된다.
한편, 본 실시예에 따른 테스트는, 상기 제1소켓그룹에 불량 디바이스(D)가 존재하여 상기 제1소켓그룹의 테스트를 반복할 때, 제1소켓그룹의 테스트 반복과 동시에 상기 핸들러에 의해 상기 제1소켓그룹이 아닌 다른 제2소켓그룹에 테스트하려고 하는 복수 개의 디바이스(D)를 장착한다(S201).
그리고, 상기 제2소켓그룹에 장착된 복수 개의 디바이스(D)에 전류를 인가하 고 이에 따른 테스트 결과를 상기 프로세서에 전달하게 된다(S203).
제2소켓그룹에 장착된 모든 디바이스(D)의 테스트 결과가 양호로 판별되면(S205), 곧바로 핸들러에 의해 소켓그룹에 장착된 모든 디바이스(D)를 양호 트레이로 이송하게 된다(S207). 이 경우, 상기 핸들러 상에 구비된 양호 디바이스(D) 언로딩용 피커에 의해 디바이스(D)를 흡착하여 양호 트레이로 이송시킨다.
양호로 판별된 디바이스(D)를 양호 트레이로 이송한 후에는, 핸들러에 의해 테스트하려고 하는 복수 개의 디바이스(D)를 제1소켓그룹 또는 제2소켓그룹에 장착하여 테스트를 계속하게 된다.
상기 제2소켓그룹에 장착된 디바이스(D)의 테스트 결과가 불량으로 판별된 경우(S205), 상기 제2소켓그룹에 재차 전류를 인가하여 테스트를 반복하는 단계를 더 수행한다(S211, S203). 이러한 테스트 반복은 2 ~ 5회 정도 하는 것이 일반적이다. 따라서, 도 2에서의 "N" 값은 테스트 반복회수를 나타내며, 2 ~ 5로 정의될 수 있다.
그리고, 설정된 반복 회수만큼 테스트를 하여도, 계속해서 불량으로 판별된 디바이스(D)가 존재하는 경우, 핸들러에 의해 불량으로 판별된 디바이스(D)는 제거 트로이로 이송하고, 양호로 판별된 디바이스(D)는 양호 트레이로 이송하게 된다(S213).
이 경우, 핸들러는 양호로 판별된 디바이스(D)는 해당 언로딩 피커에 의해 흡착하여 양호 트레이로 이송하고, 불량으로 판별된 디바이스(D)는 불량 디바이스 제거용 피커에 의해 흡착하여 제거 트레이로 이송하게 된다.
이 경우, 상기 제2소켓그룹의 테스트를 반복함과 동시에 상기 핸들러에 의해 상기 제2소켓그룹이 아닌 다른 소켓그룹에 테스트하려고 하는 복수 개의 디바이스(D)를 장착하게 된다.
본 실시예에서는, 소켓그룹이 2개로 이루어지며, 제2소켓그룹에 불량 디바이스(D)가 존재하여 상기 제2소켓그룹의 테스트를 반복할 때, 제2소켓그룹의 테스트 반복과 동시에 상기 핸들러에 의해 상기 제1소켓그룹에 테스트하려고 하는 복수 개의 디바이스(D)를 장착한다(SS209, S101).
이때, 상기 복수 개의 디바이스(D)를 제1소켓그룹에 장착하기 위해서는, 도 4에 도시된 바와 같이 상기 제1소켓그룹에 대한 테스트가 끝난 후에 이루어져야 한다(S209).
상술한 실시예는 2개의 소켓그룹인 경우 테스트 방법을 예시하고 있으나, 본 발명에 따른 테스트 방법은 3개 이상인 경우에도 적용이 가능함은 물론이다.
본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자는 본 발명의 정신을 벗어나지 않고 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.
도 1은 종래 테스트 장치를 나타내는 사시도;
도 2는 종래 테스트 방법을 나타내는 순서도;
도 3은 본 발명의 일 실시예에 따른 테스트 장치를 나타내는 사시도; 및
도 4는 본 발명의 일 실시예에 따른 테스트 방법을 나타내는 순서도이다.
< 도면의 주요부분에 대한 부호 설명 >
100: 테스트 장치 110: 베이스 보드
122, 132: 회로기판 124, 134: 소켓
126, 136: 커넥터 128, 138: 고정 후크
D: 디바이스

Claims (6)

  1. 다중 소켓그룹을 가지는 테스트 장치를 통한 테스트 방법에 있어서,
    핸들러에 의해 테스트하려고 하는 복수 개의 디바이스를 제1소켓그룹에 장착하는 단계;
    상기 제1소켓그룹에 장착된 복수 개의 디바이스에 전류를 인가하고 이에 따른 테스트 결과를 프로세서에 전달하는 단계;
    상기 제1소켓그룹에 장착된 디바이스의 테스트 결과가 불량으로 판별된 경우 상기 제1소켓그룹에 재차 전류를 인가하며 테스트를 반복하는 단계;
    상기 제1소켓그룹의 테스트를 반복함과 동시에 상기 핸들러에 의해 제2소켓그룹에 테스트하려고 하는 복수 개의 디바이스를 장착하는 단계;
    상기 제2소켓그룹에 장착된 복수 개의 디바이스에 전류를 인가하고 이에 따른 테스트 결과를 상기 프로세서에 전달하는 단계; 및
    상기 제2소켓그룹에 장착된 디바이스의 테스트 결과가 양호로 판별된 경우, 핸들러에 의해 테스트하려고 하는 복수 개의 디바이스를 제1소켓그룹 또는 제2소켓그룹에 장착하는 단계;
    를 수행하는 다중 소켓그룹 기반의 디바이스 테스트 방법.
  2. 제1항에 있어서,
    상기 제2소켓그룹에 장착된 디바이스의 테스트 결과가 불량으로 판별된 경우 상기 제2소켓그룹에 재차 전류를 인가하여 테스트를 반복하는 단계를 더 수행하는 것을 특징으로 하는 다중 소켓그룹 기반의 디바이스 테스트 방법.
  3. 제2항에 있어서,
    상기 제2소켓그룹에 장착된 디바이스의 테스트 결과가 불량으로 판별된 경우 상기 제2소켓그룹에 재차 전류를 인가하여 테스트를 반복하는 단계는,
    상기 제2소켓그룹의 테스트를 반복함과 동시에 상기 핸들러에 의해 상기 제2소켓그룹 이외의 다른 소켓그룹에 테스트하려고 하는 복수 개의 디바이스를 장착하는 단계를 포함하는 것을 특징으로 하는 다중 소켓그룹 기반의 디바이스 테스트 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 복수 개의 디바이스를 제1소켓그룹 또는 제2소켓그룹에 장착하는 단계에서,
    상기 복수 개의 디바이스를 제1소켓그룹에 장착할 경우는, 상기 제1소켓그룹에 대한 테스트가 끝난 후인 것을 특징으로 하는 다중 소켓그룹 기반의 디바이스 테스트 방법.
  6. 제1항에 있어서,
    상기 다중 소켓그룹은 제1소켓그룹 및 제2소켓그룹으로 구성된 것을 특징으로 하는 다중 소켓그룹 기반의 디바이스 테스트 방법.
KR1020080130926A 2008-12-22 2008-12-22 다중 소켓그룹 기반의 디바이스 테스트 방법 KR100935944B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080130926A KR100935944B1 (ko) 2008-12-22 2008-12-22 다중 소켓그룹 기반의 디바이스 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130926A KR100935944B1 (ko) 2008-12-22 2008-12-22 다중 소켓그룹 기반의 디바이스 테스트 방법

Publications (1)

Publication Number Publication Date
KR100935944B1 true KR100935944B1 (ko) 2010-01-12

Family

ID=41809575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130926A KR100935944B1 (ko) 2008-12-22 2008-12-22 다중 소켓그룹 기반의 디바이스 테스트 방법

Country Status (1)

Country Link
KR (1) KR100935944B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0592762U (ja) * 1992-05-22 1993-12-17 沖電気工業株式会社 半導体試験装置
KR20040026784A (ko) * 2002-09-26 2004-04-01 삼성전자주식회사 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법
KR20040089897A (ko) * 2003-04-15 2004-10-22 삼성전자주식회사 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0592762U (ja) * 1992-05-22 1993-12-17 沖電気工業株式会社 半導体試験装置
KR20040026784A (ko) * 2002-09-26 2004-04-01 삼성전자주식회사 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법
KR20040089897A (ko) * 2003-04-15 2004-10-22 삼성전자주식회사 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법

Similar Documents

Publication Publication Date Title
KR100941703B1 (ko) 커넥터 조립체, 리셉터클형 커넥터 및 인터페이스 장치
US3675083A (en) Universal bus arrangement for data processing systems
US11035883B2 (en) Intermediate connection member and inspection apparatus
US20020130653A1 (en) Universal test interface between a device under test and a test head
KR102344108B1 (ko) 프로브 카드와 테스터를 연결하기 위한 접속 장치
KR100935944B1 (ko) 다중 소켓그룹 기반의 디바이스 테스트 방법
US6901541B2 (en) Memory testing method and apparatus
CN108828354B (zh) 一种线缆的测试装置
CN103293457B (zh) 用于老化测试设备的测试板
US7777514B2 (en) Methods for transferring integrated circuits to a printed circuit board
US6529385B1 (en) Component array adapter
KR101479956B1 (ko) 자동 테스트 장비 인터페이스용 직각 연결 시스템
JP2000214219A (ja) テストバ―ンインボ―ドハンドラ
US20190334266A1 (en) Double stack connector
KR100683041B1 (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
KR101857124B1 (ko) 번인 테스터용 테스트보드
US7082676B2 (en) Electrostatic discharge (ESD) tool for electronic device under test (DUT) boards
US20220157397A1 (en) Semiconductor chip burn-in test with mutli-channel
US20130040497A1 (en) Pcb connection unit
CN211123130U (zh) 一种耐压测试装置
CN212009552U (zh) 可插拔的板卡调试装置
KR101498523B1 (ko) 번인 테스트용 테스트 보드
US20200229306A1 (en) Detecting card edge connector configuration states
KR100925991B1 (ko) 에스에스디（ｓｓｄ）용 소켓장치
GB2488422A (en) Test connection apparatus for a data jack

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191230

Year of fee payment: 11