KR20040026784A - 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법 - Google Patents

하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법 Download PDF

Info

Publication number
KR20040026784A
KR20040026784A KR1020020058349A KR20020058349A KR20040026784A KR 20040026784 A KR20040026784 A KR 20040026784A KR 1020020058349 A KR1020020058349 A KR 1020020058349A KR 20020058349 A KR20020058349 A KR 20020058349A KR 20040026784 A KR20040026784 A KR 20040026784A
Authority
KR
South Korea
Prior art keywords
test
handler
semiconductor devices
site
tester
Prior art date
Application number
KR1020020058349A
Other languages
English (en)
Other versions
KR100496861B1 (ko
Inventor
방정호
신경선
김성옥
정애용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0058349A priority Critical patent/KR100496861B1/ko
Priority to JP2003299271A priority patent/JP2004117340A/ja
Priority to US10/672,994 priority patent/US6903567B2/en
Publication of KR20040026784A publication Critical patent/KR20040026784A/ko
Priority to US11/092,067 priority patent/US7378864B2/en
Application granted granted Critical
Publication of KR100496861B1 publication Critical patent/KR100496861B1/ko
Priority to US12/109,299 priority patent/US7602172B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트 장비 및 그 테스트 방법이 개시된다. 본 발명은 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 것으로, 핸들러는 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드와, 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어져 로딩되고 홀수번 신호 및 짝수번 신호에 응답하여 선택적으로 테스트되는 해드 보드를 포함한다. 따라서, 본 발명은 테스터에 하나의 핸들러를 연결하고 핸들러의 테스트 보드를 2개 이상의 사이트로 나누거나 테스트 보드를 2개 이상 구비하여 테스트 보드로 로딩된 반도체 소자들을 테스트하기 때문에 테스트 장비는 큰 용적을 차지하지 않는다. 그리고, 하나의 사이트 또는 하나의 테스트 보드의 반도체 소자들을 테스트하는 동안 다른 사이트 또는 다른 테스트 보드의 반도체 소자들을 테스트 결과에 따라 소팅할 수 있기 때문에 테스트 아이들 시간 없이 테스트 가능하다.

Description

하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트 장비 및 그 테스트 방법{Test apparatus having two test boards to one handler and the test method}
본 발명은 반도체 소자 테스트 장비에 관한 것으로, 특히 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트 장비 및 그 테스트 방법에 관한 것이다.
반도체 소자는 공정이 끝난 후 웨이퍼 상태에서 패키지 형태로 조립되고 그 기능을 전기적으로 검사받게 된다. 이 때 사용되는 장비가 테스터와 핸들러이다.테스터는 파형 발생기, 전류/전압 발생기, 그리고 전류/전압 측정기 등을 내부에 장착하고 검사 프로그램에 따라 반도체 소자의 전기적 기능을 검사하는 장치이다. 핸들러는 반도체 소자의 전기적 기능 검사가 자동적으로 진행되도록 도와주는 일종의 로봇으로 반도체 소자의 로딩 및 언로딩, 검사 결과에 따른 분류를 수행하는 자동화 장비이다. 테스트 스테이션은 테스터에서 전기적 기능 검사가 수행되는 장소를 말하고, 테스트 해드는 테스터에 핸들러를 붙일 수 있는 일종의 게이트를 말하다.
일반적으로, 테스터와 핸들러 해드 사이의 테스트 플로우는 도 1과 같이 도시된다. 도 1을 참조하면, 핸들러 해드(110)와 테스터(120) 사이에는 통신 인터페이스(130)을 통하여 신호 전송이 이루어진다. 핸들러 해드(110)에 칩 트레이되는 동안 테스터(120)는 아이들(idle) 상태에 있다(①). 칩에 소켓이 접속되면 핸들러 해드(110)는 테스트 시작 신호를 테스터(120)로 전송한다(②). 테스터(120)는 테스트 시작 신호에 응답하여 칩의 전기적 기능을 테스트하고 테스트가 끝나면 테스트 끝 신호를 핸들러 해드(110)로 전송한다(③). 핸들러 해드(110)는 테스트 끝 신호에 응답하여 테스트된 칩을 양품과 불량품으로 소팅한다(④). 이 때 테스터는 아이들 상태에 있다.
이러한 테스터의 아이들 상태를 방지하기 위한 테스트 장비의 일예가 대한민국 공개특허공보 제2000-56000호에 개시되어 있다. 상기 56000호는 멀티 핸들러에 2개의 검사지점, 2개의 분류수단 및 2개의 적재레인을 구비하고 시분할 방식으로 검사 신호를 전송하여 전기적 기능 검사 동안 아이들(idle) 시간을 방지한다. 상기56000호의 테스트 장비는 핸들러과 스테이션, 그리고 해드 보드 등을 모두 2개씩 구비하여 한 쪽의 핸들러 부분에서 한개의 반도체 소자를 검사하는 동안 다른 쪽의 핸들러 부분에서 다른 반도체 소자를 분류하고 새로운 반도체 소자를 로딩하기 때문에, 테스트 장비의 용적율이 여전히 높게 나타나는 문제점이 있다.
따라서, 테스트 장비의 용적율을 줄이고 테스트 아이들 시간을 방지할 수 있는 테스트 장비가 요구된다.
본 발명의 목적은 테스트 장비의 용적율을 줄이고 테스트 아이들 시간을 방지할 수 있는 테스트 장비를 제공하는 데 있다.
본 발명의 다른 목적은 상기 테스트 장비의 테스트 방법을 제공하는 데 있다.
도 1은 종래의 테스터와 핸들러 사이의 테스트 플로우를 나타내는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 핸들러를 나타내는 도면이다.
도 3은 본 발명의 제2 실시예에 따른 핸들러를 나타내는 도면이다.
도 4는 본 발명의 제4 실시예에 따른 핸들러를 나타내는 도면이다.
도 5는 본 발명의 제5 실시예에 따른 핸들러를 나타내는 도면이다.
도 6은 본 발명에 따른 테스터와 핸들러 사이의 테스트 방법을 나타내는 플로우 다이어그램이다.
상기 목적을 달성하기 위하여, 본 발명의 제1 실시예는 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 핸들러는 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드와, 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어져 로딩되고 홀수번 신호 및 짝수번 신호에 응답하여 선택적으로 테스트되는 해드 보드를 포함한다.구비하는 것을 특징으로 하는 테스트 장비.
상기 목적을 달성하기 위하여, 본 발명의 제2 실시예에 따른 핸들러는 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드와, 다수개의 반도체 소자들이 로딩되고 홀수번 신호에 응답하여 테스트되는 제1 해드 보드와, 그리고 다수개의 반도체 소자들이 로딩되고 짝수번 신호에 응답하여 테스트되는 제2 해드 보드를 포함한다.
상기 목적을 달성하기 위하여, 본 발명의 제3 실시예에 따른 핸들러는 전원 전압과 선택적으로 단락되는 퓨즈들을 내장하여 제1 선택 신호와 제2 선택 신호를 선택적으로 발생하는 테스트 해드와, 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어져 로딩되고 제1 선택 신호 및 제2 선택 신호에 응답하여 선택적으로 테스트되는 해드 보드를 포함한다.
상기 목적을 달성하기 위하여, 본 발명의 제4 실시예에 따른 핸들러는 전원 전압과 선택적으로 단락되는 퓨즈들을 내장하여 제1 선택 신호와 제2 선택 신호를 선택적으로 발생하는 테스트 해드와, 다수개의 반도체 소자들이 로딩되고 제1 선택 신호에 응답하여 테스트되는 제1 해드 보드와, 그리고 다수개의 반도체 소자들이 로딩되고 제2 선택 신호에 응답하여 테스트되는 제2 해드 보드를 포함한다.
상기 다른 목적을 달성하기 위하여, 본 발명의 제1 실시예에 의한 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비의 테스트 방법은 핸들러의 2개 이상의 사이트들로 반도체 소자들을 로딩하는 단계와, 핸들러가 테스터로 테스트 요구 신호를 전송하는 단계와, 테스터는 테스트 요구 신호 수신과 함께 핸들러로 반도체 소자들이 풀 사이트인지 묻는 단계와, 핸들러는 테스터의 테스트 클럭 신호를 카운터하여 사이트들을 선택하는 사이트 선택신호들을 발생하는 단계와, 사이트 선택 신호에 응답하여 해당 사이트의 반도체 소자들을 테스트하는 단계와, 그리고,선택된 사이트의 테스트 결과에 따라 반도체 소자들을 분류하고 사이트 선택 신호에 응답하여 다른 사이트를 선택하는 단계를 포함한다.
상기 다른 목적을 달성하기 위하여, 본 발명의 제2 실시예에 따른 테스트 장비의 테스트 방법은 핸들러의 2개 이상의 사이트들로 반도체 소자들을 로딩하는 단계와, 핸들러가 테스터로 테스트 요구 신호를 전송하는 단계와, 테스터는 테스트 요구 신호 수신과 함께 핸들러로 반도체 소자들이 풀 사이트인지 묻는 단계와, 핸들러는 내장된 퓨즈들을 전원 전압과 선택적으로 단락시켜 사이트들을 선택하는 사이트 선택 신호들을 발생하는 단계와, 사이트 선택 신호에 응답하여 해당 사이트의 반도체 소자들을 테스트하는 단계와, 선택된 사이트의 테스트 결과에 따라 반도체 소자들을 분류하고 사이트 선택 신호에 응답하여 다른 사이트를 선택하는 단계를 포함한다.
따라서, 본 발명에 의하면 테스터에 하나의 핸들러를 연결하고 핸들러의 테스트 보드를 2개 이상의 사이트로 나누거나 테스트 보드를 2개 이상 구비하여, 테스트 보드로 로딩된 반도체 소자들을 테스트하기 때문에 테스트 장비는 큰 용적을 차지하지 않는다. 그리고, 하나의 사이트 또는 하나의 테스트 보드의 반도체 소자들을 테스트하는 동안 다른 사이트 또는 다른 테스트 보드의 반도체 소자들을 테스트 결과에 따라 소팅할 수 있기 때문에 테스트 아이들 시간 없이 테스트 가능하다.
도 2는 본 발명의 일실시예에 따른 핸들러의 일부분을 나타내는 도면이다.이를 참조하면, 핸들러 부분(200)는 테스터와 연결되고 로딩되는 다수개의 반도체 소자들을 테스트하는 데, 해드부(210)와 횡보드부(220)를 포함한다. 해드부(210)는 테스터에서 제공되는 테스트 클럭(TCLK) 사이클을 카운터하여 홀수번 신호(ODD)와 짝수번 신호(EVEN)로 구분하여 발생하는 카운터(212)를 포함한다. 횡보드부(220)는 다수개의 반도체 소자들이 로딩되는 데, 제1 사이트(222)와 제2 사이트(224)로 구분되어 로딩된다. 제1 사이트(222)와 제2 사이트(224)는 횡보드부(220)를 너비 방향으로 나누어 구분된다. 횡보드부(220)의 제1 사이트(222)로 로딩되는 반도체 소자들은 홀수번 신호(ODD)에 응답하여 테스트되고, 횡보드부(220)의 제2 사이트(224)로 로딩되는 반도체 소자들은 짝수번 신호(EVEN)에 응답하여 테스트된다.
이에 따라, 본 발명의 핸들러 부분을 포함하는 테스트 장비는 횡보드부(220)의 제1 사이트(222)에 있는 반도체 소자들을 테스트하는 동안 횡보드부(220)의 제2 사이트(224)에 있는 테스트된 반도체 소자들을 소팅하거나 새로운 반도체 소자들을 로딩할 수 있기 때문에, 테스트 아이들 시간 없이 연속적으로 테스트 가능하다. 그리고, 2 영역으로 나누어진 보드를 갖는 핸들러 하나가 테스터기와 연결되기 때문에 테스트 장비의 용적이 커지지 않는다.
본 실시예에서는 횡보드부(220)가 제1 사이트(222)와 제2 사이트(224)로 2 영역으로 구분되는 예에 대하여 기술하고 있으나 2 영역 이상의 영역으로 구분될 수 있음은 물론이다. 이에 따라 테스트 해드(210)는 테스터기의 테스트 사이클을 카운터하여 발생시키는 홀수번 신호(ODD) 및 짝수번 신호(EVEN) 이외에 테스트 클럭(TCLK)을 분주시켜 다양한 타이밍 신호를 발생시킬 수 있음 또한 물론이다.
도 3은 본 발명의 제2 실시예에 따른 핸들러 부분을 나타내는 도면이다. 이를 참조하면, 핸들러 부분(300)은 테스트 해드(310), 제1 테스트 보드(320) 및 제2 테스트 보드(330)를 포함한다. 테스트 해드(310)는 도 2의 테스트 해드(210)과 동일하며, 테스터기의 테스트 클럭(TCLK) 사이클을 카운터하여 홀수번 신호(ODD)와 짝수번 신호(EVEN)를 발생하는 카운터(312)를 포함한다. 제1 테스트 보드(320)와 제2 테스트 보드(330)에는 도 2의 횡보드부(220)와는 달리 분리되어 있으며 다수개의 반도체 소자들이 로딩된다. 제1 테스트 보드(320)는 홀수번 신호(ODD)에 응답하여, 그리고 제2 테스트 보드(330)는 짝수번 신호(EVEN)에 응답하여 반도체 소자들을 테스트한다.
도 4는 본 발명의 제3 실시예에 따른 핸들러 부분을 나타내는 도면이다. 이를 참조하면, 핸들러 부분(400)은 테스트 해드(410)와 종보드부(420)를 포함한다. 테스트 해드(410)는 퓨즈부(412)를 구비하여 내부 퓨즈의 단락 여부에 따라 선택적으로 전원 전압(VCC)을 제1 선택 신호(FS1) 또는 제2 선택 신호(FS2)와 연결시킨다. 종보드부(420)는 도 2의 횡보드부(220)와 마찬가지로 제1 및 제2 사이트(422, 424)로 나뉘어져, 제1 사이트(422)로 로딩되는 반도체 소자들은 제1 선택 신호(FS1)에 응답하여 테스트되고 제2 사이트(424)로 로딩되는 반도체 소자들은 제2 선택 신호(FS2)에 응답하여 테스트된다.
본 실시예에서는 종보드부(420)를 2개의 사이트로 구분하여 테스트하는 예에 대하여 기술하고 있지만, 2개 이상의 여러개의 사이트로 구분하여 테스트할 수 있음은 물론이다. 이에 따라 퓨즈부 내에 여러개의 퓨즈들을 구비하여 다양한 선택 신호들을 발생시키고 선택적으로 해당 사이트의 반도체 소자들을 테스트할 수 있다.
도 5는 본 발명의 제4 실시예에 따른 핸들러 부분을 나타내는 도면이다. 이를 참조하면, 핸들러 부분(500)은 테스트 해드(510), 제1 테스트 보드(520), 그리고 제2 테스트 보드(530)를 포함한다. 테스트 해드(510)는 도 4와 마찬가지로 퓨즈부(512) 내 퓨즈의 단락 여부에 따라 선택적으로 제1 선택 신호(FS1) 또는 제2 선택 신호(FS2)를 발생시킨다. 제1 테스트 보드(520)에 로딩된 반도체 소자들은 제1 선택 신호(FS1)에 응답하여, 그리고 제2 테스트 보드(530)에 로딩된 반도체 소자들은 제2 선택 신호(FS2)에 응답하여 테스트된다.
도 6은 본 발명에 따른 테스터와 핸들러 사이의 테스트 플로우를 나타내는 도면이다. 이를 참조하면, 핸들러의 A 사이트와 B 사이트로 각각 반도체 소자들이 로딩되고(602, 604), 핸들러는 테스트 요구 신호(SRQ)를 테스터로 전송한다(606). 테스터는 테스터 요구 신호(SRQ)를 수신한 후(608), 핸들러의 A 사이트와 B 사이트 모두 풀 사이트(Fullsite)로 반도체 소자들이 로딩이 되었는 지를 핸들러에게 묻는다(610). 핸들러는 풀 사이트임을 수신하고(606), A 사이트 또는 B 사이트를 선택하여(614), 선택된 사이트의 소켓을 연결한다(616). 선택된 사이트의 DUT 상태 응답(618)에 따라 테스터는 DUT 상태를 수신하고(620), DUT를 테스트하고(622, 624), 그 테스트 결과를 처리한다(626). 핸들러는 테스트 결과(BIN)를 수신하여(628) 선택된 사이트의 양품과 불량품을 소팅하고 동시에 다른 사이트를 선택한다(630). 이후, 핸들러는 다른 사이트를 테스트하기 위하여 테스터로 테스트 요구 신호(SRQ)를 전송하며 일련의 테스트 과정(600)을 반복한다.
이상에서, 본 발명은 실시예들을 들어 기술하였지만 이는 예시적인 것에 불과하며 본 발명의 기술적 사상 및 범위를 제한하거나 한정하는 것은 아니다. 즉, 본 발명의 실시예에서는 테스트 보드를 2개의 사이트로 구분하거나 2개의 테스트 보드를 사용하는 예에 대하여 기술하고 있으나, 이는 예시적인 것이며 이와는 달리 2개 이상의 사이트로 또는 2개 이상의 보드를 사용할 수 있음은 물론이다. 그러므로, 본 발명의 기술적 사상 및 범위를 벗어나지 않는 한도 내에서 다양한 변화 및 변경이 가능하다.
상술한 본 발명은 테스터에 하나의 핸들러를 연결하고 핸들러의 테스트 보드를 2개 이상의 사이트로 나누거나 테스트 보드를 2개 이상 구비하여, 테스트 보드로 로딩된 반도체 소자들을 테스트하기 때문에 테스트 장비는 큰 용적을 차지하지 않는다. 그리고, 하나의 사이트 또는 하나의 테스트 보드의 반도체 소자들을 테스트하는 동안 다른 사이트 또는 다른 테스트 보드의 반도체 소자들을 테스트 결과에 따라 소팅할 수 있기 때문에 테스트 아이들 시간 없이 테스트 가능하다.

Claims (6)

  1. 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 핸들러는
    상기 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드; 및
    상기 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어져 로딩되고 상기 홀수번 신호 및 상기 짝수번 신호에 응답하여 선택적으로 테스트되는 해드 보드를 구비하는 것을 특징으로 하는 테스트 장비.
  2. 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 핸들러는
    상기 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드;
    상기 다수개의 반도체 소자들이 로딩되고 상기 홀수번 신호에 응답하여 테스트되는 제1 해드 보드; 및
    상기 다수개의 반도체 소자들이 로딩되고 상기 짝수번 신호에 응답하여 테스트되는 제2 해드 보드를 구비하는 것을 특징으로 하는 테스트 장비.
  3. 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 핸들러는
    전원 전압과 선택적으로 단락되는 퓨즈들을 내장하여 제1 선택 신호와 제2 선택 신호를 선택적으로 발생하는 테스트 해드; 및
    상기 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어져 로딩되고 상기 제1 선택 신호 및 제2 선택 신호에 응답하여 선택적으로 테스트되는 해드 보드를 구비하는 것을 특징으로 하는 테스트 장비.
  4. 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 핸들러는
    전원 전압과 선택적으로 단락되는 퓨즈들을 내장하여 제1 선택 신호와 제2 선택 신호를 선택적으로 발생하는 테스트 해드;
    상기 다수개의 반도체 소자들이 로딩되고 상기 제1 선택 신호에 응답하여 테스트되는 제1 해드 보드; 및
    상기 다수개의 반도체 소자들이 로딩되고 상기 제2 선택 신호에 응답하여 테스트되는 제2 해드 보드를 구비하는 것을 특징으로 하는 테스트 장비.
  5. 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 테스트 장비의 테스트 방법은
    상기 핸들러의 2개 이상의 사이트들로 상기 반도체 소자들을 로딩하는 단계;
    상기 핸들러가 상기 테스터로 테스트 요구 신호를 전송하는 단계;
    상기 테스터는 상기 테스트 요구 신호 수신과 함께 상기 핸들러로 상기 반도체 소자들이 풀 사이트인지 묻는 단계;
    상기 핸들러는 상기 테스터의 테스트 클럭 신호를 카운터하여 상기 사이트들을 선택하는 사이트 선택 신호들을 발생하는 단계;
    상기 사이트 선택 신호에 응답하여 해당 사이트의 상기 반도체 소자들을 테스트하는 단계; 및
    상기 선택된 사이트의 테스트 결과에 따라 상기 반도체 소자들을 분류하고 상기 사이트 선택 신호에 응답하여 다른 사이트를 선택하는 단계를 구비하는 것을 특징으로 하는 테스트 방법.
  6. 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 테스트 장비의 테스트 방법은
    상기 핸들러의 2개 이상의 사이트들로 상기 반도체 소자들을 로딩하는 단계;
    상기 핸들러가 상기 테스터로 테스트 요구 신호를 전송하는 단계;
    상기 테스터는 상기 테스트 요구 신호 수신과 함께 상기 핸들러로 상기 반도체 소자들이 풀 사이트인지 묻는 단계;
    상기 핸들러는 내장된 퓨즈들을 전원 전압과 선택적으로 단락시켜 상기 사이트들을 선택하는 사이트 선택 신호들을 발생하는 단계;
    상기 사이트 선택 신호에 응답하여 해당 사이트의 상기 반도체 소자들을 테스트하는 단계; 및
    상기 선택된 사이트의 테스트 결과에 따라 상기 반도체 소자들을 분류하고 상기 사이트 선택 신호에 응답하여 다른 사이트를 선택하는 단계를 구비하는 것을 특징으로 하는 테스트 방법.
KR10-2002-0058349A 2002-09-26 2002-09-26 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법 KR100496861B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0058349A KR100496861B1 (ko) 2002-09-26 2002-09-26 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법
JP2003299271A JP2004117340A (ja) 2002-09-26 2003-08-22 一つのハンドラに二つ以上のテストボードを有するテスト装備及びそのテスト方法
US10/672,994 US6903567B2 (en) 2002-09-26 2003-09-25 Test apparatus having multiple test sites at one handler and its test method
US11/092,067 US7378864B2 (en) 2002-09-26 2005-03-28 Test apparatus having multiple test sites at one handler and its test method
US12/109,299 US7602172B2 (en) 2002-09-26 2008-04-24 Test apparatus having multiple head boards at one handler and its test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0058349A KR100496861B1 (ko) 2002-09-26 2002-09-26 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법

Publications (2)

Publication Number Publication Date
KR20040026784A true KR20040026784A (ko) 2004-04-01
KR100496861B1 KR100496861B1 (ko) 2005-06-22

Family

ID=32026084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0058349A KR100496861B1 (ko) 2002-09-26 2002-09-26 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법

Country Status (3)

Country Link
US (3) US6903567B2 (ko)
JP (1) JP2004117340A (ko)
KR (1) KR100496861B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935944B1 (ko) * 2008-12-22 2010-01-12 (주) 제노맥스 다중 소켓그룹 기반의 디바이스 테스트 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006250788A (ja) * 2005-03-11 2006-09-21 Elpida Memory Inc 電源供給システム
US20070005300A1 (en) * 2005-05-31 2007-01-04 David Haggerty Systems and methods for graphically defining automated test procedures
US7378862B2 (en) * 2005-10-28 2008-05-27 Verigy (Singapore) Pte. Ltd. Method and apparatus for eliminating automated testing equipment index time
CN1991731B (zh) * 2005-12-26 2011-11-09 鸿富锦精密工业（深圳）有限公司 芯片烧录系统
KR100687676B1 (ko) * 2006-02-10 2007-02-27 (주)테크윙 테스트핸들러
WO2010031415A1 (en) * 2008-09-18 2010-03-25 Verigy (Singapore) Pte. Ltd. Method of sharing a test resource at a plurality of test sites, automated test equipment, handler for loading and unloading devices to be tested and test system
KR20120061140A (ko) * 2010-10-25 2012-06-13 삼성전자주식회사 피시험 소자의 테스트 장치 및 이를 이용한 피시험 소자의 테스트 방법
SG11201609743YA (en) * 2014-05-23 2016-12-29 Cirrus Logic Inc Systems and methods for placement of singulated semiconductor devices for multi-site testing
SG10201505439TA (en) * 2015-07-10 2017-02-27 Aem Singapore Pte Ltd A configurable electronic device tester system
KR102391516B1 (ko) 2015-10-08 2022-04-27 삼성전자주식회사 반도체 테스트 장치
TWI593979B (zh) * 2016-02-22 2017-08-01 京元電子股份有限公司 轉塔式測試裝置之快拆式ic測試座
US10598722B1 (en) * 2016-12-23 2020-03-24 Advanced Testing Technologies, Inc. Automated waveform analysis methods using a parallel automated development system
US9739827B1 (en) * 2016-12-23 2017-08-22 Advanced Testing Technologies, Inc. Automated waveform analysis using a parallel automated development system
KR20190047860A (ko) 2017-10-30 2019-05-09 에스케이하이닉스 주식회사 결함 정보 저장 회로 및 이를 포함하는 반도체 장치

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3323059A (en) * 1964-04-27 1967-05-30 Robert A Erickson Automatic test apparatus for displaying semiconductor device characteristic curves
US3664499A (en) * 1970-11-06 1972-05-23 Fairchild Camera Instr Co High speed automatic sequential tester-handler
US3870953A (en) * 1972-08-01 1975-03-11 Roger Boatman & Associates Inc In circuit electronic component tester
DE3437149A1 (de) * 1984-10-10 1986-04-17 Robert Bosch Gmbh, 7000 Stuttgart Vorrichtung zur pruefung von steuergeraeten in kraftfahrzeugen
JPH0216076U (ko) * 1988-07-19 1990-02-01
US5151903A (en) * 1989-09-28 1992-09-29 Texas Instruments Incorporated High efficiency pattern sequence controller for automatic test equipment
US5126656A (en) * 1991-05-31 1992-06-30 Ej Systems, Inc. Burn-in tower
JPH05256897A (ja) * 1992-03-11 1993-10-08 Nec Corp Ｉｃテストシステム
JP3267661B2 (ja) * 1992-04-06 2002-03-18 全日本空輸株式会社 連続試験装置
US5390129A (en) * 1992-07-06 1995-02-14 Motay Electronics, Inc. Universal burn-in driver system and method therefor
JPH07159487A (ja) * 1993-12-07 1995-06-23 Mitsubishi Electric Corp 半導体試験装置及び半導体試験方法
JP3316075B2 (ja) * 1994-02-03 2002-08-19 株式会社アドバンテスト Ｉｃ試験装置用オートハンドラ
DE19680913C2 (de) * 1995-09-04 1999-06-17 Advantest Corp Halbleiterbauelement-Transport- und -Handhabungseinrichtung
US5778386A (en) * 1996-05-28 1998-07-07 Taiwan Semiconductor Manufacturing Company Ltd. Global view storage management system for semiconductor manufacturing plants
US5796246A (en) * 1996-05-29 1998-08-18 Texas Instruments Incorporated Test board and process of testing wide word memory parts
US6009536A (en) * 1996-09-20 1999-12-28 Micron Electronics, Inc. Method for using fuse identification codes for masking bad bits on memory modules
US5789933A (en) * 1996-10-30 1998-08-04 Hewlett-Packard Co. Method and apparatus for determining IDDQ
JP3494828B2 (ja) * 1996-11-18 2004-02-09 株式会社アドバンテスト 水平搬送テストハンドラ
US6043101A (en) * 1997-01-15 2000-03-28 Texas Instruments Incorporated In-situ multiprobe retest method with recovery recognition
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
TW369692B (en) * 1997-12-26 1999-09-11 Samsung Electronics Co Ltd Test and burn-in apparatus, in-line system using the apparatus, and test method using the system
JPH11304886A (ja) * 1998-04-27 1999-11-05 Nec Corp 半導体装置の試験装置と半導体装置の検査方法
KR20000006681U (ko) * 1998-09-19 2000-04-25 김영환 메모리 장치의 테스터
US6136599A (en) 1998-12-10 2000-10-24 Bayer Corporation Human hybrid host cell for mammalian gene expression
KR100317040B1 (ko) * 1998-12-21 2002-02-28 김덕중 다수의정전압들/정전류들을 발생하는 단일의 테스트 보드
KR20010008428A (ko) 1998-12-30 2001-02-05 김영환 게이트전극 형성방법
JP4285817B2 (ja) * 1999-01-21 2009-06-24 株式会社アドバンテスト 半導体試験装置
US6563070B2 (en) * 1999-03-30 2003-05-13 Micron Technology, Inc. Enhanced grading and sorting of semiconductor devices using modular “plug-in” sort algorithms
KR100612501B1 (ko) 2000-02-24 2006-08-14 삼성전자주식회사 알파칩 핸들러
KR100399553B1 (ko) * 2000-06-22 2003-09-26 메카텍스 (주) 수직설치머더보드를 갖는 모듈아이씨 테스트용 피씨 베이스 테스트 핸들러
KR20020001330A (ko) 2000-06-28 2002-01-09 이계안 버스용 에어서스펜션의 에어 브라켓트 고정 구조
KR100402310B1 (ko) * 2000-07-10 2003-10-22 미래산업 주식회사 모듈램 실장 테스트 핸들러
KR20020013303A (ko) 2000-08-14 2002-02-20 김정곤 반도체 디바이스 핸들러 시스템
KR100382248B1 (ko) * 2000-09-23 2003-05-01 에스티에스반도체통신 주식회사 두 개의 스테이션용 테스터에 한 개의 핸들러를 장착하는반도체 소자의 전기적 검사시스템 및 그 검사방법
KR100380962B1 (ko) * 2000-10-20 2003-04-26 미래산업 주식회사 반도체 소자 실장 테스트 핸들러
JP2002150797A (ja) * 2000-11-07 2002-05-24 Toshiba Corp 不揮発性半導体記憶装置
US6819129B2 (en) * 2000-12-08 2004-11-16 Samsung Electronics Co., Ltd. Method and apparatus for testing a non-standard memory device under actual operating conditions
US6477095B2 (en) * 2000-12-28 2002-11-05 Infineon Technologies Richmond, Lp Method for reading semiconductor die information in a parallel test and burn-in system
WO2002056043A1 (fr) * 2001-01-12 2002-07-18 Advantest Corporation Appareil de test pour dispositif a semi-conducteur et procede mettant en oeuvre ledit appareil
US6630838B1 (en) * 2001-01-23 2003-10-07 Xilinx, Inc. Method for implementing dynamic burn-in testing using static test signals
SG114493A1 (en) 2001-07-06 2005-09-28 Jie Wu A test handling apparatus and method
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
KR20030057209A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 디바이스의 연속 테스트를 위한 테스트 핸들러
KR100487946B1 (ko) * 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
US7010451B2 (en) * 2003-04-17 2006-03-07 Micron Technology, Inc. Dynamic creation and modification of wafer test maps during wafer testing
US6815233B1 (en) * 2003-06-11 2004-11-09 Advanced Micro Devices, Inc. Method of simultaneous display of die and wafer characterization in integrated circuit technology development

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935944B1 (ko) * 2008-12-22 2010-01-12 (주) 제노맥스 다중 소켓그룹 기반의 디바이스 테스트 방법

Also Published As

Publication number Publication date
JP2004117340A (ja) 2004-04-15
KR100496861B1 (ko) 2005-06-22
US20050168236A1 (en) 2005-08-04
US7602172B2 (en) 2009-10-13
US6903567B2 (en) 2005-06-07
US7378864B2 (en) 2008-05-27
US20080197874A1 (en) 2008-08-21
US20040061491A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
US7378864B2 (en) Test apparatus having multiple test sites at one handler and its test method
CN105070320B (zh) 一种存储器晶圆测试方法及存储器测试机
US7906982B1 (en) Interface apparatus and methods of testing integrated circuits using the same
KR100891328B1 (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
US7319341B1 (en) Method of maintaining signal integrity across a capacitive coupled solder bump
JPH0526985A (ja) 半導体集積回路の測定方法
CN111359910B (zh) 集成电路产品测试方法
US6842031B2 (en) Method of electrically testing semiconductor devices
CN206400062U (zh) 高性能射频遥控自动化测试装置
CN206002659U (zh) 基于背板的电子设备边界扫描测试装置
CN114924181A (zh) 一种基于高速信号测试的测试方法及其装置
Wolfgang et al. Electron beam testing
KR100630701B1 (ko) 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법
KR100382248B1 (ko) 두 개의 스테이션용 테스터에 한 개의 핸들러를 장착하는반도체 소자의 전기적 검사시스템 및 그 검사방법
US6229326B1 (en) Method and apparatus for testing electronic device in burn-in process
CN213041950U (zh) 可配置的半导体器件i-v特性测试装置
EP1248953A1 (en) A printed circuit assembly with configurable boundary scan paths
US6448796B1 (en) Selective netlist to test fine pitch multi-chip semiconductor
JPS60179667A (ja) ハイブリツドｉｃの検査方法
CN117607734A (zh) 芯片引脚短路的检测方法及设备
JP2003121500A (ja) 半導体装置の試験装置及び試験方法
CN117805539A (zh) 一种功率器件的动态参数测试装置及分选机
KR960005097B1 (ko) 반도체 집적회로(ic) 장치의 검사장치
JPS635276A (ja) 検査装置
CN115097287A (zh) 基于正负电压的芯片管脚开短路测试装置与方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 12