KR20000006681U - 메모리 장치의 테스터 - Google Patents

Abstract

본 고안은 메모리 장치의 실장 테스트를 위한 어플리케이션 시스템(10)에 핸들러(20)를 장착하여 동시에 여러개를 테스트 할 수 있도록 형성된 테스트 보드(15)에 자동으로 로딩과 언로딩을 할 수 있도록 하여 자동으로 테스트 결과를 표시할 수 있도록 한 메모리 장치의 테스터에 관한 것으로 자동으로 테스트하고자 하는 메모리 장치를 로딩 및 언로딩시키면서 동시에 여러개의 메모리장치를 테스트할 수 있어 적은 시간에 많은 메모리 장치를 테스트할 수 있다는 이점이 있다.

Description

메모리 장치의 테스터

본 고안은 메모리 장치의 테스터에 관한 것으로서, 보다 상세하게는 메모리 장치의 실장 테스트를 위한 어플리케이션 시스템에 핸들러를 장착하여 동시에 여러개를 테스트 할 수 있도록 형성된 테스트 보드에 자동으로 로딩과 언로딩을 할 수 있도록 하여 자동으로 테스트 결과를 표시할 수 있도록 한 메모리 장치의 테스터에 관한 것이다.

메모리는 컴퓨터, 통신시스템, 화상처리시스템 등에서 사용되는 데이타나 명령 등을 일시적 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하는 것으로써 대표적으로 반도체, 테이프, 디스크, 광학방식 등이 있는데 현재 반도체 메모리가 대부분을 차지하고 있다. 이런 반도체 메모리는 데이타 저장방식의 전기적 특성 등에 따라 구분되는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), Flash Memory, ROM(Read Only Memory) 등의 여러 종류가 있는데 이중 DRAM이 차지하는 비중이 가장 크다.

상기 DRAM은 저장전위가 시간에 따라 변화하기 때문에 주기적으로 저장전위를 원래의 상태로 회복하기 위해 주기적인 리프레쉬 동작이 필요하며, 커패시터에 저장된 전하량이 데이타 판정기준이 되므로 읽기 동작에서 이 전하량의 차이에 따른 전압 차이를 유기하고 이 전압차이를 감지 증폭하여 데이타를 출력하기 때문에 파괴된 저장 데이타를 다시 복구하여 셀에 저장시켜야 하는 동적인 특성을 갖고 있다.

위와 같은 메모리를 실제적으로 시스템에 사용할 때는 모듈로 만들어서 생산되는데 모듈(module)이라는 것은 하나의 기능을 가진 소자들의 집합으로 인쇄회로기판(PCB:Printed Circuit Board)상에 여러 가지 반도체소자 등의 패키지장치가 탑재되어 다수의 접속 핀에 의해 패널 등에 연결되어 설치된다.

요즈음 시스템의 속도가 고속됨에 따라 이에 대응되어 작동되는 DRAM으로는 SDRAM과 EDO DRAM등이 있다.

SDRAM(Synchronous Dynamic Random Access Memory)은 열어드레스의 취득, 데이터의 읽기, 출력 포트의 출력을 3단 파이프 라인으로 분담해 각각 클럭에 동기해서 처리할 수 있는 특징으로 갖는 DRAM이다.

일반적인 DRAM은 열어드레스를 받은 후 출력이 종료될때까지 처리할 수 있는 데이터는 한 개뿐이였으나 SDRAM은 3단 파이프 라인으로 분담해 각각 클럭에 동기되어 처리되기 때문에 최초의 데이터 출력까지는 3클럭이 걸리지만 이후부터는 1클럭마다 출력이 가능하기 때문에 고속 액세스가 가능하다는 특징이 있다.

또한, EDO(Extended Data Output) DRAM은 최근 각광받고 있는 고속 동작 모드를 수행할 수 있는 메모리로 하이퍼 페이지 모드라고도 부르며, 패스트 페이지 모드의 사이클시간을 더욱 고속으로 하기 위해서 데이터 래치의 개념을 도입한 동작 모드이다. 그리고 EDO DRAM은 데이터의 유효시간을 길게 함으로서 엄격한 메모리의 액세스 타이밍에 손쉽게 대응할 수 있다. 이로 인해 EDO DRAM의 패스트 페이지 모드는 이용하면 연속한 열에 대한 액세스를 최대 20ns까지 단축할 수 있다는 특징이 있다.

위와 같은 메모리 장치들은 실장 테스트를 위해 실제 작동되는 상태에서 불량이 발생된 메모리 장치들은 불량의 원인을 분석하기 위해 신호분석기(Logic Analyzer)나, 오실로스코프 등을 이용하여 패턴, 타이밍, 신호등을 관찰하여 불량의 원인을 분석하게 된다.

현재, 16M DRAM 168핀 DIMM 모듈의 실장 테스트시 1개의 테스트 보드에 1개의 모듈만을 오퍼레이터의 수작업에 의해 진행되고 있어 1개의 메모리 모듈을 테스트하는데 소요되는 긴 시간동안 너무 적은 양만이 테스트된다는 문제점이 있다.

본 고안은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 고안의 목적은 실장 테스트시 메모리 장치의 로딩과 언로딩을 핸들러에 의해 자동으로 수행하고 테스트를 동시에 여러개 할 수 있도록 한 메모리 장치의 테스터를 제공함에 있다.

도1은 본 고안에 의한 실시예로서 메모리 장치의 테스터를 간략하게 나타낸 블록구성도이다.

도2는 도1의 테스트부를 도시한 회로도이다.

도3은 도2의 테스트부 작동상태를 나타낸 타이밍도이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 어플리케이션 시스템 15 : 테스트 보드

20 : 핸들러 30 : 판단부

40 : 출력부 50 : 리셋스위치

TM1,TM2,TM3 : 테스트 모듈소켓

GM : 기준 모듈소켓

상기와 같은 목적을 이루기 위한 본 고안은 메모리를 실장 테스트하는 메모리 장치의 테스터에 있어서, 다수개의 메모리 모듈을 동시에 측정할 수 있도록 한 테스트 보드와, 테스트 보드에 테스트하고자 하는 메모리 모듈을 자동으로 로딩시키거나 언로딩시키는 핸들러를 더 포함하여 이루어진 것을 특징으로 한다.

위의 테스트 보드는 실장 테스트시 기준이 되는 기준 메모리 모듈를 꽂기위한 기준 모듈소켓과, 다수개의 테스트 메모리 모듈이 꽂혀 기준 메모리 모듈과 동일하게 작동되도록 배선된 다수개의 테스트 모듈소켓과, 다수개의 테스트 모듈소켓의 데이터 출력단과 데이터버스라인에 발생되는 전압차를 판단하기 위해 각각의 데이터 출력단에 연결된 판단부와, 판단부의 판단결과를 출력하기 위한 출력부와, 출력부의 작동을 리셋시키기 위한 리셋스위치로 이루어진다.

판단부는 테스트 모듈소켓의 테이터 출력단과 데이터버스라인사이에 매개된 감지저항과, 감지저항 양단에 결리는 전압값을 입력받아 차이를 비교하는 비교부로 이루어진다.

또한, 출력부는 판단부의 출력값을 리셋스위치의 값이 들어올때까지 지연시키기 위한 지연부와, 지연부의 출력값을 표시하는 표시부로 이루어진다.

위와 같이 이루어진 본 고안에 의한 메모리 장치의 테스터의 작동을 설명하면 다음과 같다.

테스터의 테스트 보드의 기준 모듈 소켓에 기준 메모리를 꽂고 테스트 모듈 소켓에는 핸들러에 의해 테스트하고자 하는 메모리를 로딩시킨후 실장테스트를 진행한다.

테스트진행시 데이터의 출력값이 기준 메모리 모듈과 테스트 메모리 모듈간에 차이가 발생되면 판단부에 의해 이를 판단하여 출력부를 통해 표시하게 된다.

그러면 오류가 발생된 메모리 모듈이 어느것인가를 판단할 수 있고 계속해서 실장테스트를 수행하여 다른 오류를 검출하기 위해 리셋스위치를 작동시키면 출력부의 값이 리셋되도록 작동된다.

그런다음, 다른 메모리 장치를 테스트하기 위해 핸들러가 테스트한 메모리 모듈을 언로딩시키고 다른 메모리 모듈을 로딩시켜 테스트를 반복한다.

이하, 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 고안의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.

도1은 본 고안에 의한 실시예로서 메모리 장치의 테스터를 간략하게 나타낸 블록구성도이다.

여기에 도시된 바와 같이 어플리케이션 시스템(10)에서 테스트 보드(15)와 어드레스신호나 데이터신호, 제어신호를 입력받거나 메모리 모듈에서 출력되는 데이터를 전송하기 위해 동축케이블로 연결된다.

그리고 테스트 보드(15)에는 실장테스트시 기준이 되기 위한 기준 메모리 모듈을 꽂기 위한 기준 모듈소켓(GM)과, 테스트를 위한 3개의 테스트 메모리 모듈을 꽂기 위한 3개의 테스트 모듈소켓(TM1,TM2,TM3)이 형성된다.

이들, 기준 모듈소켓(GM)과 테스트 모듈소켓(TM1,TM2,TM3)은 서로 동일하게 작동되도록 하기 위해 시스템에서 전송되는 신호가 공통으로 연결된다.

다만, 테스트를 위한 테스트 메모리 모듈이 삽입되는 3개의 테스트 모듈소켓(TM1,TM2,TM3)의 데이터핀들은 데이터버스라인(I/O BUS)과 연결될 때 100Ω의 감지저항(R)을 매개하여 연결된다.

그리고 각각의 감지저항(R)의 양단의 값을 입력받아 테스트하는 테스트부(T1,T2,T3)가 연결된다.

도2는 도1의 테스트부를 도시한 회로도이다.

여기에 도시된 회로도에서 보면 3개의 테스트 모듈소켓(TM1,TM2,TM3)의 첫 번째 데이터라인만 도시되어 있으나 데스트하고자 하는 테스트 모듈소켓(TM1,TM2,TM3)의 모든 데이터라인에 연결되어야 한다. 그레서 기준이 되는 기준 메모리 모듈과 테스트를 하기 위한 테스트 모듈과의 데이터 값의 변화를 관찰할 수 있게 된다.

여기에 도시된 바와 같이 기준 모듈소켓(GM)의 데이터라인은 데이터버스라인(I/O BUS)에 직접연결되고 3개의 테스트 모듈소켓(TM1,TM2,TM3)의 데이터라인은 100Ω의 감지저항(R)을 매개하여 연결된다. 따라서 실장테스트시 기준 모듈소켓(GM)에 꽂아진 기준 메모리 모듈에 의해 시스템이 작동된다.

그리고, 감지저항(R) 양단의 전압값을 입력받아 두 단의 전압차를 비교하기 위해 두값을 입력받아 배타적논리합하는 배타적논리합게이트(XOR)로서 비교부(32)가 이루어진다.

판단부(30)는 위의 감지저항(R)과 비교부(32)로 구성된다.

그리고 판단부(30)에 의해 테스트 메모리 모듈과 기준 메모리 모듈간의 데이터값의 차이를 출력하기 위한 출력부(40)로서 일정시간 지연시키기 위한 지연부(42)와 지연부(42)에서 출력되는 값을 표시하기 위한 표시부(44)로 이루어진다.

지연부(42)는 클럭신호에 따라 입력되는 값을 지연시켜 그대로 출력하는 D플립플롭으로 이루어지고 표시부(44)는 발광다이오드(LED)로 이루어진다.

또한 리셋스위치(50)는 일측단에 판단부(30)의 출력값이 연결되고 타측단에 전원전압(VCC)과 접지전압(GND)을 선택적으로 접속될 수 있도록 연결된 논리합게이트(OR)로 이루어진다.

따라서, 논리합게이트(OR)의 타측단에 접지전압(GND)이 연결될 경우에는 판단부(30)의 출력값이 저전위에서 고전위로 변화될 때 클럭신호도 저전위에서 고전위로 상승하여 D플립플롭(D-F/F)이 작동된다. 그러면 D플립플롭(D-F/F)의 입력값이 출력값으로 계속출력되는데 클럭신호가 다시 저전위로 떨어지기 전까지는 입력값이 저전위로 떨어진다고 해도 계속 이전의 입력값을 출력하게 된다.

이후 리셋스위치(50)를 작동시켜 논리합게이트(OR)의 타측단에 전원전압(VCC)을 일정시간 입력시킨후 차단하면 클럭신호가 발생한 것으로 판단하여 D플립플롭(D-F/F)은 새로운 입력값을 출력하게 된다.

위와 같이 이루어진 본 실시예의 작동을 도4에 도시된 테스트부의 작동상태를 나타낸 타이밍도를 참조하여 설명하면 다음과 같다.

실장테스트를 위한 3개의 테스트 메모리 모듈을 테스트 모듈소켓(TM1,TM2,TM3)에 꽂고, 기준이 되는 기준 메모리 모듈을 기준 모듈소켓(GM)에 꽂은 상태에서 접속슬롯(20)을 시스템의 메모리 소켓에 삽입하여 테스트한다.

시스템에서 출력되는 어드레스신호와 제어신호는 기준 메모리 모듈과 테스트 메모리 모듈 모두에 공통으로 입력되기 때문에 동일한 값이 데이터 버스라인으로 출력되어야한다.

그런데 테스트하고자하는 메모리 모듈의 데이터 출력값과 기준 메모리 모듈에서 출력되는 값이 다를 경우에는 감지저항(R)의 'a'단과 'b'단에 걸리는 전압값이 상이하게 된다.

그러면 감지저항(R)의 양단의 전압값을 입력으로 받아 들이는 비교부(32)의 배타적논리합게이트(XOR)의 출력값은 'c'의 그래프와 같이 저전위에서 고전위로 상승된다.

이 출력된 고전위값은 출력부(40)의 D플립플롭(D-F/F)의 입력으로 인가되고 또한 리셋스위치(50)의 일측단으로 인가된다. 리셋스위치(50)의 일측단이 저전위에서 고전위로 전압이 상승하게 되어 타측단에 접지전압(GND)이 걸려있는 논리합게이트(OR)의 출력값도 'd'의 그래프와 같이 저전위에서 고전위로 상승하게 된다. 그러면 D플립플롭(D-F/F)의 입력단에 인가된 고전위값이 'e'의 그래프와 같이 출력된다. 따라서, 표시부(44)의 발광다이오드(LED)는 발광하게 되어 테스트 메모리 모듈에서 오류가 발생되었음을 알리게 된다.

이후 계속 테스트되는 과정에서 테스트 메모리 모듈과 기준 메모리 모듈이 동일한 출력값이 발생하더라도 D플립플롭(D-F/F)의 출력값이 바뀌지 않게된다. 이는 D플립플롭(D-F/F)이 클럭신호가 저전위에서 고전위로 상승할 때 작동되기 때문으로 리셋스위치(50)를 작동시켜 논리합게이트(OR)의 타측단에 전원전압(VCC)을 일정시간 인가하고 다시 접지전압(GND)과 연결시키면 논리합게이트(OR)의 출력값이 'd'그래프와 같이 저전위에서 고전위로 변하게 되어 D플립플롭(D-F/F)의 출력값은 다시 현재 입력단에 인가되는 전압값, 즉 테스트 메모리 모듈의 출력값과 기준 메모리 모듈의 출력값이 동일한 상태에서 발생된 판단부(30)의 출력값을 입력받아 출력하게 되어 표시부(44)의 발광다이오드(LED)는 소등된다.

위와 같이 메모리 모듈을 테스트한 다음 다른 메모리 모듈을 테스트하기 위해 핸들러(20)에 의해 테스트한 메모리 모듈을 언로딩 시킨 후 테스트하기 위한 새로운 메모리 모듈을 로딩시킨 후 다시 테스트를 진행한다.

본 실시예에서는 위의 테스트 보드에 3개의 메모리 모듈을 꽂도록 구성하였으나 어드레스신호와 제어신호와 데이터신호가 안정적으로 공급될 수 있는 범위내에서 더 많은 메모리 모듈을 꽂을 수 있도록 메스트 모듈소켓을 형성할 경우 더 많은 메모리 모듈을 동시에 테스트할 수 있다.

이때는 각각의 테스트모듈의 데이터라인에 테스트부를 두어 표시부의 작동상태에 따라 오류가 발생되는 메모리 모듈을 검출할 수 있다.

상기한 바와 같이 본 고안은 메모리 모듈의 실장테스트시 하나의 테스트 보드에 다수개의 메모리 모듈을 꽂아 테스트할 수 있어 장시간이 소요되는 실장테스트시 동일시간에 많은 메모리 모듈을 테스트할 수 있다는 이점이 있다.

또한, 테스트하고자 하는 메모리 모듈을 핸들러에 의해 자동으로 로딩 및 언로딩을 수행함으로써 자동으로 테스트를 진행할 수 있다는 이점이 있다.

그리고, 다수개의 메모리 모듈을 동시에 테스트할 때 시스템은 정상적으로 작동되면서 오류가 발생된 메모리 모듈을 검출해 낼 수 있다는 이점이 있다.

Claims (4)

1. 메모리를 실장 테스트하는 메모리 장치의 테스터에 있어서,

   다수개의 메모리 모듈을 동시에 측정할 수 있도록 한 테스트 보드와,

   상기 테스트 보드에 테스트하고자 하는 메모리 모듈을 자동으로 로딩시키거나 언로딩시키는 핸들러

   를 더 포함하여 이루어진 것을 특징으로 하는 메모리 장치의 테스터.
2. 제1항에 있어서, 상기 테스트 보드는

   테스트시 기준이 되는 기준 메모리 모듈를 꽂기위한 기준 모듈소켓과,

   다수개의 테스트 메모리 모듈이 꽂혀 기준 메모리 모듈과 동일하게 작동되도록 배선된 다수개의 테스트 모듈소켓과,

   다수개의 테스트 모듈소켓의 데이터 출력단과 데이터버스라인에 발생되는 전압차를 판단하기 위해 각각의 데이터 출력단에 연결된 판단부와,

   판단부의 판단결과를 출력하기 위한 출력부와,

   출력부의 작동을 리셋시키기 위한 리셋스위치

   로 이루어진 것을 특징으로 하는 메모리 장치의 테스터.
3. 제2항에 있어서, 상기 판단부는

   테스트 모듈소켓의 테이터 출력단과 데이터버스라인사이에 매개된 감지저항과,

   상기 감지저항 양단에 결리는 전압값을 입력받아 차이를 비교하는 비교부

   로 이루어진 것을 특징으로 하는 메모리 장치의 테스터.
4. 제2항에 있어서, 상기 출력부는

   상기 판단부의 출력값을 상기 리셋스위치의 값이 들어올때까지 지연시키기 위한 지연부와,

   지연부의 출력값을 표시하는 표시부

   로 이루어진 것을 특징으로 하는 메모리 장치의 테스터.