KR20010065333A - 메모리모듈의 병렬 테스트장치 - Google Patents

메모리모듈의 병렬 테스트장치 Download PDF

Info

Publication number
KR20010065333A
KR20010065333A KR1019990065206A KR19990065206A KR20010065333A KR 20010065333 A KR20010065333 A KR 20010065333A KR 1019990065206 A KR1019990065206 A KR 1019990065206A KR 19990065206 A KR19990065206 A KR 19990065206A KR 20010065333 A KR20010065333 A KR 20010065333A
Authority
KR
South Korea
Prior art keywords
comparison
data
memory module
slots
test
Prior art date
Application number
KR1019990065206A
Other languages
English (en)
Inventor
장우창
박성민
김기형
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990065206A priority Critical patent/KR20010065333A/ko
Publication of KR20010065333A publication Critical patent/KR20010065333A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 메모리모듈의 병렬 테스트장치에 관한 것으로서, 메모리모듈의 실장테스트시 테스트되는 메모리모듈과 데이터를 블록별로 분리하여 병렬로 비교하여 동시에 테스트함으로써 메모리소자별로 페일여부를 표시할 수 있을 뿐만 아니라 테스트시간도 줄일 수 있는 이점이 있다.

Description

메모리모듈의 병렬 테스트장치{PARALLEL EXTENSION TEST KIT OF A MEMORY MODULE}
본 발명은 메모리모듈의 병렬 테스트장치에 관한 것으로서, 보다 상세하게는 메모리모듈의 실장테스트시 테스트되는 메모리모듈과 데이터를 병렬로 비교하여 동시에 테스트하여 페일여부를 표시할 수 있도록 하는 메모리모듈의 병렬 테스트장치에 관한 것이다.
메모리는 컴퓨터, 통신시스템, 화상처리시스템 등에서 사용되는 데이터나 명령 등을 일시적 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하는 것으로써 대표적으로 반도체, 테이프, 디스크, 광학방식 등이 있는데 현재 반도체 메모리가 대부분을 차지하고 있다. 이런 반도체 메모리는 데이터 저장방식의 전기적 특성 등에 따라 구분되는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), Flash Memory, ROM(Read Only Memory) 등의 여러 종류가 있는데 이중 DRAM이 차지하는 비중이 가장 크다.
상기 DRAM은 저장전위가 시간에 따라 변화하기 때문에 주기적으로 저장전위를 원래의 상태로 회복하기 위해 주기적인 리프레쉬 동작이 필요하며, 캐패시터에 저장된 전하량이 데이터 판정기준이 되므로 독출 동작에서 이 전하량의 차이에 따른 전압차이를 유지하고 이 전압차이를 감지·증폭하여 데이타를 출력하기 때문에 파괴된 저장 데이터를 다시 복구하여 셀에 저장시켜야 하는 동적인 특성을 갖고 있다.
위와 같은 메모리를 실제적으로 시스템에 사용할 때는 모듈로 만들어서 생산되는데 모듈(module)이라는 것은 하나의 기능을 가진 소자들의 집합으로 인쇄회로기판(PCB:Printed Circuit Board)상에 여러 가지 반도체소자 등의 패키지장치가 탑재되어 다수의 접속 핀에 의해 패널 등에 연결되어 설치된다.
이렇게 완성된 메모리모듈은 실제적인 동작을 테스트하기 위해 실장테스트를하게 된다.
실장테스트시 최대 4개의 메모리모듈을 장착하여 테스트할 수 있는 시스템이 구성되어 있으나 만일 3개의 메모리모듈을 테스트한다면 1개의 메모리모듈을 테스트하는 시간에 비해 대략 3배 정도의 시간이 소요될뿐만 아니라 페일 소자를 찾는다는 것도 테스트 시스템에서 뿌려주는 어드레스와 데이터를 확인하여 변환작업을 수행해야만 어느 소자에서 페일이 발생했는가 파악할 수 있는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 메모리모듈의 실장테스트시 실장시스템은 하나의 메모리모듈을 테스트하고 다른 메모리모듈들은 실장시스템이 테스트하는 하나의 메모리모듈과 병렬로 데이터를 비교하는 방식으로 테스트하여 블록별로 테스트결과를 표시할 수 있도록 한 메모리모듈의 병렬 테스트장치를 제공함에 있다.
도 1은 본 발명에 의한 메모리모듈의 병렬 테스트장치를 나타낸 구성도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 기준슬롯 20 : 제 1비교슬롯
25 : 제 2비교슬롯 30 : 제 1버퍼부
35 : 제 2버퍼부 40 : 제 1비교부
45 : 제 2비교부 50 : 제 1페일소자판단부
55 : 제 2페일소자판단부 60 : 결과판단부
상기와 같은 목적을 실현하기 위한 본 발명은 테스트시스템의 메모리슬롯에 삽입되는 탭을 통해 일대일로 연결되는 기준슬롯과, 기준슬롯에서 테스트되는 메모리모듈과 데이터를 병렬로 비교하기 위해 장착되는 복수개의 비교슬롯과, 기준슬롯의 제어신호 및 어드레스신호를 버퍼링하여 복수개의 비교슬롯으로 공급하는 버퍼부와, 기준슬롯의 데이터신호와 복수개의 비교슬롯의 데이터신호를 서로 비교하거나 기준슬롯에 데이터가 기록될 때 복수개의 비교슬롯으로 버퍼링하여 공급하며 비교결과를 출력하기 위한 비교부와, 비교부의 출력값을 입력받아 블록별 테스트 결과를 표시하는 페일소자판단부와, 비교부의 출력값을 입력받아 테스트 전체결과를 표시하기 위한 결과판단부를 포함하여 이루어진 것을 특징으로 한다.
이때 비교부는 데이터신호를 일정 개수만큼 블록으로 구성하여 각 블록별로 비교하여 페일소자를 단번에 파악할 수 있도록 하는 것을 특징으로 한다.
위와 같이 이루어진 본 발명은 테스트시스템에 의해 직접 테스트되는 기준슬롯에 장착된 메모리모듈의 데이터와 복수개의 비교슬롯에 장착된 메모리모듈의 데이터를 비교하여 서로 차이가 발생되는 부분을 개별적으로 표시할 뿐만 아니라 테스트의 전체결과를 표시함으로써 페일소자를 단번에 판단할 수 있으며 테스트시간도 줄일 수 있게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 1은 본 발명에 의한 메모리모듈의 병렬 테스트장치를 나타낸 구성도이다.
여기에 도시된 바와 같이 테스트시스템의 메모리슬롯에 삽입되는 탭(5)을 통해 일대일로 연결되는 기준슬롯(10)과, 기준슬롯(10)에서 테스트되는 메모리모듈과 데이터를 병렬로 비교하기 위해 장착되는 제 1내지 제 2비교슬롯(20)(25)과, 기준슬롯(10)의 제어신호 및 어드레스신호를 버퍼링하여 제 1내지 제2비교슬롯(20)(25)으로 공급하는 제 1내지 제 2버퍼부(30)(35)와, 기준슬롯(10)의 데이터신호와 제 1내지 제 2비교슬롯(20)(25)의 데이터신호를 블록별로 서로 비교하거나 기준슬롯에 데이터가 기록될 때 제 1내지 제 2비교슬롯(20)(25)으로 버퍼링하여 공급하며 비교결과를 출력하는 제 1내지 제 2비교부(40)(45)와, 제 1내지 제 2비교부(40)(45)의 출력값을 입력받아 테스트결과를 블록별로 표시하기 위한 제 1내지 제 2페일소자판단부(50)(55)와, 제 1내지 제 2비교부(40)(45)의 출력값을 입력받아 테스트의 전체결과를 표시하는 결과판단부(60)로 이루어진다.
위에서 제 1내지 제 2비교부(40)(45)는 데이터신호를 일정 개수만큼 즉, ×72를 갖는 I/O인 경우 ×8씩 각각 9개의 블록별로 비교할 수 있도록 구성함으로써 페일이 발생된 부분을 알 수 있어 페일소자를 단번에 파악할 수 있도록 한다. 즉, 제 1내지 제 2비교부(40)(45)에는 각각 9개의 비교기를 포함하여 이루어진다.
따라서, 제 1내지 제 2페일소자판단부(50)(55)는 제 1내지 제 2비교부(40)(45)에서 블록별로 비교하여 출력하는 값을 각각 표시할 수 있도록 각각 9개의 LED를 포함하여 이루어진다.
그리고, 결과판단부(60)는 제 1내지 제 2비교부(40)(45)의 전체 출력값을 입력받아 페일이 발생되었는가 정상적으로 테스트가 완료되었는가 현재 테스트중인가를 표시하도록 3개의 LED를 포함하여 이루어진다.
위와 같이 이루어진 본 실시예의 작동을 설명하면 다음과 같다.
테스트시스템의 메모리슬롯에 삽입되는 탭(5)을 통해 일대일로 연결된 기준슬롯(10)과 제 1내지 제 2비교슬롯(20)(25)에 각각 테스트하고자 하는 메모리모듈을 삽입한 후 테스트하게 된다.
그러면, 기준슬롯(10)의 제어신호와 어드레스신호들은 제 1버퍼부(30)를 통해 제 1비교슬롯(20)에 공급되고, 제 2버퍼부(35)를 통해 제 2비교슬롯(25)에 공급된다.
따라서, 실장시스템으로부터 제어신호와 어드레스신호를 공급받은 기준슬롯(10)의 메모리모듈과 제 1내지 제 2버퍼부(30)(35)를 통해 제어신호와 어드레스신호를 공급받은 제 1내지 제 2비교슬롯(20)(25)의 메모리모듈은 모두 동일한 동작을 수행하게 된다. 따라서, 입출력되는 데이터들은 모두 동일해야 되기 때문에 기준슬롯(10)과 제 1비교슬롯(20)의 데이터값은 제 1비교부(40)에 의해 일치여부를 비교하고, 기준슬롯(10)과 제 2비교슬롯(25)의 데이터값은 제 2비교부(45)를 통해 일치여부를 비교하게 된다.
이렇게 제 1비교부(40)에 의해 비교한 결과값은 제 1페일소자판단부(50)를 통해 표시하게 되며, 제 2비교부(45)에 의해 비교한 결과값은 제 2페일소자판단부(55)를 통해 표시하게 된다.
그런데, 제 1내지 제 2비교부(40)(45)는 데이터신호를 블록별로 분리하여 각각 비교한 후 각각의 비교값을 출력하기 때문에 제 1내지 제 2페일소자판단부(50)(55)를 통해 각각의 블록별 테스트 결과를 9개의 LED로 확인할 수 있기 때문에 많은 데이터신호 중에서 페일이 발생된 데이터 블록이 어느 것인지 파악할 수 있어서 페일이 발생된 메모리소자를 한번에 판단하게 된다.
그리고, 제 1내지 제 2비교부(40)(45)의 전체출력값을 입력받음으로써 테스트의 전체결과에서 페일이 발생했는가 정상적으로 완료했는가 현재 테스트중인가를 결과판단부(60)의 3개의 LED로 표시하게 된다.
상기한 바와 같이 본 발명은 메모리모듈의 실장테스트시 실장시스템은 하나의 메모리모듈을 테스트하고 다른 메모리모듈들은 실장시스템이 테스트하는 하나의 메모리모듈과 병렬로 데이터를 비교하는 방식으로 테스트함으로써 테스트 시간을 줄일 수 있는 이점이 있다.
또한, 병렬로 데이터를 비교할 때 데이터를 블록별로 분리하여 테스트하여 표시함으로써 불량이 발생된 메모리소자를 용이하게 파악할 수 있는 이점이 있다.

Claims (2)

  1. 테스트시스템의 메모리슬롯에 삽입되는 탭을 통해 일대일로 연결되는 기준슬롯과,
    상기 기준슬롯에서 테스트되는 메모리모듈과 데이터를 병렬로 비교하기 위해 장착되는 복수개의 비교슬롯과,
    상기 기준슬롯의 제어신호 및 어드레스신호를 버퍼링하여 상기 복수개의 비교슬롯으로 공급하는 버퍼부와,
    상기 기준슬롯의 데이터신호와 상기 복수개의 비교슬롯의 데이터신호를 서로 비교하거나 상기 기준슬롯에 데이터가 기록될 때 상기 복수개의 비교슬롯으로 버퍼링하여 공급하며 비교결과를 출력하기 위한 비교부와,
    상기 비교부의 출력값을 입력받아 블록별 테스트 결과를 표시하는 페일소자판단부와,
    상기 비교부의 출력값을 입력받아 테스트 전체결과를 표시하기 위한 결과판단부
    를 포함하여 이루어진 것을 특징으로 하는 메모리모듈의 병렬 테스트장치.
  2. 제 1항에 있어서, 상기 비교부는
    데이터신호를 일정 개수만큼 블록으로 구성하여 각 블록별로 비교하여 페일소자를 파악할 수 있도록 하는 것
    을 특징으로 하는 메모리모듈의 병렬 테스트장치.
KR1019990065206A 1999-12-29 1999-12-29 메모리모듈의 병렬 테스트장치 KR20010065333A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065206A KR20010065333A (ko) 1999-12-29 1999-12-29 메모리모듈의 병렬 테스트장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065206A KR20010065333A (ko) 1999-12-29 1999-12-29 메모리모듈의 병렬 테스트장치

Publications (1)

Publication Number Publication Date
KR20010065333A true KR20010065333A (ko) 2001-07-11

Family

ID=19632410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065206A KR20010065333A (ko) 1999-12-29 1999-12-29 메모리모듈의 병렬 테스트장치

Country Status (1)

Country Link
KR (1) KR20010065333A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694413B1 (ko) * 2005-04-09 2007-03-12 주식회사 메모리앤테스팅 메모리 테스트 장치 및 그 테스트 방법
WO2008109213A1 (en) * 2007-03-08 2008-09-12 Freescale Semiconductor Inc. System and method for testing and providing an integrated circuit having multiple modules or submodules
US8345492B2 (en) 2009-05-22 2013-01-01 Samsung Electronics Co., Ltd. Memory controller for detecting read latency, memory system and test system having the same
US8441876B2 (en) 2010-06-21 2013-05-14 Samsung Electronics Co., Ltd. Memory module including parallel test apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694413B1 (ko) * 2005-04-09 2007-03-12 주식회사 메모리앤테스팅 메모리 테스트 장치 및 그 테스트 방법
WO2008109213A1 (en) * 2007-03-08 2008-09-12 Freescale Semiconductor Inc. System and method for testing and providing an integrated circuit having multiple modules or submodules
US7669100B2 (en) 2007-03-08 2010-02-23 Freescale Semiconductor, Inc. System and method for testing and providing an integrated circuit having multiple modules or submodules
US8345492B2 (en) 2009-05-22 2013-01-01 Samsung Electronics Co., Ltd. Memory controller for detecting read latency, memory system and test system having the same
US8441876B2 (en) 2010-06-21 2013-05-14 Samsung Electronics Co., Ltd. Memory module including parallel test apparatus

Similar Documents

Publication Publication Date Title
US7487413B2 (en) Memory module testing apparatus and method of testing memory modules
KR20010031733A (ko) 기록 및 판독 가능한 집적 회로의 버스 터미널을테스트하기 위한 방법
US6226764B1 (en) Integrated circuit memory devices including internal stress voltage generating circuits and methods for built-in self test (BIST)
US6857093B2 (en) Semiconductor integrated circuit device capable of self-testing internal power supply currents provided to internal circuits integrated on chip
CN109841258B (zh) 半导体器件和包括其的系统
US6057698A (en) Test system for variable selection of IC devices for testing
KR20010065333A (ko) 메모리모듈의 병렬 테스트장치
US6189119B1 (en) Semiconductor memory device having test mode
US6999887B2 (en) Memory cell signal window testing apparatus
CN114388048A (zh) 修复电路和存储器
KR100504428B1 (ko) Edo dram 모듈의 불량소자 검출기
KR100254621B1 (ko) 메모리 모듈의 불량소자 검출기
US11621052B1 (en) Method for testing memory device and test system
US7159157B2 (en) Apparatus and method for testing a device for storing data
KR200287948Y1 (ko) 메모리모듈의테스트보드
KR0129918Y1 (ko) 셀프 테스트 기능을 갖는 메모리장치
US20230223098A1 (en) Method and device for testing memory
KR19990057270A (ko) Sdram모듈의 불량소자 검출기
KR20000006681U (ko) 메모리 장치의 테스터
US7428671B2 (en) Memory module with test structure
KR100296425B1 (ko) 메모리 결함 에뮬레이터
KR20010036199A (ko) 램버스 디램의 테스트 보드
KR20000040294A (ko) 메모리 모듈의 불량 감지기
KR100338824B1 (ko) Ｄｄｒ 싱크로너스 디램의 테스트보드
KR100247173B1 (ko) 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application