KR101479956B1 - 자동 테스트 장비 인터페이스용 직각 연결 시스템 - Google Patents

자동 테스트 장비 인터페이스용 직각 연결 시스템 Download PDF

Info

Publication number
KR101479956B1
KR101479956B1 KR20097021716A KR20097021716A KR101479956B1 KR 101479956 B1 KR101479956 B1 KR 101479956B1 KR 20097021716 A KR20097021716 A KR 20097021716A KR 20097021716 A KR20097021716 A KR 20097021716A KR 101479956 B1 KR101479956 B1 KR 101479956B1
Authority
KR
South Korea
Prior art keywords
pcb
card assembly
socket card
circuit
flexible circuit
Prior art date
Application number
KR20097021716A
Other languages
English (en)
Other versions
KR20100027097A (ko
Inventor
산지브 그로버
벤슨 모리스
토드 숄
스티븐 벨라토
케니쓰 디. 카클린
Original Assignee
어드밴테스트 (싱가포르) 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴테스트 (싱가포르) 피티이. 엘티디. filed Critical 어드밴테스트 (싱가포르) 피티이. 엘티디.
Publication of KR20100027097A publication Critical patent/KR20100027097A/ko
Application granted granted Critical
Publication of KR101479956B1 publication Critical patent/KR101479956B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7005—Guiding, mounting, polarizing or locking means; Extractors
    • H01R12/7011—Locking or fixing a connector to a PCB
    • H01R12/7017—Snap means
    • H01R12/7023—Snap means integral with the coupling device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7082—Coupling device supported only by cooperation with PCB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R31/00—Coupling parts supported only by co-operation with counterpart
    • H01R31/005—Intermediate parts for distributing signals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

본 발명에는 테스트 헤드 내의 적어도 하나의 PCB와 소켓 카드 조립체 사이에서 신호를 라우팅하기 위한 장치가 개시된다. 일 실시예에서, 장치는 PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하는 적어도 하나의 가요성 회로를 포함할 수 있고, 가요성 회로는 실질적으로 직교하는 평면들을 따라 소켓 카드 조립체 및 PCB와 인터페이스 작용하도록 구성된 규정된 형상을 갖는다. 테스트 헤드 내의 적어도 하나의 PCB와 소켓 카드 조립체 사이에서 신호를 라우팅하는 방법은 실질적으로 직교하는 평면들을 따라 소켓 카드 조립체 및 PCB와 인터페이스 작용하도록 구성된 규정된 형상을 갖는 적어도 하나의 가요성 회로를 사용하여 PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하는 것을 포함할 수 있다. 다른 실시예들도 또한 개시되어 있다.
PCB, 소켓 카드 조립체, 신호 라우팅, ATE 시스템, 인쇄 회로 기판

Description

자동 테스트 장비 인터페이스용 직각 연결 시스템 {RIGHT ANGLE CONNECTION SYSTEM FOR ATE INTERFACE}
ATE 시스템용 인터페이스에 사용되는 상호연결 기술은 밀도, 성능 및 유연성 중 하나 이상에 의해 제한되는 것이 일반적이다. 많은 장치들을 병렬로 시험하기 위해서는 비용 효율적, 고밀도, 고성능 직각 상호연결부가 필요하다.
임의의 인터페이스는 시험 대상 장치 또는 장치들[즉, DUT(들)]과 테스트 시스템 전자장치[또는 자동 시험 장비, 즉, ATE(automated test equipment)] 사이에 전자기계적 조립체를 포함하는 것이 일반적이다. 이 인터페이스는 일반적으로 장치 전용부와 비-장치 전용부를 포함한다. 장치 전용부는 DUT(divece under test)(들)에 인접하게 존재하며, DUT(들)와 연결된다. 비-장치 전용부는 하나 이상의 인쇄 회로 기판을 포함할 수 있는 테스트 시스템 전자장치와 연결된다. 인터페이스 내에서 다양한 부분들을 연결하기 위해 다양한 방식들이 사용된다. 직각 연결부는 가장 주목할만한 상호연결부 중 하나일 수 있다.
예로서, 도 9는 종래 기술 연결 시스템(900)을 예시한다. 도 10은 다른 종래 기술 연결 시스템(1000)을 예시한다. 도 11은 또 다른 종래 기술 연결부(1100)의 구성요소들을 예시한다.
특히, 어드밴테스트(Advantest)의 솔루션들에 관련한 메모리 ATE에서, "인터페이스"는 단어 "고성능 설비(high performance fixture)"에서 유래한 하이픽스(등록상표; HiFixTM) 브랜드 장치 전용 인터페이스라고도 알려져 있다. 하이픽스 브랜드 인터페이스는 전통적으로 소켓 카드 조립체(SCA라고도 지칭됨)의 "소켓 카드"에 연결되는 전송 라인 조립체의 집단인, 하이픽스 상호연결부와 ATE 사이의 연결 평면을 형성하는 PCB(printed circuit board)들의 세트를 포함하고 있다. 완성된 조립체로서 개발 및 전달되는 경우, 이 전체 확장 하이픽스(등록상표) 조립체는 장치에 특정된 것으로 간주되며, SCA와 전송 라인 사이의 부착 방법은 SCA의 테스터측에 예비종결된 동축 케이블을 직접 납땜함으로써 이루어지는 것이 일반적이다. 이는 전체 하이픽스(등록상표) 조립체가 고가이고, 거의 재사용할 수 없어지게 한다. 그러나, 전통적으로, JEDEC(또는 유사한) 패키징 표준에 부합되면서 거의 변하지 않는 메모리 DUT들의 분야에서, 이는 각 장치 교체 및 전체 장치 전용 시험 하드웨어의 비용을 감당하여야만 하는 메모리 ATE 최종 사용자에게 반드시 비용적 과제를 부여하는 것은 아니다. 대안적으로, 하이픽스(등록상표) 브랜드 장치 전용 인터페이스의 SCA는 핀-소켓 또는 동축 연결 시스템에 의해 부착될 수 있다. 예로서, 도시아끼 아와지(Toshiaki Awaji)에게 2001년 7월 10일자로 허여되고 일본 도쿄 소재의 어드밴테스트 코포레이션(Advantest Corporation)에게 양도된 미국 특허 제6,257,933호 및 도시아끼 아와지 등에게 1998년 4월 21일자로 허여되고 일본 도쿄 소재의 어드밴테스트 코포레이션에게 양도된 미국 특허 제5,742,168호를 참조하라. 그러나, 이들 유형의 종래 기술 시스템들은 밀도(즉, 단위 면적당 연결부들)가 상당히 제한되어 있다.
이제, 메모리 장치들은 시간이 흐를수록, 주로 모바일 전자장치 및 휴대기기(handset) 시장의 소형화 요구에 의해 강요되는 증가된 밀도의 패키지 유형 및 포맷으로 패키징되기 때문에, DUT 전용 시험 하드웨어의 비용을 감소시키기 위한 다수의 연구가 이루어져 왔다. 예로서, 어드밴테스트 및 TSE는 SCA(또는 SCA의 집단)과 잔여 인터페이스 사이의 비-영구적 연결 평면형 VHDM을 특성 및 특징으로 하는 하이픽스(등록상표)(또는 TSE의 경우에는 "u-TIS"TM) 인터페이스를 개발하였다. 따라서, SCA는 DUT들 사이의 규칙적 교체를 필요로 하는 유일한 장치 전용층이 된다.
일 실시예에서, 적어도 하나의 인쇄 회로 기판(PCB)을 복수의 시험 대상 장치와 연결하기 위해, 테스트 헤드 내의 적어도 하나의 PCB와 소켓 카드 조립체 사이에서 신호를 라우팅하기 위한 장치가 제공되며, 이 장치는 소켓 카드 조립체와 PCB의 제1 및 제2 측면을 서로 전기적으로 연결하는 적어도 하나의 가요성 회로를 포함하고, 이 적어도 하나의 가요성 회로는 하나의 평면을 따라 소켓 카드 조립체와 인터페이스 작용하고, 이 하나의 평면에 실질적 수직인 다른 평면들을 따라 PCB의 측면들과 인터페이스 작용하도록 구성된 규정된 형상을 갖는다.
다른 실시예에서, 복수의 장치들을 시험하기 위한 ATE 시스템이 제공되며, 이 ATE 시스템은 시험 신호를 처리하기 위한 적어도 하나의 인쇄 회로 기판(PCB)을 갖는 테스트 헤드와, 소켓 카드 조립체와 PCB의 제1 및 제2 측면을 서로 전기적으로 연결하기 위한 적어도 하나의 가요성 회로와, 취급기(handler)에 의해 지지되는 시험 대상 장치와 소켓 카드 조립체를 전기적으로 연결하도록 구성된 인터페이스를 포함하고, 이 적어도 하나의 가요성 회로는 하나의 평면을 따라 소켓 카드 조립체와 인터페이스 작용하고 이 하나의 평면에 실질적으로 수직인 다른 평면들을 따라 PCB의 측면들과 인터페이스 작용하도록 구성된 규정된 형상을 갖는다.
또 다른 실시예에서, 복수의 시험 대상 장치와 적어도 하나의 인쇄 회로 기판(PCB)을 전기적으로 연결하기 위하여 테스트 헤드 내의 적어도 하나의 PCB와 소켓 카드 조립체 사이에서 신호를 라우팅하는 방법이 제공되며, 이 방법은 하나의 평면을 따라 소켓 카드 조립체와 인터페이스 작용하고 이 하나의 평면에 실질적으로 수직인 다른 평면들을 따라 PCB의 측면들과 인터페이스 작용하도록 구성된 규정된 형상을 갖는 적어도 하나의 가요성 회로를 사용하여 PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하는 단계를 포함한다.
다른 실시예들도 개시되어 있다.
본 발명의 예시적 실시예가 아래의 도면들에 예시되어 있다.
도 1은 한 쌍의 직각 연결 가요성 회로의 예시적 실시예를 예시한다.
도 2는 도 1에 도시된 직각 연결 가요성 회로 중 하나의 분해도를 예시한다.
도 3은 테스트 시스템 전자장치의 회로 기판들과 쌍을 이루는 한쪽을 구비한 직각 연결 시스템의 예시적 실시예를 예시한다.
도 4A 및 도 4B는 테스트 시스템의 인쇄 회로 기판에 부착된 직각 연결 시스템의 예시적 실시예를 예시한다.
도 5는 테스트-헤드, 매니퓰레이터, 인터페이스 및 취급기를 갖는 최종 패키지 내의 메모리 칩을 시험하기 위한 예시적 테스트 셀을 예시하는 도면이다.
도 6은 복수의 신규한 직각 연결 가요성 회로와 테스트 시스템 전자 장치의 신규한 인쇄 회로 기판 어레이와 함께 조립된 프로그램가능한 인터페이스 메트릭스를 예시한다.
도 7은 직각 상호연결부의 예시적 실시예의 개략적 예시도이다.
도 8A는 테스트 시스템 전자장치의 한 쌍의 인쇄 회로 기판과 소켓 카드 조립체 사이의 연결 시스템의 종래 기술 형태를 예시한다.
도 8B는 테스트 시스템 전자장치의 한 쌍의 인쇄 회로 기판과 소켓 카드 조립체 사이의 직각 연결 시스템의 예시적 실시예를 예시한다.
도 9 내지 도 11은 인쇄 회로 기판의 테스트 전자장치를 소켓 카드 조립체에 연결하기 위한 종래 기술 직각 커넥터를 예시한다.
도1 내지 도 3, 도 4A 및 도 5를 참조하면, 예시적인 실시예에서, 적어도 하나의 인쇄 회로 기판(105)(도 3 및 도 4A)과 소켓 카드 조립체(500) 사이에서 신호를 라우팅하기 위한 장치(100)[본원에서는 조립체(100)로도 지칭됨]가 제공될 수 있다. 인쇄 회로 기판(105)[본원에서는 PCB(105) 및 "디먹스(demux)" 기판(105)으로도 치칭됨]는 테스트 헤드(505) 내에 배치될 수 있다. 소켓 카드 조립체(500)는 적어도 하나의 PCB(105)를 복수의 테스트 대상 장치(510)와 전기적으로 연결하도록 구성될 수 있다. 장치(100)는 PCB의 제1 및 제2 측면(115, 120)과 소켓 카드 조립체(500)를 서로 전기적으로 연결하는 적어도 하나의 가요성 회로(110)를 포함할 수 있다. 적어도 하나의 가요성 회로(110)는 하나의 평면(125)을 따라 소켓 카드 조립체(500)와 인터페이스 작용하고 하나의 평면(125; 제3 평면)에 대해 실질적으로 직각인 다른 평면(130, 135; 제1 및 제2 평면)을 따라 PCB의 측면(115, 120)들과 인터페이스 작용하도록 구성된 규정된 형상을 가질 수 있다.
일 실시예에서, 적어도 하나의 가요성 회로(110)는 소켓 카드 조립체(500)를 PCB의 제1 및 제2 측면(115, 120) 모두와 전기적으로 연결하도록 구성된 단일 가요성 회로(110A)를 포함할 수 있다. 또한, 한 쌍의 인터포저 조립체(140, 145)가 단일 가요성 회로(110A)를 PCB의 제1 및 제2 측면(115, 120)에 각각 제거 가능하게 연결하기 위해 선택적으로 제공될 수 있다. 단일 가요성 회로(110A)와 소켓 카드 조립체(500)를 서로 제거 가능하게 연결하기 위해 인터포저 조립체(150)가 또한 제공될 수 있다.
일 실시예에서, 단일 가요성 회로(110A)는 내측 표면(155; 제2 표면) 및 외측 표면(160; 제1 표면)을 가질 수 있다. 외측 표면(160)은 소켓 카드 조립체(500)와의 제거 가능한 연결을 위한 회로 단자 영역(165)을 가질 수 있다. 내측 표면(155)은 PCB(105)의 제1 및 제2 측면(115, 120)과의 연결을 위한 한 쌍의 회로 단자 영역(170, 175)을 가질 수 있다. 선택적으로, 단일 가요성 회로(110A)는 또한 PCB의 제1 및 제2 측면(115, 120)들과의 연결을 위한 회로 단자 영역(170, 175)의 반대쪽에 내측 표면(155)과 연결된 지지체(180)를 포함할 수 있다.
또 다른 실시예에서, 가요성 회로(110B)는 일 측면(160) 상에 소켓 카드 조립체(500)와의 제거 가능한 연결을 위한 회로 단자 영역(160B)을 가질 수 있다. 가요성 회로(110)는 [소켓 카드 조립체(500)와의 제거 가능한 연결을 위한 회로 단자 영역(165)을 가진 일 측면(160)과 반대인] 다른 측면(155) 상에 PCB(105)의 제1 및 제2 측면(115, 120) 중 하나와의 제거 가능한 연결을 위한 회로 단자 영역(170)을 가질 수 있다.
일 실시예에서, 한 쌍의 가요성 회로(110B)는 소켓 카드 조립체(500)를 PCB(105)의 제1 및 제2 측면(115, 120) 각각과 전기적으로 연결하도록 구성될 수 있다. 일 실시예에서, PCB(105)의 제1 및 제2 측면(115, 120)에 한 쌍의 가요성 회로(110B)를 각각 제거 가능하게 연결하기 위해 한 쌍의 인터포저 조립체(140B, 145B)가 제공될 수 있다. 또한, 소켓 카드 조립체(500)에 한 쌍의 가요성 회로(110B)를 각각 제거 가능하게 연결하기 위해 다른 쌍의 인터포저 조립체(150B)가 제공될 수 있다.
도 4A, 도4B 및 도 5를 참조하면, 예시적인 실시예에서, 복수의 장치를 테스트하기 위한 ATE 시스템(515)(도 5)이 제공될 수 있다. ATE 시스템(515)은 테스트 신호를 처리하기 위한 적어도 하나의 인쇄 회로 기판(105)(도 4A 및 도 4B)을 가진 테스트 헤드(505)를 포함할 수 있다. ATE 시스템(515)은 PCB(105)의 제1 및 제2 측면(115, 120)과 소켓 카드 조립체(500)를 서로 전기적으로 연결하기 위한 적어도 하나의 가요성 회로(110)(도 4A 및 도 4B)를 포함할 수 있다. 대체로, 적어도 하나의 가요성 회로는 하나의 평면(125)(도 1)을 따라 소켓 카드 조립체(500)와 인터페이스 작용하고 하나의 평면(125)에 대해 실질적으로 직각일 수 있는 다른 평면(130, 135)(도 1)을 따라 PCB(105)의 측면들과 인터페이스 작용하도록 구성된 규정된 형상을 가질 수 있다. ATE(515)는 소켓 카드 조립체(500)를 취급기(525)에 의해 운반되는 테스트 대상 장치(510)와 전기적으로 연결하도록 구성된 인터페이스(520)를 포함할 수 있다.
ATE 인터페이스(520)를 가진 고밀도 직각 상호연결 조립체(100)(도 1)는 고도로 동시적인 방식으로 많은 반도체 장치를 테스트하는 것을 가능하게 한다. 가요성 회로(110)는 커스텀 ASIC(도시되지 않음)와 장치 전용 인터페이스(530)(Device Specific Interface: DSI) 사이에 배치된 짧은 상호연결부로서 통합되어, 테스트 신호가 어레이를 이루는 위치들에 라우팅된 후 다양한 장치들에 동시에 라우팅되는 것을 허용할 수 있다.
도 6에 가장 잘 도시된 바와 같이, 프로그래밍 가능한 인터페이스 매트릭스(600)에는 테스트 시스템 전자기기의 인쇄 회로 기판 어레이가 제공될 수 있다. 매트릭스(600)의 제어된 임피던스 가요성 회로는 극한 밀도 가요성 회로의 직각 연결 시스템을 형성할 수 있고, 이것은 순응형 기구 및 인터포저/상호연결부 기술과 조합될 수 있다. 그러한 고밀도 및 순응형 상호연결부는 DUT까지의 최소 라인 길이로 높은 신호 충실도(즉, 완전성)을 허용하는 한편, 전례가 없는 밀도와 동시성(parallelism)을 제공한다.
일 실시예에서, 가요성 회로(110)(도 3)는 고도로 동시적인 방식으로 집적 회로(IC) 장치를 테스트할 때 상당한 효율의 이점을 제공하는 경제적이고 신뢰성 있는 고성능 ATE 신호 전달 시스템을 제공할 수 있다. 가요성 회로(110)는 어레이 내에서 사용될 때 500개 이상의 메모리 장치의 전체 핀 카운트 테스트(full pin count testing)를 동시에 허용할 수 있고, 사용 가능한 IC 취급기 시스템에 의해 주로 제한된다.
도 1, 도 2, 도 4A 및 도 5를 참조하면, 인터페이스 디먹스 기판(105)(도 4A)과 DUT 소켓 카드(500)(도 5) 사이에 직각 연결부가 만들어질 수 있다. 직각 커넥터(100)(도 1)는 가요성 회로(110)(도 1), 지지 기구(180)(도 1), 및 3개의 인터포저(140, 145, 150)(도 1 및 도 2)를 포함할 수 있다. 디먹스 기판(105)(도 4A)의 양 측면 상에서 신호를 라우팅한 후 이들을 가요성 직각 루프 회로(110)(도 1, 도 2 및 도 4A)에 의해 연결함으로써, 다수의 신호를 연결하는데 제한된 공간이 사용될 수 있다.
직각 커넥터는 전송 라인을 가진 가요성 회로(110)를 포함할 수 있다. 가요성 회로(110)는 U자 형상으로 형성될 수 있다. 2개의 인터포저(140, 145)가 PCB(105) 상의 패드와 접촉하도록 단부 상에서 내부에 조립될 수 있다. 하나의 인터포저(150)가 DUT 소켓 카드(500)와 접촉하도록 가요성 회로(110)의 상부에 조립될 수 있다. 순응형 지지 빔 기구(180)가 가요성 회로(110) 아래에 구성될 수 있다. 일 실시예에서, 이들 조립체(100)들 중 4개는 기계식 볼스터 블록(bloster block)(185)을 사용하여 한 쌍의 PCB(105) 또는 디먹스 기판(150)과 통합될 수 있 다(도 4A 참조).
일 실시예에서, 가요성 회로(110)는 예를 들어 가요성 폴리이미드 재료 또는 다른 인쇄된 유전성 재료를 포함할 수 있다. 가요성 폴리이미드 재료는 다층 신호-접지-신호 스트립라인 구조로 50옴(ohm) 트레이스를 설계하는데 사용될 수 있다. 구리층들은 반강성 구조를 제공하고 전기-기계적 사양을 만족시키기 위해 0.5oz의 두께를 사용할 수 있다. 트레이스의 폭은 임피던스 변동을 5% 내로 유지하기 위해 적층체에 있어서의 다른 파라미터들에 따라 약 0.5mil(12.7㎛) 공차 내에서 엄격히 제어될 수 있다.
신호 트레이스들 사이의 간격은 근단 누화(near-end crosstalk: NEXT) 및 원단 누화(far-end crosstalk: FEXT)를 2% 미만으로 유지하는 한편, 적어도 340신호/평방-인치의 밀도를 유지하도록 최적화될 수 있다.
일 실시예에서, 가요성 회로(110)는 높은 DC 누설 저항을 갖도록 설계될 수 있다. 예를 들어, 이 저항은 누설 전류를 나노 암페어 이하로 유지하기 위해 10G옴 이상일 수 있다.
50옴 신호 트레이스에 추가하여, 가요성 회로(110)는 폭을 가로질러 분포된 전력 공급 라인을 포함할 수 있다. 이들 트레이스의 DC 저항은 낮은 밀리-옴이 되도록 구성될 수 있다. 전력 공급 라인은 2Amps 이상의 DC 전류를 전달하도록 설계될 수 있다. 최대 +150C의 온도를 견디도록 고온 폴리이미드 또는 다른 적절한 접착제가 층들 사이에 사용될 수 있다.
일 실시예에서, 가요성 회로(110)의 전체 길이는 PCB(105), 즉 디먹스 기 판(105) 상의 커스텀 ASIC와 장치 소켓 카드 조립체(500) 사이에 짧은 상호연결부를 제공하기 위해 수 인치 이하로 유지될 수 있다. 일 실시예에서, 가요성 회로는 2인치(5.08cm) 미만이다. 가요성 회로(110)의 전기적 설계는 고속 디지털 신호를 위한 라이즈-타임(rise-time)을 최소로 감손시키면서 1GHz 1dB-BW 이상을 제공할 수 있다.
일 실시예에서, 가요성 회로(110)는 양면형이 되도록, 즉 상면과 바닥면 모두에 신호 패드를 갖도록 설계될 수 있다. 가요성 회로(110) 중간부의 패드(165)[또는 회로의 단자 영역(165)]는 말단부 상에서 패드(170, 175)[또는 회로의 단자 영역(170, 175)]의 대향 측면(170, 175)에 존재한다. U자 형상으로 형성되어 있을 때, 신호 패드(170, 175)는 디먹스 기판(105)의 측면(115, 120)을 향해 내부를 대면하고, 중간부의 패드(165)는 DUT 소켓 기판(500)을 향해 외부를 대면한다.
도 4A에 가장 잘 도시된 바와 같이, 가요성 회로(110)는 양쪽 직선형 측면 상에 "위글(wiggle)"을 제공하기 위해 스트레인 완화(strain relief) 반경부(190)를 포함할 수 있다. 이 스트레인 완화는 만들어지는 연결부들의 순응을 허용하기 위해 그리고 또한 온도 변화에 따른 임의의 재료의 수축이나 팽창을 허용하기 위해 추가될 수 있다. 순응의 정도는 가요성 회로(110)에서 새들(saddle) 지지체(195)에 고정될 수 있는 스트레인 완화 반경부(190)의 실시를 통해, 그리고 사전 재하된 스프링, 엘라스토머 또는 유사한 순응 재료(200)를 사용할 수 있는 새들 아래의 지지 빔에 의해 달성될 수 있다. 대체로 절연체 새들 지지체(195)는 신뢰할 수 있는 연결성을 보장하기 위해 기계적 지지 및 엄격한 편평도를 제공한다.
도 2 및 도 4A에 도시된 바와 같이, 인터포저(150) 및 장치 소켓 카드 조립체(500)와의 정렬을 제공하기 위해 레지스트레이션(registration) 핀(205)이 새들(195)에 매립될 수 있다.
인터포저(140, 145, 150)는 인쇄 회로 기판 중 하나와 가요성 회로(110) 사이의 비영구적인 매우 짧은 조각의 상호연결부이다. 인터포저(140, 145)는 디먹스 기판(105) 상의 패드(170, 175)와 접촉하도록 단부 상에서 내부에 조립된다. 인터포저(150)는 DUT 소켓 보드(500)와 접촉하도록 가요성 회로(110)의 상부에 조립된다. 내부 인터포저(140, 145)는 외부 인터포저(150)와 상이할 수 있고, 접점수의 대략 절반을 가질 수 있다.
일 실시예에서, 두 가지 타입의 인터포저(140, 145 및 150)는 모두 mm 범위의 피치 배열을 가진 접점의 어레이를 가질 수 있다. 와이핑(wiping) 동작에 의해, 접점은 PCB(105)와 정합될 때 소정 정도의 순응을 제공할 수 있다. 인터포저(140, 145)는 매우 낮은 접촉 저항을 제공할 수 있는 한편, 접점당 낮은 힘을 요구한다.
더 신뢰성 있는 연결을 만들기 위해 정렬(alignment)과 양극성(polarity)을 위한 레지스트레이션 구멍(210)이 인터포저(150)에 추가될 수 있다.
인터포저(140, 145, 150)는 반영구적이도록 설계될 수 있고, 임의의 수의 상호연결 기술을 포함할 수 있다. 일 실시예에서, 각각의 인터포저(150)는 고장시에 단일 인터포저(150)의 대체를 가능하게 하는 미리 결정된 엔벨로프(envelope)(215)로 설계될 수 있다. 또한, 모든 인터포저(150)는 다른 기술 유형 또는 상업적 공 급원을 제공하기 위해 기타 인터포저(150)로 대체될 수 있다.
도 2를 참조하면, 일 실시예에서, 가요성 회로(110)의 단부들은 각각 절연체(225)를 사이에 두고 금속 볼스터 플레이트(220)와 조립될 수 있다. 스프링 기구를 가진 순응형 지지 빔이 가요성 회로(110)의 새들 지지체(195)(도 4A) 아래에 조립될 수 있다. 다른 실시예는 엘라스토머 또는 유사한 순응 기구를 포함할 수 있다.
볼스터 플레이트(220)는 짧은 레지스트레이션 핀(230)과 긴 레지스트레이션 핀(235)을 양쪽 코너에 가질 수 있다. 볼스터 플레이트(220)는 체결구(240)를 사용하여 디먹스 기판(105) 상에 장착될 수 있다. 레지스트레이션 핀(235)은 절연체(225)를 통과하고, 양호한 정렬을 위해 디먹스 기판(105)을 향해 구부러진다.
도 4B를 참조하면, 일 실시예에서, 2개의 루프(110B)가 PCB(105) 상의 공통 면 상에서 시작 및 종료될 수 있다.
예를 들어, 특히 조립체(100)의 구체적인 적용을 위해서, 가요성 회로(100)는 외부 구리 층의 두께를 감소시키거나, 유전성 재료의 두께를 변경하거나, 또는 슬롯을 추가하는 것 등에 의해 더 가요성을 갖도록 만들어질 수 있다.
대부분의 인터페이스는 SCA로의 직각 연결부를 요구한다. 가요성 회로(110)를 가진 조립체(100)는 2개의 직교하는 인쇄 회로 기판[즉, SCA(500)의 테스터 전자기기 PCB(105) 및 PCB] 사이에 직각 연결 시스템을 제공하고, 이것은 비영구적이고, 순응성이며, 가요성을 갖고, 높은 PCB 밀도를 허용하고, 신호의 완전성을 보존하고, 하나의 어레이 내에 복수가 존재할 수 있으며, 비교적 낮은 비용을 갖는다.
조립체(100)는 SCA(500) 및 인터페이스(520)의 나머지 부분으로의 영구적인 연결을 요구하지 않는 비영구적 연결부를 사용할 수 있다. 이것은 SCA(500) 또는 많은 SCA를 포함하는 장치 전용 인터페이스(530)[DSI(530)]만을 변경하는 것과, 상이한 유형의 장치가 테스트될 때는 언제든지 나머지 인터페이스(530)의 부분을 재사용하는 것을 허용한다. 이것은 고객이 전체 인터페이스(520)가 아닌 DSI(530)만을 구입하는 것을 허용하고, 따라서 전체적인 비용을 더 감소시킬 수 있다.
인터포저(150)는 SCA(500)와 정합하는 소모 가능하고 교체 가능한 커넥터일 수 있다. 인터포저가 기능을 하지 못하게 되면, 현장에서 교체하는 것이 가능하다.
DUT 동시성을 증가시키기 위해 인터페이스에 있어서 수많은 개선이 이루어져 왔다. 이것은 일반적으로 기존의 전송 라인을 수동적으로 분기시키는 것에 의해 또는 능동 전환(switching)의 사용에 의해 기존의 리소스를 나눔으로써 이루어진다. 어떠한 경우에도, 신호 완전성을 보전하면서 다수의 연결부가 SCA(500)에 요구된다. 조립체(100)는 340신호/평방-인치 이상이 가능한 고성능 고밀도 커넥터를 제공한다. 어레이 내에 128개의 커넥터를 사용함으로써, 인터페이스 내의 임피던스 제어 전송 라인이 24000개 이상이 되도록 핀 밀도 확장이 가능해질 수 있다.
ATE 테스트 헤드(505)는 많은 핀 전자기기 사이트를 가짐으로써, 인터페이스(520)가 상당한 크기의 영역에 걸쳐 펼쳐진 어레이 내에 많은 커넥터를 가질 것을 요구할 수 있다. 이들 커넥터는 매번 신뢰성 있는 연결부를 만들 필요가 있는 수천 개의 신호를 전달할 수 있다. 조립체(100)의 가요성 회로(110)는 제조 공차 를 허용하기 위해 3개의 방향으로 순응성을 제공할 수 있다.
전환을 위한 커스텀 ASIC 기반 스위치를 사용하는 인터페이스에 있어서는, 신호의 감손을 최소화하기 위해 ASIC를 DUT와 밀착하여 위치시키는 것이 극히 중요하다. 가요성 회로(110)는 직선형 트레이스를 채용함으로써 비교적 짧은 상호연결부를 제공한다.
일반적인 ATE 테스트 셀(515)은 대체로 테스트 헤드(505), 조종기(535), 인터페이스(520) 및 취급기(525)를 포함한다. 모든 핀 전자기기 사이트 및 리소스는 일반적으로 테스트 헤드(505) 내에 존재한다. 인터페이스(520)는 테스트 헤드(505)에 랫칭(latching) 결합될 수 있고, 장치 전용 및 비-장치 전용 섹션의 조합으로 모든 핀 전자기기와 유틸리티 신호를 연결한다. 테스트 장치(510)에 이웃한 인터페이스 부분(530)은 본원에서 장치 전용 인터페이스(530)[DSI(530)]로서 설명된다.
본원에서 프로그래밍 가능한 매트릭스 인터페이스(600)로 지칭되는 비-장치 전용 인터페이스에서는, 3개의 신호 및 전력 공급원이 한 쌍의 디먹스 인쇄 회로 기판(105) 상의 능동 테스트 전자기기를 사용하여 디멀티플렉스(de-multiplex)된다. 직각 커넥터 시스템(100)은 인터페이스(520) 내의 각각의 쌍의 디먹스 기판(105) 상에 조립될 수 있다. 커넥터 조립체(100)의 이러한 어레이는 취급기(525)에 대해 상부 상호연결 평면(125)을 제공한다. 인터페이스(520)는 장치(510)들을 동시에 테스트하기 위해 DUT(510)를 사용하여 취급기(525)에 도킹된다.
도 7을 참조하면, 일 실시예에서, 각각의 PCB(105) 상의 한 쌍의 직각 상호연결부는 측면(115, 120)으로부터의 신호를 각각의 직각 상호연결부(700)의 부분(705A, 705B)에 연결할 수 있다.
도 8A 및 도 8B는 직각 연결 시스템(800A) 및 직각 연결 시스템(800B)을 각각 도시한다. 직각 연결 시스템(800A)은 종래 기술의 시스템이며, PCB(105)의 양 측면(115, 120)으로의 커넥터(805A)를 포함한다. 에폭시 블록(810A)과 같은 홀더 부분(810A)이 커넥터(805A)를 보유하는데 사용된다. 소켓 헤더 커넥터(815A)와 같은 커넥터(815A)가 인터포저 조립체(150) 및 소켓 카드(500)와의 연결을 위해 제공된다.
새로운 직각 연결 시스템(800B)(도 8B)은 PCB(105)의 양 측면(115, 120)으로의 커넥터(805B)를 포함할 수 있다. 에폭시 블록(810B)과 같은 홀더 부분(810B)이 커넥터(805B)를 보유하기 위해 제공될 수 있다. 가요성 회로(805B)는 순응형 지지체 부분(815B)을 둘러쌀 수 있고, 커넥터(815A)(도 8A)와 같은 추가적인 커넥터 부분을 필요로 하지 않고 인터포저 조립체(150)를 통해 소켓 카드(500)에 연결될 수 있다.
일 실시예에서는, 적어도 하나의 PCB를 복수의 테스트 대상 장치와 전기적으로 연결하기 위한 소켓 카드 조립체와 테스트 헤드 내의 적어도 하나의 인쇄 회로 기판(PCB) 사이에서 신호를 라우팅하는 방법이 제공될 수 있다. 일 실시예에서, 하나의 방법은 하나의 평면을 따라 소켓 카드 조립체와 인터페이스 작용하고 하나의 평면에 대해 실질적으로 직각인 다른 평면을 따라 PCB의 측면들과 인터페이스 작용하도록 구성된 규정된 형상을 가진 적어도 하나의 가요성 회로를 사용하여 PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하는 것을 포함할 수 있다.
일 실시예에서, 하나의 방법은 선택적으로 한 쌍의 인터포저 조립체를 사용하여 적어도 하나의 가요성 회로와 적어도 하나의 PCB의 제1 및 제2 측면들을 서로 연결하는 것을 포함할 수 있다. 하나의 방법은 인터포저 조립체를 사용하여 적어도 하나의 가요성 회로와 소켓 카드 조립체를 연결하는 것을 포함할 수 있다. 가요성 회로와 PCB를 서로 연결하는 것에 추가하여, 하나의 방법은 PCB 및 가요성 회로 중 하나 또는 모두를 교체하는 것을 포함할 수 있다. 하나의 방법은 인터포저 조립체 쌍을 제거하는 것, 적어도 하나의 PCB 및 적어도 하나의 가요성 회로를 교체하는 것, 그리고 인터포저 조립체 쌍을 재연결하는 것을 더 포함할 수 있다.
가요성 회로와 소켓 카드를 서로 연결하는 것에 추가하여, 하나의 방법은 인터포저 조립체를 제거하는 것, 소켓 카드 조립체를 교체하는 것, 그리고 인터포저 조립체를 재연결하는 것을 포함할 수 있다. 하나의 방법은 인터포저 조립체 및 한 쌍의 인터포저 조립체를 제거하는 것, 적어도 하나의 가요성 회로를 교체하는 것, 그리고 인터포저 조립체와 인터포저 조립체 쌍을 재연결하는 것을 포함할 수 있다.

Claims (27)

  1. 테스트 헤드 내의 적어도 하나의 인쇄 회로 기판(PCB)과 소켓 카드 조립체 사이에서 신호를 라우팅하기 위한 장치이며, 소켓 카드 조립체는 적어도 하나의 PCB를 복수의 시험 대상 장치와 연결하며, 상기 장치는
    PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하기 위한 적어도 하나의 가요성 회로를 포함하고,
    적어도 하나의 가요성 회로는 제1 및 제2 평면(130, 135)을 따라서 PCB의 제1 및 제2 측면에 전기적으로 연결되고,
    적어도 하나의 가요성 회로는 소켓 카드 조립체에 대한 전기적 인터페이스를 제공하도록 구성된 형상을 갖고,
    소켓 카드 조립체에 대한 전기적 인터페이스는, 적어도 하나의 가요성 회로가 PCB의 제1 및 제2 측면에 전기적으로 연결되는 중간 위치에 있으며,
    소켓 카드 조립체에 대한 전기적 인터페이스는 제1 및 제2 평면(130, 135)에 실질적으로 수직한 제3 평면(125)에 제공되며,
    적어도 하나의 가요성 회로 각각은 반강성 구조 및 스트레인 완화 반경부를 가지며,
    스트레인 완화 반경부는 가요성 회로 및 전기적 인터페이스에 순응성을 제공하는, 신호 라우팅 장치.
  2. 제1항에 있어서, 상기 적어도 하나의 가요성 회로는 소켓 카드 조립체를 PCB의 제1 및 제2 측면 양자 모두와 전기적으로 연결하도록 구성된 단일 가요성 회로를 포함하는 신호 라우팅 장치.
  3. 제2항에 있어서, PCB의 제1 및 제2 측면 각각에 대한 단일 가요성 회로의 제거가능한 물리적 및 전기적 연결을 위한 한 쌍의 인터포저 조립체를 더 포함하는, 신호 라우팅 장치.
  4. 제2항에 있어서,
    단일 가요성 회로와 소켓 카드 조립체의 서로에 대한 제거가능한 연결을 위한 인터포저 조립체를 더 포함하며, 이 인터포저 조립체는 단일 가요성 회로의 제1 표면(160) 상에서 소켓 카드 조립체에 대한 전기적 인터페이스에 연결되고,
    단일 가요성 회로의 제1 표면(160)은 단일 가요성 회로의 제2 표면(155)과 반대쪽에 있으며,
    단일 가요성 회로의 제2 표면(155)은 PCB를 향하는, 신호 라우팅 장치.
  5. 제1항에 있어서,
    소켓 카드 조립체에 대한 전기적 인터페이스에서, 가요성 회로는 일 측면 상에 소켓 카드 조립체와의 제거가능한 연결을 위한 회로의 단자 영역을 가지고,
    가요성 회로는, 상기 소켓 카드 조립체와의 제거가능한 연결을 위한 회로의 단자 영역을 갖는 상기 일 측면에 대한 반대쪽 다른 측면 상에 PCB의 제1 및 제2 측면과의 제거가능한 연결을 위한 회로의 한 쌍의 단자 영역을 가지는, 신호 라우팅 장치.
  6. 제1항에 있어서,
    소켓 카드 조립체에 대한 전기적 인터페이스에서, 가요성 회로는 일 측면 상에 소켓 카드 조립체와의 제거가능한 연결을 위한 회로의 단자 영역을 가지고,
    가요성 회로는, 상기 소켓 카드 조립체와의 제거가능한 연결을 위한 회로의 단자 영역을 갖는 상기 일 측면에 대한 반대쪽 다른 측면 상에 PCB의 제1 및 제2 측면 중 하나의 측면과의 제거가능한 연결을 위한 회로의 단자 영역을 가지는, 신호 라우팅 장치.
  7. 제1항에 있어서, 적어도 하나의 가요성 회로는 PCB의 제1 및 제2 측면 각각과 소켓 카드 조립체를 각각 전기적으로 연결하도록 구성된 한 쌍의 가요성 회로를 포함하는, 신호 라우팅 장치.
  8. 제7항에 있어서, PCB의 제1 및 제2 측면 각각에 대한 한 쌍의 가요성 회로의 제거가능한 연결을 위한 한 쌍의 인터포저 조립체를 더 포함하는, 신호 라우팅 장치.
  9. 제8항에 있어서, 소켓 카드 조립체에 대한 한 쌍의 가요성 회로 각각의 제거가능한 연결을 위한 다른 쌍의 인터포저 조립체를 더 포함하는, 신호 라우팅 장치.
  10. 제1항에 있어서, 적어도 하나의 가요성 회로는 트레이스를 갖는 다층 가요성 회로를 포함하며, 트레이스는 신호-접지-신호 스트립라인 구조로 다층 가요성 회로 내에 형성되는, 신호 라우팅 장치.
  11. 제4항에 있어서, 단일 가요성 회로의 제2 표면(155)과 PCB 사이에 배치된 새들 지지체를 더 포함하며, 새들 지지체는 가요성 회로에 대한 인터포저 조립체의 정렬을 제공하기 위해 새들 지지체 내에 매립된 적어도 하나의 레지스트레이션 핀을 가지는, 신호 라우팅 장치.
  12. 테스트 헤드 내의 적어도 하나의 인쇄 회로 기판(PCB)과 소켓 카드 조립체 사이에서 신호를 라우팅하는 방법이며, 소켓 카드 조립체는 복수의 시험 대상 장치와 적어도 하나의 PCB를 전기적으로 연결하며, 상기 방법은
    적어도 하나의 가요성 회로를 사용하여 PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하는 단계를 포함하고,
    적어도 하나의 가요성 회로는 제1 및 제2 평면(130, 135)을 따라서 PCB의 제1 및 제2 측면에 전기적으로 연결되고,
    적어도 하나의 가요성 회로는 소켓 카드 조립체에 대한 전기적 인터페이스를 제공하도록 구성된 형상을 갖고,
    소켓 카드 조립체에 대한 전기적 인터페이스는, 적어도 하나의 가요성 회로가 PCB의 제1 및 제2 측면에 전기적으로 연결되는 중간 위치에 있으며,
    소켓 카드 조립체에 대한 전기적 인터페이스는 제1 및 제2 평면(130, 135)에 실질적으로 수직한 제3 평면(125)에 제공되며,
    적어도 하나의 가요성 회로는 트레이스를 갖는 다층 가요성 회로이며, 트레이스는 신호-접지-신호 스트립라인 구조로 다층 가요성 회로 내에 형성되며,
    적어도 하나의 가요성 회로 상에 적어도 하나의 인터포저가 배치되고,
    적어도 하나의 인터포저를 통해 적어도 하나의 가요성 회로가 소켓 카드 조립체에 전기적으로 연결되는, 신호 라우팅 방법.
  13. 제12항에 있어서, 적어도 하나의 가요성 회로를 사용하여 PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하는 단계는 한 쌍의 인터포저 조립체를 사용하여 적어도 하나의 PCB의 제1 및 제2 측면들과 적어도 하나의 가요성 회로를 각각 함께 연결하는 것을 포함하는, 신호 라우팅 방법.
  14. 제13항에 있어서, 적어도 하나의 가요성 회로를 사용하여 PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하는 단계 이후에, 인터포저 조립체 쌍을 제거하는 단계와, 적어도 하나의 가요성 회로와 PCB 중 적어도 하나를 교체하는 단계와, 인터포저 조립체 쌍을 재연결하는 단계를 더 포함하는, 신호 라우팅 방법.
  15. 제13항에 있어서, 적어도 하나의 가요성 회로를 사용하여 PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하는 단계는 인터포저 조립체를 사용하여 적어도 하나의 가요성 회로와 소켓 카드 조립체를 연결하는 것을 포함하는, 신호 라우팅 방법.
  16. 제15항에 있어서, 적어도 하나의 가요성 회로를 사용하여 PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하는 단계 이후에, 인터포저 조립체를 제거하는 단계와, 소켓 카드 조립체를 교체하는 단계와, 인터포저 조립체를 재연결하는 단계를 더 포함하는, 신호 라우팅 방법.
  17. 제15항에 있어서, 적어도 하나의 가요성 회로를 사용하여 PCB의 제1 및 제2 측면과 소켓 카드 조립체를 서로 전기적으로 연결하는 단계 이후에, 인터포저 조립체 및 인터포저 조립체 쌍을 제거하는 단계와, 적어도 하나의 가요성 회로를 교체하는 단계와, 인터포저 조립체 및 인터포저 조립체 쌍을 재연결하는 단계를 더 포함하는 신호 라우팅 방법.
  18. 복수의 장치를 시험하기 위한 자동 시험 장비(ATE) 시스템이며,
    복수의 시험 대상 장치로의 연결을 위해 장치 전용 인터페이스를 갖는 소켓 카드 조립체와,
    테스트 헤드와,
    복수의 인터포저를 포함하며,
    테스트 헤드는 (i) 테스트 신호를 처리하기 위한 복수의 인쇄 회로 기판(PCB)으로서, 각각 제1 및 제2 측면을 가지는 복수의 PCB들과, (ii) 복수의 가요성 회로를 구비하고,
    각각의 가요성 회로는 제1 및 제2 평면(130, 135)을 따라서 PCB들 중 각각의 PCB의 제1 및 제2 측면에 전기적으로 연결되고, 소켓 카드 조립체에 대한 전기적 인터페이스를 제공하도록 구성된 형상을 가지며,
    소켓 카드 조립체에 대한 전기적 인터페이스는, 가요성 회로가 PCB의 제1 및 제2 측면에 전기적으로 연결되는 가요성 회로의 중간 위치에 있으며,
    각각의 인터포저는 (i) 소켓 카드 조립체에 대한 전기적 인터페이스들 중 각각의 전기적 인터페이스와 (ii) 소켓 카드 조립체 사이에 비영구적인 순응성 연결을 제공하는, ATE 시스템.
  19. 제18항에 있어서, PCB들 중 각각의 PCB의 제1 및 제2 측면에 대한 가요성 회로의 제거가능한 연결을 위해, 가요성 회로 각각에 대한 한 쌍의 인터포저 조립체를 더 포함하는, ATE 시스템.
  20. 제18항에 있어서, 각각의 가요성 회로는 트레이스를 갖는 다층 가요성 회로이며, 트레이스는 신호-접지-신호 스트립라인 구조로 다층 가요성 회로 내에 형성되는, ATE 시스템.
  21. 제18항에 있어서, 각각의 가요성 회로는 반강성 구조 및 스트레인 완화 반경부를 가지며, 스트레인 완화 반경부는 가요성 회로 및 그 전기적 인터페이스에 순응성을 제공하는, ATE 시스템.
  22. 제18항에 있어서, 복수의 새들 지지체를 더 포함하며, 각각의 새들 지지체는 (i) 가요성 회로 중 하나의 가요성 회로와 상기 하나의 가요성 회로가 부착되는 PCB 사이에 배치되고, (ii) 가요성 회로에 대한 인터포저 조립체들 중 각각의 인터포저 조립체의 정렬을 제공하기 위해 새들 지지체 내에 매립된 레지스트레이션 핀을 가지는, ATE 시스템.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR20097021716A 2007-03-20 2008-03-20 자동 테스트 장비 인터페이스용 직각 연결 시스템 KR101479956B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/688,757 2007-03-20
US11/688,757 US7717715B2 (en) 2007-03-20 2007-03-20 System, method and apparatus using at least one flex circuit to connect a printed circuit board and a socket card assembly that are oriented at a right angle to one another
PCT/US2008/057709 WO2008116098A2 (en) 2007-03-20 2008-03-20 Right angle connection system for ate interface

Publications (2)

Publication Number Publication Date
KR20100027097A KR20100027097A (ko) 2010-03-10
KR101479956B1 true KR101479956B1 (ko) 2015-01-07

Family

ID=39766775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20097021716A KR101479956B1 (ko) 2007-03-20 2008-03-20 자동 테스트 장비 인터페이스용 직각 연결 시스템

Country Status (3)

Country Link
US (1) US7717715B2 (ko)
KR (1) KR101479956B1 (ko)
WO (1) WO2008116098A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101730385B (zh) * 2008-10-10 2012-07-04 深圳富泰宏精密工业有限公司 电路板结构
US8197261B2 (en) * 2010-05-10 2012-06-12 Hsing Chau Industrial Co., Ltd. Telecommunication connector having a flexible circuit board wound across a support member and ends being bent into fixing plates coupled to two rows of terminals
WO2015078887A1 (en) * 2013-11-26 2015-06-04 Tyco Electronics Uk Ltd. Balunless test fixture
US9618564B2 (en) * 2014-01-27 2017-04-11 Apple Inc. Printed circuits with sacrificial test structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5564931A (en) * 1994-05-24 1996-10-15 The Whitaker Corporation. Card edge connector using flexible film circuitry
KR20040039288A (ko) * 2001-08-15 2004-05-10 프리캐시 인크. 게시-가입 네트워크에서의 페이로드 조사 및 가입 처리를통한 패킷 라우팅
EP1564918A1 (en) * 2002-12-24 2005-08-17 Matsushita Electric Industrial Co., Ltd. Transmission path simulator and radio device evaluation method
KR20070018078A (ko) * 2004-05-21 2007-02-13 주식회사 아도반테스토 비표준 인스트루먼트 카드를 테스트 시스템에 적응시키는캐리어 모듈

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3401369A (en) * 1966-06-07 1968-09-10 Ibm Connector
US5165055A (en) * 1991-06-28 1992-11-17 Digital Equipment Corporation Method and apparatus for a PCB and I/O integrated electromagnetic containment
US5161986A (en) * 1991-10-15 1992-11-10 Ceridian Corporation Low inductance circuit apparatus with controlled impedance cross-unders and connector for connecting to backpanels
US5199881A (en) * 1991-12-03 1993-04-06 Hughes Aircraft Company Hermaphroditic interconnection of circuit boards
US5742168A (en) 1995-08-04 1998-04-21 Advantest Corporation Test section for use in an IC handler
US6077124A (en) * 1997-10-10 2000-06-20 Molex Incorporated Electrical connectors for flat flexible circuitry with yieldable backing structure
JP4014272B2 (ja) 1998-01-12 2007-11-28 株式会社アドバンテスト コネクタ
FR2819111B1 (fr) * 2000-12-28 2003-03-07 Thomson Csf Module d'interconnexion pour fond de boitier d'appareillage electrique

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5564931A (en) * 1994-05-24 1996-10-15 The Whitaker Corporation. Card edge connector using flexible film circuitry
KR20040039288A (ko) * 2001-08-15 2004-05-10 프리캐시 인크. 게시-가입 네트워크에서의 페이로드 조사 및 가입 처리를통한 패킷 라우팅
EP1564918A1 (en) * 2002-12-24 2005-08-17 Matsushita Electric Industrial Co., Ltd. Transmission path simulator and radio device evaluation method
KR20070018078A (ko) * 2004-05-21 2007-02-13 주식회사 아도반테스토 비표준 인스트루먼트 카드를 테스트 시스템에 적응시키는캐리어 모듈

Also Published As

Publication number Publication date
US20080233769A1 (en) 2008-09-25
WO2008116098A3 (en) 2009-11-26
WO2008116098A2 (en) 2008-09-25
US7717715B2 (en) 2010-05-18
KR20100027097A (ko) 2010-03-10

Similar Documents

Publication Publication Date Title
US8379403B2 (en) Spacer-connector and circuit board assembly
US6707311B2 (en) Contact structure with flexible cable and probe contact assembly using same
US20060006892A1 (en) Flexible test head internal interface
US11035883B2 (en) Intermediate connection member and inspection apparatus
JP2002062315A (ja) コンタクトストラクチャ
TW521151B (en) Pin block structure for mounting contact pins
KR20020030276A (ko) 세그멘트형 접촉자
US20100244871A1 (en) Space transformer connector printed circuit board assembly
JP2008185420A (ja) 試験装置およびプローブカード
US9606143B1 (en) Electrically conductive pins for load boards lacking Kelvin capability for microcircuit testing
KR101479956B1 (ko) 자동 테스트 장비 인터페이스용 직각 연결 시스템
KR101149748B1 (ko) 전기접속구조, 단자장치, 소켓, 전자부품시험장치 및 소켓의 제조방법
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
US6864696B2 (en) High density, high frequency, board edge probe
JP2001343433A (ja) 半導体テスト装置
KR101913274B1 (ko) 프로브 카드의 전기적 특성 측정장치
JP2019219368A (ja) プローブカード
US5200885A (en) Double burn-in board assembly
JP2014228301A (ja) 基板検査方法
US10209275B2 (en) Detachable probe card interface
US7459921B2 (en) Method and apparatus for a paddle board probe card
US11757222B1 (en) Combined pin and card edge connector
KR101306839B1 (ko) 신호 분기 기판을 갖는 프로브 카드
US20170093101A1 (en) Interface Apparatus for Semiconductor Testing and Method of Manufacturing Same
JP2024014520A (ja) 自動試験装置およびそのインタフェース装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 6