KR100245795B1 - 테스트의 동작 오류 검사 방법 - Google Patents

테스트의 동작 오류 검사 방법 Download PDF

Info

Publication number
KR100245795B1
KR100245795B1 KR1019970029709A KR19970029709A KR100245795B1 KR 100245795 B1 KR100245795 B1 KR 100245795B1 KR 1019970029709 A KR1019970029709 A KR 1019970029709A KR 19970029709 A KR19970029709 A KR 19970029709A KR 100245795 B1 KR100245795 B1 KR 100245795B1
Authority
KR
South Korea
Prior art keywords
tester
semiconductor
checking
error
test
Prior art date
Application number
KR1019970029709A
Other languages
English (en)
Other versions
KR19990005511A (ko
Inventor
김우진
곽주석
김경완
방정호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970029709A priority Critical patent/KR100245795B1/ko
Publication of KR19990005511A publication Critical patent/KR19990005511A/ko
Application granted granted Critical
Publication of KR100245795B1 publication Critical patent/KR100245795B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns

Abstract

반도체 디바이스의 전기적 특성을 점검하기 위한 테스터와, 테스터에 반도체 디바이스를 로딩 및 언로딩시키기 위한 핸들러, 및 테스터와 핸들러에 전기적으로 연결되어 테스트 신호를 주고 받으며 프로그램 방식에 의하여 제어하는 PM박스를 포함하는 반도체 디바이스 테스트 시스템으로서, 핸들러가 반도체 디바이스를 로딩하여 테스터에 전기적으로 접속시켜주는 단계; 테스터가 테스트 신호를 반도체 디바이스에 공급하는 단계; PM박스가 테스트 신호에 대하여 처리된 반도체 디바이스로부터의 출력 신호를 테스터로부터 입력 받아 예상 출력값과 비교하여 불량/양호 상태를 판별하여 핸들러에 그에 따른 분류를 하기 위한 신호를 발생시키는 단계; 및 핸들러가 상기 PM박스로부터 신호를 입력받아 반도체 디바이스를 불량과 양호에 따라 구별하여 분류하도록 언로딩하는 단계;를 포함하는 반도체 디바이스 테스트 공정에 있어서, 반도체 디바이스에 데이터를 입력한 후 그 보관된 데이터가 제대로 출력되는지를 검사하여 테스터의 동작 오류를 검사하는 단계;를 포함하는 것을 특징으로 하는 테스터 오류 검사 방법을 제공함으로써, 불량으로 판정되어야할 반도체 디바이스가 양호한 상태로 판정되는 테스터의 오류를 검사할 수 있기 때문에 제품에 대한 신뢰성을 높여주고, 원인 모를 품질 불량을 사전에 방지할 수 있다.

Description

테스터의 동작 오류 검사 방법
본 발명은 반도체 디바이스(Seminconductor Device)의 전기적 특성 상태를 검사하는 테스터의 이상 유무를 점검하기 위한 테스터 오류 검사 방법에 관한 것이다. 더욱 상세하게는 불량으로 판정되어야할 반도체 소자가 양호한 상태로 판정되는 테스터의 동작 오류를 검사하는 테스터의 동작 오류 검사 방법에 관한 것이다.
일반적으로 반도체 디바이스는 조립 후에 테스트 공정을 거쳐 최종적으로 제품의 신뢰성을 검증받게 된다. 보통, 테스트는 반도체 디바이스의 종류가 여러 가지이기 때문에 반도체 디바이스의 종류에 따라 테스트 항목의 내용이 달라질 수 있다. 대표적으로 실시되는 테스트 공정을 메모리 반도체 디바이스를 중심으로 설명하기로 한다.
메모리 반도체 디바이스를 테스트하는 항목은 크게 두 가지로 구분될 수 있다. 첫 번째는 메모리 반도체 디바이스의 소비 전력 등을 측정하는 직류 항목(DC item)이고, 두 번째는 메모리 반도체 디바이스의 기능인 데이터의 보존 능력을 저장/로드하여 검사하는 교류 항목(AC item)으로 구분될 수 있다. 특히, 메모리 반도체 디바이스의 경우에는 데이터 저장이 주요 기능이기 때문에 테스트중에서도 교류 항목의 테스트가 중요하다. 메모리 반도체 디바이스에 대한 교류 테스트는 여러 가지 타이밍, 전압 수준, 및 소정의 패턴으로 전기적 신호를 저장하고 로드하여 양호와 불량 상태에 따라 분류하게 된다. 그리고, 테스트 공정에 사용되는 테스터의 구성은 다음에 소개되는 바와 같다.
도 1은 테스트 시스템의 구성도이다. 도 1을 참조하면, 테스트 시스템(50)은 반도체 디바이스의 전기적 특성을 점검하기 위한 테스터(51), 테스터에 반도체 디바이스를 로딩(loading) 및 언로딩(unloading)시키기 위한 핸들러(handler;53), 테스터와 핸들러에 전기적으로 연결되어 테스트 신호를 주고 받으며 테스터와 핸들러를 프로그램 방식에 의해 제어하는 프로그램 박스(55; 이하 "PM박스"라 한다)를 포함한다.
PM박스(55)의 작업 명령에 따라 핸들러(53)가 반도체 디바이스를 테스터(51)와 전기적으로 접속시킨다. 그리고, PM박스(55)의 작업 명령에 따라 테스터(51)가 테스트 신호를 반도체 디바이스에 입력하고 출력된 값으로 양호와 불량의 상태를 판정하여 핸들러(53)가 그에 따른 분류를 하도록 하고 있다.
이상과 같은 테스트 시스템에 의해 메모리 반도체 디바이스에 대한 테스트를 진행할 수 있다. 그런데, 테스터는 다른 설비들과 마찬가지로 고장을 일으킬 수 있다. 실제적으로, 테스트 공정의 진행중에 테스터에 이상이 발생하고 있다. 그 이상의 대부분은 동작상 오류이다.
동작상 오류는 여러 가지가 있지만, 그 중에서 양호한 상태의 제품으로 분류될 수 있는 메모리 반도체 디바이스가 불량품으로 분류되어지는 것이 동작상 오류의 대부분이다. 이에 따라, 많은 테스트 엔지니어나 정비사들도 그 부분에 관심을 두고 개선에 대해 꾸준한 노력을 해왔다. 그 결과, 불량으로 분류된 양호한 상태의 메모리 반도체 디바이스가 발생되면, 이상처리로 판정하여 테스트를 진행하는 엔지니어가 확인할 수 있도록 테스터가 일시 정지됨으로써, 그 제품이 테스트한 설비가 이상이 발생했다는 것을 알 수 있었다. 그리고, 불량이 발생한 제품은 수리된 테스터에서 재작업을 하거나 다른 테스터에서 재작업을 하여 수율에는 커다란 영향을 미치지 않았다.
그런데, 테스터의 고장으로 인해 불량 메모리 반도체 디바이스가 기능상의 불량인 제품이 양품으로 분류되었을 경우에는 테스터가 아무런 이상이 없다고 판단하여, 그 설비에서 테스트한 제품은 정상적으로 입고 처리되고 있다. 이럴 경우 제품 전체에 대한 신뢰성이 크게 감소되기 때문에 매우 심각한 품질 불량이 아닐 수 없다. 특히, 이런 경우에 있어서 어디에도 근거가 남지 않아 있기 때문에 테스터의 동작상 오류로 인하여 불량 메모리 반도체 디바이스를 양품 메모리 반도체 디바이스로 분류하는 경우에 테스터의 이상유무를 판단하기가 어렵다.
현재 테스터 제작 회사가 제공한 자기진단 프로그램으로 주기적인 테스트를 진행하여 설비의 이상 유무를 점검하고 있지만, 이 자기진단 프로그램으로 모든 것을 완전히 검사할 수는 없다. 그리고, 각 메모리 반도체 디바이스들마다 고유의 조작과 동작 전압이 다르므로 각 제품에 맞는 프로그램을 사용하여야 한다. 또한, 검사에 소요되는 시간이 비교적 오래 걸리기 때문에 자주 검사할 수 없다. 실제적으로, advantest사의 T5581H 기종은 자기진단 프로그램으로 테스터를 검사할 때 약 3시간 정도가 소요된다.
따라서 본 발명의 목적은 테스터의 고장으로 인해 불량 반도체 디바이스가 양품으로 분류되는 것을 방지하고, 테스트가 진행되는 동안에 계속적으로 테스터에 대한 검사를 할 수 있으며, 테스트에 소요되는 시간도 단축시킨 오류 검사 방법을 제공하는 데 있다.
도 1은 테스트 장치의 구성도.
도 2는 반도체 디바이스를 테스트 하기 위한 테스트 시스템의 구성도.
도 3은 본 발명에 의한 테스터 오류 검사 방법의 공정도이고.
도 4는 테스터의 동작 오류 검사에 사용되는 오류 검사 프로그램의 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 테스트 시스템 11 : 테스터
12 : 테스트 소켓 13 : 핸들러
14 : 분류기 15 : PM박스
16, 17, 18 : 튜브
상기 목적을 달성하기 위한 본 발명에 따른 테스터의 오류 검사 방법은
반도체 디바이스의 전기적 특성을 점검하기 위한 테스터와, 테스터에 반도체 디바이스를 로딩 및 언로딩시키기 위한 핸들러, 및 테스터와 핸들러에 전기적으로 연결되어 테스트 신호를 주고 받으며 프로그램 방식에 의하여 제어하는 PM박스를 포함하는 반도체 디바이스 테스트 시스템으로서,
PM박스의 동작 가동 신호에 의해 핸들러가 반도체 디바이스를 로딩하여 테스터에 전기적으로 접속시켜주는 단계;
테스터가 상기 PM박스의 신호에 의해 테스트 신호를 반도체 디바이스에 공급하는 단계;
PM박스가 테스트 신호에 대하여 처리된 반도체 디바이스로부터의 출력 신호를 테스터로부터 입력 받아 예상 출력값과 비교하여 불량/양호 상태를 판별하여 핸들러에 그에 따른 분류를 하기 위한 신호를 발생시키는 단계; 및
핸들러가 PM박스로부터 신호를 입력받아 반도체 디바이스를 불량과 양호에 따라 구별하여 분류하도록 언로딩하는 단계;를 포함하는 반도체 디바이스 테스트 공정에 있어서,
일정한 주기마다 반도체 디바이스에 데이터를 입력한 후 그 보관된 데이터가 제대로 출력되는지를 검사하여 테스터의 동작 오류를 검사하는 단계;를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 테스터 오류 검사 방법을 보다 상세하게 설명하고자 한다.
도 2는 반도체 디바이스를 테스트 하기 위한 테스트 시스템의 구성도이고, 도 3은 본 발명에 의한 테스터의 동작 오류 검사 방법의 공정도이다. 도 2와 도 3을 참조하여, 본 발명에 의해 메모리 반도체 디바이스에 대해 진행되는 오류 검사 방법을 설명하기로 한다.
도 2와 도 3을 참조하면, 메모리 반도체 디바이스를 검사하여 양품과 불량품으로 분류하는 테스트 시스템(10)은 반도체 소자의 전기적 특성을 점검하기 위한 테스터(11)와, 테스터(11)에 반도체 디바이스를 로딩 및 언로딩시키기 위한 핸들러(13), 및 테스터(11)와 핸들러(13)에 전기적으로 연결되어 테스트 신호를 주고 받으며 프로그램 방식에 의하여 테스터(11)와 핸들러(13)를 제어하는 PM박스(15)를 포함한다.
작업자의 조작에 따라 PM박스(15)는 테스터(11)와 핸들러(13)에 동작 가동 신호를 알린다. 이에 따라, 핸들러(13)는 튜브(16)에 담겨진 메모리 반도체 디바이스를 테스터(11)와 전기적으로 접속시키기 위한 테스트 소켓(12)으로 이동시켜 메모리 반도체 디바이스와 테스터(11)를 전기적으로 연결시킨다.(도 3의 20)
다음에, 테스터(11)가 PM박스(15)의 신호에 의해 테스트 신호를 메모리 반도체 디바이스에 공급한다. 입출력 핀에 공급되는 테스트 신호로서 일정한 전압 이상 또는 이하를 인가하면 메모리 반도체 디바이스가 1 또는 0의 상태를 인식함으로써 데이터가 저장된다.(도 3의 21)
메모리 반도체 디바이스에 데이터가 저장되면, 테스터(11)가 테스트 신호에 의하여 저장된 데이터를 읽게 된다. PM박스(15)는 메모리 반도체 디바이스로부터의 출력 신호를 받은 테스터(11)로부터 그 결과를 입력 받아 예상 출력값과 비교하여 불량/양호 상태를 판별하여 핸들러(13)에 그에 따른 분류를 하기 위한 신호를 발생시킨다. 불량/양호 상태의 판별은 PM박스(15)에서 실행되는 프로그램에 의해 판정이 된다. 예상 출력값과 동일한 결과값을 얻으면 양호로 판정하고, 그렇지 못한 경우에 불량으로 판정한다. 그리고, 그에 따른 처리를 핸들러(13)에 지시한다. 물론, 메모리 반도체 디바이스에 대한 정보는 PM박스(15)에 보관된다. 메모리 반도체 디바이스의 기능 검사에서 데이터 0과 1을 모든 입출력 핀에 공급하고 입출력 핀 전체 또는 하나의 핀으로부터 출력을 얻으며, 하나의 메모리 반도체 디바이스를 구성하고 있는 수많은 셀중 단 하나의 셀이라도 불량이 되면 그 메모리 반도체 디바이스는 불량으로 판단된다. 핸들러(13)가 PM박스(15)로부터 신호를 입력받으면, 테스트 소켓(12)으로부터 이동된 메모리 반도체 디바이스는 핸들러(13)의 분류기(14)에 의해 불량품을 불량용품 튜브(18)에 양품을 양품용 튜브(17)에 언로딩하는 등 양호/불량의 상태에 따라 준비된 튜브에 분류하여 언로딩시킨다.(도 3의 23)
이상과 같은 테스트 공정이 메모리 반도체 디바이스에 대해 반복되어 진행된다. 이때, 일정한 주기마다 메모리 반도체 디바이스에 데이터를 입력한 후, 그 보관된 데이터가 제대로 출력되는지를 검사하여 테스터의 동작 오류를 검사하는 단계가 진행된다.(도 3의 23)
만약, 패스/오류(pass/fail)를 판정하는 데에 기준이 되는 데이터가 출력값에만 문제가 있고 나머지 출력값이 문제가 없으면, 데이터를 비교하는 Voh("1"의 상태), Vol("0"의 상태)은 이상이 없는 부분에 이상이 있는 부분이 가려져 테스터는 아무런 이상이 없는 것처럼 보여진다. 그러기 때문에, 각각의 입출력 핀별로 데이터 Voh"1", Vol"0"을 따로 검사한다.
구체적으로 설명하면, 데이터 0과 1을 모든 입출력 핀에 저장한 후, 각각의 입출력 핀별로 처음에 저장한 데이터의 반대 데이터를 PM박스에서 강제적으로 출력하여 테스터가 불량으로 인식하지 않고 패스로 판정하면 이상 발생을 화면 표시 장치인 터미널에 표시하여 테스터가 더 이상 테스트를 진행하지 않도록 테스터를 일시 정지시켜 수리한 후에 테스트 진행을 계속한다.
도 4는 테스터의 동작 오류 검사에 사용되는 오류 검사 프로그램의 흐름도로서, 테스터의 동작 오류 검사는 불량/양호 상태 판정과 분류 단계의 다음 단계서부터 실행되는 PM박스의 동작 오류 검사 프로그램을 포함하고 있다. 이 프로그램은 N.G.Check 프로그램이라고도 한다. 한 번 오류가 발생하면, 테스터를 다시 한번 더 검사하여 오류의 발생을 확인한다.
예를 들어, 입출력 핀의 개수가 8개인 경우에는 데이터 0인 경우를 검사하기 위해서 저장 한번에 로드(load)를 입출력 핀 개수만큼 하고, 데이터 1인 경우에도 0인 경우와 마찬가지로 로드를 한다. 따라서, 입출력 핀의 개수가 8개인 메모리 반도체 디바이스를 검사하기 위해서는 18번의 테스트가 필요하다. 테스트 회수는 조금 많을지는 모르나, 입출력 핀별로 검사를 해주어 테스터의 동작 오류를 검사할 수 있다. 메모리 반도체 디바이스에 대한 테스트가 아니라 테스터에 대한 동작 오류 검사이기 때문에 전체의 셀을 검사하지 않고 약 3~4개의 셀만으로 검사하여도 충분하므로 실제적인 테스터 에러 검사 방법의 진행에 소요되는 테스트 시간은 0.2초 이하로 할 수 있다. 오류 검사의 회수는 2×(1+핀수)가 된다.
이때, 메모리 반도체 디바이스들이 테스트 라인에서 튜브(tube) 또는 로트(Lot)단위로 각 스텝마다 이동되므로, 테스터의 이상 유무의 검사는 생산성을 고려하여 매번 검사하지 않고 일정한 주기마다 실시한다. 만일, 테스터의 이상이 발생하면, 현재 테스트 중인 튜브 또는 로트나, 바로 전에 테스트가 진행되던 튜브 또는 로트를 재작업하여 품질 불량을 없앨 수 있다.
따라서 본 발명에 의한 테스터의 오류 검사 방법에 따르면, 불량으로 판정되어야할 반도체 디바이스가 양호한 상태로 판정되는 테스터의 오류를 검사할 수 있기 때문에 제품에 대한 신뢰성을 높여주고, 원인 모를 품질 불량을 사전에 방지할 수 있으며, 이상 발생한 테스터에서 테스트 진행중인 로트에 대해 더 이상 테스트를 진행시키지 않고 일시 정지시킴으로써, 이상 발생 테스터를 곧바로 수리할 수 있으므로, 문제 설비에 대해 관리가 가능하다. 또한, 테스터와 반도체 디바이스의 연결부 접촉 불량으로 발생하여 자기 진단 프로그램으로도 파악되지 않는 문제를 효율적으로 파악하는 것이 가능하다. 또한, 이 방법은 메모리 반도체 디바이스의 테스트를 진행하기위해 필요한 테스트 프로그램에 관계없이 실행이 가능한 이점(利點)이 있다.

Claims (8)

  1. 반도체 디바이스의 전기적 특성을 점검하기 위한 테스터와, 상기 테스터에 반도체 디바이스를 로딩 및 언로딩시키기 위한 핸들러, 및 상기 테스터와 상기 핸들러에 전기적으로 연결되어 테스트 신호를 주고 받으며 프로그램 방식에 의하여 제어하는 PM박스를 포함하는 반도체 디바이스 테스트 시스템으로서, 상기 핸들러가 반도체 디바이스를 로딩하여 상기 테스터에 전기적으로 접속시켜주는 단계; 상기 테스터가 테스트 신호를 반도체 디바이스에 공급하는 단계; 상기 PM박스가 테스트 신호에 대하여 처리된 반도체 디바이스로부터의 출력 신호를 상기 테스터로부터 입력 받아 예상 출력값과 비교하여 불량/양호 상태를 판별하여 상기 핸들러에 그에 따른 분류를 하기 위한 신호를 발생시키는 단계; 및 상기 핸들러가 상기 PM박스로부터 신호를 입력받아 반도체 디바이스를 불량과 양호에 따라 구별하여 분류하도록 언로딩하는 단계;를 포함하는 반도체 디바이스 테스트 공정에 있어서, 반도체 디바이스에 데이터를 입력한 후 그 보관된 데이터가 제대로 출력되는지를 검사하여 테스터의 동작 오류를 검사하는 단계;를 포함하는 것을 특징으로 하는 테스터 오류 검사 방법.
  2. 제 1항에 있어서, 상기 반도체 디바이스가 메모리용 반도체 디바이스인 것을 특징으로 하는 테스터 오류 검사 방법.
  3. 제 1항에 있어서, 상기 테스터의 동작 오류를 검사하는 단계는 상기 PM박스의 테스트 프로그램에 추가되며, 반도체 디바이스로부터 출력되는 값을 강제적으로 오류를 발생하도록 하여 상기 테스터의 동작 상태를 검사하는 N.G. Check프로그램에 의해 진행되는 것을 특징으로 하는 테스터 오류 검사 방법.
  4. 제 1항에 있어서, 상기 테스터의 동작 오류를 검사하는 단계는 반도체 디바이스에 대해 일정한 주기마다 진행되는 것을 특징으로 하는 테스터 오류 검사 방법.
  5. 제 1항에 있어서, 상기 테스터의 동작 오류를 검사하는 단계는 반도체 디바이스의 입출력 핀 전체에 모두 0을 입력시키는 단계, 반도체 디바이스의 입출력 핀 전체에 모두 1을 입력시키는 단계, 반도체 디바이스의 일정한 입출력 핀에 대하여 0을 입력시키는 단계, 및 반도체 디바이스의 일정한 입출력 핀에 대하여 1을 입력시키는 단계를 실시하고, 각 단계별로 각각의 입출력 핀으로부터 출력되는 값을 강제적으로 오류를 발생하도록 하여 검사하는 것을 특징으로 하는 테스터 오류 검사 방법.
  6. 제 1항에 있어서, 상기 테스터의 동작 오류를 검사하는 단계는 오류가 발생하였을 때 이를 재확인하기 위하여 재실시되는 것을 특징으로 하는 테스터 오류 검사 방법.
  7. 제 1항에 있어서, 상기 테스터의 동작 오류를 검사하는 단계는 진행 상황이 상기 PM박스와 연결된 화면 표시 장치에 작업자가 볼 수 있도록 표시되는 것을 특징으로 하는 테스터 오류 검사 방법.
  8. 제 1항에 있어서, 상기 테스터의 동작 오류를 검사하는 단계에서 상기 테스터의 동작상 오류가 발생하였을 경우에 상기 PM박스가 상기 테스터의 동작을 정지시키는 것을 특징으로 하는 테스터 오류 검사 방법.
KR1019970029709A 1997-06-30 1997-06-30 테스트의 동작 오류 검사 방법 KR100245795B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029709A KR100245795B1 (ko) 1997-06-30 1997-06-30 테스트의 동작 오류 검사 방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1019970029709A KR100245795B1 (ko) 1997-06-30 1997-06-30 테스트의 동작 오류 검사 방법
TW086117505A TW373281B (en) 1997-06-30 1997-11-22 A method for detecting operational errors of tester for semiconductor devices
CN97121820A CN1091259C (zh) 1997-06-30 1997-11-28 用于检测半导体器件测试设备操作错误的方法
JP9342943A JPH1138085A (ja) 1997-06-30 1997-12-12 テスタの動作誤謬検査方法
US09/081,030 US5940413A (en) 1997-06-30 1998-05-19 Method for detecting operational errors in a tester for semiconductor devices

Publications (2)

Publication Number Publication Date
KR19990005511A KR19990005511A (ko) 1999-01-25
KR100245795B1 true KR100245795B1 (ko) 2000-03-02

Family

ID=19512666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029709A KR100245795B1 (ko) 1997-06-30 1997-06-30 테스트의 동작 오류 검사 방법

Country Status (5)

Country Link
US (1) US5940413A (ko)
JP (1) JPH1138085A (ko)
KR (1) KR100245795B1 (ko)
CN (1) CN1091259C (ko)
TW (1) TW373281B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259322B1 (ko) * 1998-01-15 2000-06-15 윤종용 반도체소자 검사장비의 안정도 분석방법
DE10209078A1 (de) * 2002-03-01 2003-09-18 Philips Intellectual Property Integrierter Schaltkreis mit Testschaltung
JP4026625B2 (ja) 2004-07-23 2007-12-26 セイコーエプソン株式会社 電気光学装置、電子機器および実装構造体
WO2008051107A1 (en) * 2006-10-26 2008-05-02 Motorola Inc. Testing of a test element
US7913140B2 (en) * 2008-07-16 2011-03-22 International Business Machines Corporation Method and device to detect failure of static control signals
CN101871763B (zh) * 2009-04-22 2013-01-09 京元电子股份有限公司 测试站自动对位方法与装置
CN103217816B (zh) * 2013-04-01 2016-01-20 深圳市华星光电技术有限公司 阵列基板的检测方法、检测台和检测设备
CN103235254B (zh) * 2013-04-25 2016-03-02 杭州和利时自动化有限公司 一种可编程逻辑器件的检测方法和检测系统
TWI611999B (zh) * 2017-08-15 2018-01-21 致茂電子股份有限公司 可避免誤分料之電子元件檢測設備及其檢測方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985988A (en) * 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits
JPH03170885A (en) * 1989-11-30 1991-07-24 Ando Electric Co Ltd Sequencial connection circuit of dc measuring part and plurality of dut
US5315972A (en) * 1991-12-23 1994-05-31 Caterpiller Inc. Vehicle diagnostic control system
JPH05256897A (ja) * 1992-03-11 1993-10-08 Nec Corp Icテストシステム

Also Published As

Publication number Publication date
KR19990005511A (ko) 1999-01-25
CN1204056A (zh) 1999-01-06
TW373281B (en) 1999-11-01
CN1091259C (zh) 2002-09-18
US5940413A (en) 1999-08-17
JPH1138085A (ja) 1999-02-12

Similar Documents

Publication Publication Date Title
KR100493058B1 (ko) 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
US6587980B2 (en) Intelligent binning for electrically repairable semiconductor chips
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
KR100498509B1 (ko) 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법
KR100688517B1 (ko) 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법
KR100187727B1 (ko) 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템
KR100245795B1 (ko) 테스트의 동작 오류 검사 방법
KR100429116B1 (ko) 반도체 ic 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법
WO2018159190A1 (ja) 検査システム、および検査システムの故障解析・予知方法
WO2018179890A1 (ja) 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
TW201901167A (zh) 元件之檢查方法
KR20060005820A (ko) 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법
JP2004171659A (ja) 半導体メモリの救済解析装置
US20030002362A1 (en) Method for assessing the quality of a memory unit
KR101499851B1 (ko) 번인 보드의 테스트 시스템
KR20010045147A (ko) 반도체 테스트설비의 테스트헤드 릴레이 점검방법
KR20070069415A (ko) 반도체 테스트장치 및 그 테스트방법
KR101020643B1 (ko) 여분 셀 분석 기능을 갖는 웨이퍼 마더보드
JP2002214294A (ja) 半導体装置の検査方法及び検査装置
KR20070053396A (ko) 자동 소켓 오프 제어 방법
JP2001108728A (ja) 半導体製品の検査装置
KR19990060855A (ko) 메모리 소자의 프로브 테스트 방법
JPH06123758A (ja) 半導体集積回路選別装置
US20050050422A1 (en) Semiconductor integrated circuit
JPH07146330A (ja) バーンイン試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee