-
Die Erfindung betrifft einen integrierter Schaltkreis mit einer zu testenden
Applikationsschaltung und einer Selbsttest-Schaltung, welche zum Testen der
Applikationsschaltung vorgesehen ist und welche eine Anordnung zur Erzeugung
deterministischer Testmuster aufweist, die der Applikationsschaltung für Testzwecke
zugeführt werden, wobei die durch die Applikationsschaltung in Abhängigkeit der
Testmuster auftretenden Ausgangssignale mittels eines Signaturregisters ausgewertet
werden. Die Anordnung zur Erzeugung deterministischer Testmuster weist eine
Bitmodifikationsschaltung auf, welche mittels Verknüpfungslogiken eine von einem
Schieberegister gelieferte Pseudo-Zufallsfolge von Testmustern so modifizieren soll,
daß eine gewünschte deterministische Testmusterfolge entsteht.
-
Beim Herstellen von integrierten Schaltungen besteht ganz allgemein der Wunsch, diese
auf ihre Funktion hin zu überprüfen. Derartige Tests können durch externe
Testanordnungen vorgenommen werden. Bedingt durch die sehr hohe Integrationsdichte
derartiger Schaltungen, die sehr hohen Taktraten, mit denen diese Schaltungen arbeiten,
und der sehr großen erforderlichen Anzahl von Testvektoren treten bei dem externen
Test viele Probleme und Kosten auf. Die hohen internen Taktraten der integrierten
Schaltungen stehen in einem ungünstigen Verhältnis zu den vergleichsweise sehr
langsamen Input/Output-Bondpadstufen, die nach außen führen. Daher ist es
wünschenswert, eine Art Selbsttest des integrierten Schaltkreises durchführen zu
können. Dabei ist innerhalb des integrierten Schaltkreises eine Selbsttest-Schaltung
vorgesehen, welche dazu dient, die in dem integrierten Schaltkreis ebenfalls
vorgesehene Applikationsschaltung zu testen. Die Applikationsschaltung stellt diejenige
Schaltung dar, die für den eigentlichen Einsatzzweck des integrierten Schaltkreises
vorgesehen ist.
-
Als weiteres Problem treten beim Testen derartiger Schaltungen Probleme mit solchen
Bauteilen innerhalb der Schaltung auf, die beim Testen ein sogenanntes "X"
produzieren, d. h. ein Signal, welches nicht eindeutig auswertbar ist. Solche Signale
produzieren insbesondere solche Bauteile, die ein analoges oder ein Speicherverhalten
aufweisen.
-
Z. B. RAMs, die innerhalb der Applikationsschaltung vorgesehen sind, können
beliebige Ausgangssignale produzieren. Damit sind Signale, die ein derartiges RAM
produziert und die durch die Schaltung propagiert werden am Ausgang der Schaltung
beim Testen nicht mehr eindeutig auswertbar.
-
Zur Umgehung dieser Problematik ist es aus der EP 1178322 A2 bekannt, innerhalb der
Schaltung eine Anordnung zur Erzeugung deterministischer Testmuster vorzusehen,
welche eine Bitmodifikationsschaltung aufweist, die mittels Verknüpfungslogiken eine
von einem Schieberegister gelieferte Pseudo-Zufallsfolge von Testmustern so
modifizieren soll, daß näherungsweise eine gewünschte Testmusterfolge entsteht. In der
Praxis gelingt dies jedoch nicht vollständig, weil die vorteilhaft in Hardware aufgebaute
Bitmodifikationsschaltung möglichst einfach gehalten werden soll und somit nicht nur
gewünschte Bitmodifikationen vornimmt, sondern auch unerwünschte. Dies bedeutet,
daß ggf. auch solche Testmuster modifiziert werden, bei denen es sich bereits um
gewünschte Testmuster handelt, die eigentlich nicht modifiziert werden sollten.
-
Es ist Aufgabe der Erfindung, die aus der DE (000 110) bekannte Testschaltung
dahingehend weiterzuentwickeln, daß die Bitmodifikationsschaltung solche Testmuster,
bei denen es sich bereits um gewünschte deterministische Testvektoren handelt, nicht
modifiziert.
-
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1
gelöst:
Integrierter Schaltkreis mit einer zu testenden Applikationsschaltung und einer
Selbsttest-Schaltung, welche zum Testen der Applikationsschaltung vorgesehen ist und
welche eine Anordnung zur Erzeugung gewünschter Testmuster aufweist, die der
Applikationsschaltung für Testzwecke zugeführt werden, wobei die durch die
Applikationsschaltung in Abhängigkeit der Testmuster auftretenden Ausgangssignale
mittels eines Signaturregisters ausgewertet werden, wobei die Anordnung zur
Erzeugung der gewünschten Testmuster eine Bitmodifikationsschaltung aufweist,
welche erste Steuereingänge von Verknüpfungslogiken einzeln so ansteuert, daß eine
von einem Schieberegister gelieferte Pseudo-Zufallsfolge von Testmustern so
modifiziert wird, daß näherungsweise die gewünschten Testmuster entstehen, und
welche zweite Steuereingänge der Verknüpfungslogiken, mittels derer die ersten
Steuereingänge blockierbar sind, so ansteuert, daß diejenigen von dem Schieberegister
gelieferten Testmuster, bei denen es sich bereits um gewünschte Testmuster handelt,
nicht durch die Bitmodifikationsschaltung mittels Ansteuerung der ersten
Steuereingänge der Verknüpfungslogiken modifiziert werden.
-
Wie bereits eingangs erläutert, modifiziert die Bitmodifikationsschaltung mittels
entsprechender Ansteuerung der ersten Eingänge der Verknüpfungslogiken ggf. auch
solche von dem Schieberegister gelieferten Pseudo-Zufalls-Testmuster, bei denen es ich
bereits um gewünschte Testmuster handelt. Daher ist erfindungsgemäß eine weitere
Ansteuerungsmöglichkeit der Verknüpfungslogiken vorgesehen, nämlich zweite
Steuereingänge, mittels derer die Verknüpfungslogiken so angesteuert werden können,
daß die Modifikationen, die durch Ansteuerung der ersten Eingänge vorgenommen
würden, gesperrt werden. Die Bitmodifikationsschaltung ist so ausgelegt, daß diese
zweiten Eingänge dann angesteuert werden, wenn es sich bei den Testmustern bereits
um gewünschte Testmuster handelt und daher deren Modifikation nicht erwünscht ist.
-
Der Grund hierfür liegt darin, daß die meist in Hardware aufgebaute
Bitmodifikationsschaltung nicht in der Lage ist, nur genau die erforderlichen
Modifikations-Steuerworte für die ersten Steuereingänge zu liefern, da ihr Bauaufwand
wegen des Platzbedarfs auf dem Integrierten Schaltkreis klein gehalten werden soll. So
gelingt es, die Bitmodifikationsschaltung klein zu halten, und dennoch nur gewünschte
Testmuster an die zu testende Schaltung zu liefern. Bei den gewünschten Testmustern
kann es sich um deterministische oder um Random-Testmuster handeln.
-
Ein weiterer wesentlicher Vorteil des erfindungsgemäßen integrierten Schaltkreises mit
Selbsttest-Schaltung besteht darin, dass die Applikationsschaltung für die Testvorgänge
nicht modifiziert werden muss, d. h. sie kann so aufgebaut werden, wie es für die
Anwendung der Applikationsschaltung optimal ist. Die Selbsttest-Schaltung beeinflusst
die normale Arbeitsweise der Applikationsschaltung in ihrer Anwendung in keiner
Weise.
-
Weiterhin gestattet es die erfindungsgemäße Selbsttest-Schaltung, einen Test der
Applikationsschaltung auf dem Chip vorzunehmen, so dass relativ langsame Bondpad-
Verbindungen das Testen nicht stören und der Betrieb der Applikationsschaltung mit
maximalen Taktraten vorgenommen werden kann.
-
Gemäß einer Ausgestaltung der Erfindung nach Anspruch 3 kann der vorgesehene
Testmuster-Zähler vorteilhaft dazu eingesetzt werden, der Maskierungslogik ein Signal zu
liefern, aus welchem dieser bekannt ist, welches Testmuster innerhalb mehrerer
Testdurchläufe gerade die Applikationsschaltung passiert, so dass die Maskierungslogik
entsprechend die für diesen Durchlauf von speichernden oder analogen Bauelementen
beeinflusste Bits in dem Ausgangssignal der Applikationsschaltung beim Testen sperren
kann.
-
Ein gemäß einer weiteren Ausgestaltung der Erfindung nach Anspruch 4 vorgesehener
Schiebezyklus-Zähler signalisiert der Maskierungslogik den Stand von in der
Applikationsschaltung vorgesehenen Schieberegistern. Damit ist bekannt, welche Bits
der Schieberegister durch die Maskierungslogik gesperrt werden sollen, und welche
nicht.
-
Nachfolgend wird anhand der einzigen Figur der Zeichnung ein Ausführungsbeispiel
der Erfindung näher erläutert.
-
Die Figur zeigt in einem schematischen Blockschaltbild einen integrierten Schaltkreis,
welcher eine Applikationsschaltung 1 aufweist. Bei dieser Applikationsschaltung
handelt es sich um diejenige Schaltung, welche für den Einsatz des integrierten
Schaltkreises konzipiert ist.
-
Es besteht der Wunsch, die Applikationsschaltung 1 nach der Fertigung des integrierten
Schaltkreises auf einwandfreie Funktion hin zu testen. Dazu ist auf dem integrierten
Schaltkreis eine Selbsttest-Schaltung vorgesehen, welche aus den Schaltungselementen
5 bis 16 gemäß der Figur besteht.
-
In dem erfindungsgemäßen integrierten Schaltkreis ist diese Selbsttest-Schaltung so
ausgelegt, dass sie vollständig außerhalb der Applikationsschaltung 1 aufgebaut ist, und
damit deren Verhalten in dem normalen Betrieb nicht beeinflusst.
-
In dem Ausführungsbeispiel gemäß der Figur wird davon ausgegangen, dass die
Applikationsschaltung 1 drei Schaltungsketten 2, 3 und 4 aufweist, bei denen es sich um
Schieberegister handelt. Es können auch mehr oder weniger Schieberegister vorgesehen
sein.
-
Innerhalb der Selbsttest-Schaltung ist eine lineares rückgekoppeltes Schieberegister 5
vorgesehen, welches eine Pseudo-Zufallsfolge von Testmustern liefert. Da das
Schieberegister 5 rückgekoppelt ist und nur endliche Länge hat, ist diese Testmusterfolge nicht
wirklich zufällig, sie weist ein nach bestimmten Abständen sich wiederholendes Muster
auf. Jedoch hat diese Testmusterfolge den Nachteil, dass sie nicht wirklich solche
Testmuster gezielt enthält, die für das Testen der Applikationsschaltung 1 optimal sind.
-
Daher ist eine Bitmodifikationsschaltung 9 vorgesehen, welche über
Verknüpfungslogiken 6, 7 und 8 die Ausgangssignale des linearen rückgekoppelten
Schieberegisters 5 so verändert, dass an den Ausgängen der Verknüpfungslogiken 6, 7
und 8 und damit an den Eingängen der Applikationsschaltung 1 bzw. deren
Schaltungsketten 2, 3 bzw. 4 Testmuster entstehen, die eine vorgebbare und
deterministische Struktur haben. Dies wird dadurch erreicht, dass die
Bitmodifikationsschaltung 9 mittels der Verknüpfungslogiken 6, 7 und 8 einzelne Bits
der von dem linearen rückgekoppelten Schieberegister 5 gelieferten Testmuster so
modifiziert, dass gewünschte Testmuster entstehen. Bei den gewünschten Testmustern
kann es sich um deterministische oder um Random-Tesimuster handeln.
-
Leider gelingt dies nicht immer. Insbesondere dann, wenn der Umfang der meist in
Hardware aufgebauten Bitmodifikationsschaltung 9 gering gehalten werden soll, ist
diese nicht in der Lage, alle von dem Schieberegister 5 gelieferten Pseudo-Zufalls-
Testmuster so zu modifizieren, dass ausschließlich die gewünschten Testmuster an die
zu testende Schaltung 1 weitergegeben werden. Vielmehr werden auch solche von dem
Schieberegister 5 gelieferte Testmuster, bei denen es sich bereits um die gewünschten
Testmuster handelt, unerwünschterweise modifiziert.
-
Daher ist erfindungsgemäß eine weitere Ansteuerungsmöglichkeit der
Verknüpfungslogiken 6, 7 und 8 vorgesehen, nämlich zweite Steuereingänge, mittels
derer die Verknüpfungslogiken 6, 7 und 8 so angesteuert werden können, daß sie die die
Steuersignale an ihren ersten Eingängen sperren. Werden also die zweiten
Steuereingänge angesteuert, wird keine Modifikation der Bits mittels der
Verknüpfungslogiken vorgenommen.
-
Die Bitmodifikationsschaltung 9 ist so ausgelegt, daß diese zweiten Steuereingänge der
Verknüpfungslogiken 6, 7 und 8 dann angesteuert werden, wenn von dem
Schieberegister 5 Testmuster geliefert werden, bei denen es sich bereits um die
gewünschten Testmuster handelt.
-
Es werden so unerwünschte Modifikationen gesperrt.
-
Alle Testmuster, die die Verknüpfungslogiken passieren, also alle gewünschten
Testmuster, werden in dem Ausführungsbeispiel gemäß der Figur die in
Schaltungsketten 2, 3 und 4 innerhalb der Applikationsschaltung 1 zugeführt.
-
Aufgrund dieser Testmuster liefern die Schaltungsketten 2, 3 und 4 innerhalb der
Applikationsschaltung 1 Ausgangssignale, welche über Oder-Gatter 10, 11 und 12 auf
ein Signaturregister 13 gelangen.
-
Das Signaturregister 13 ist so ausgelegt, dass es über mehrere Testzyklen, die jeweils
ein Testmuster enthalten, hinweg eine Verknüpfung der Testergebnisse vornimmt und
nach dem Testdurchlauf eine sogenannte Signatur liefert, welche bei störungsfreier
Arbeitsweise der Applikationsschaltung 1 einen bestimmten vorgegebenen Wert
aufweisen muss.
-
Hierbei besteht jedoch das Problem, dass in der Applikationsschaltung 1 bzw. innerhalb
deren Schaltungsketten 2, 3 und/oder 4 Schaltungselemente vorgesehen sein können
(und meist auch tatsächlich sind), welche ein analoges oder ein Speicherverhalten
aufweisen. Derartige Schaltungselemente liefern kein eindeutiges Ausgangssignal, d. h.
sie liefern in Abhängigkeit des ihnen zugeführten Eingangssignals kein
deterministisches Ausgangssignal. Vielmehr ist ihr Ausgangssignal zufällig. Es ist klar,
dass derartige Signale das Testergebnis nicht nur stören, sondern bestimmte Bits
innerhalb des Testergebnisses unbrauchbar machen.
-
Um dennoch mittels eines möglichst einfachen Aufbaus einen Test der
Applikationsschaltung 1 auch mit derartigen Bauelementen vornehmen zu können, ist eine
Maskierungslogik 14 vorgesehen, welche Steuersignale an die Oder-Gatter 10, 11 und
12 liefert. Mittels dieser Signale steuert die Maskierungslogik 14 die Oder-Gatter 10, 11
und 12 so, dass nur diejenigen Bits beim Testen an das Signaturregister 13 gelangen, die
nicht von Bauelementen mit speicherndem oder analogem Verhalten beeinflusst sind.
-
Im Ergebnis gelangen damit nur solche Bits an das Signaturregister 13, die eindeutig
auswertbar sind und ein eindeutiges Ergebnis liefern. Somit kann auch dann, wenn die
Applikationsschaltung 1 Bauelemente mit speicherndem oder analogem Verhalten
aufweist, am Ende des Testens in dem Signaturregister 13 eine eindeutige Signatur
generiert werden, welche fehlerfrei ein Testergebnis angibt.
-
Um der Maskierungslogik 14 mitzuteilen, in welchem Fortschritt sich der Testvorgang
befindet, ist ein Testmuster-Zähler 15 vorgesehen, welcher ein entsprechendes Signal an
die Maskierungslogik 14 und die Bitmodifikationsschaltung 9 liefert.
-
Die Maskierungslogik 14 ist so programmiert bzw. schaltungstechnisch ausgelegt, dass
ihr anhand der Zahl des laufenden Testmusters, die der Testmuster-Zähler liefert,
bekannt ist, welche Bits in den Ausgangssignalen der Schaltungsketten 2, 3 und 4 der
Applikationsschaltung 1 auswertbar sind und an das Signaturregister 13 weitergegeben
werden können bzw. welche Bits mittels der Oder-Gatter 10, 11 und 12 zu sperren sind.
-
Es ist ferner ein Schiebezyklus-Zähler 16 vorgesehen, dessen Ausgangssignal wiederum
an die Bitmodifikationsschaltung 9 und die Maskierungslogik 14 gelangt.
-
Der Schiebezyklus-Zähler 16 liefert ein Signal, welches der Maskierungslogik 14 den
Stand der Schieberegister 2, 3 und 4 angibt. Durch den Stand des Zählers 16 ist der
Maskierungslogik bekannt, welche Positionen der Schieberegister 2, 3 und 4 maskiert
werden sollen.
-
Insgesamt wird durch die erfindungsgemäße Selbsttest-Schaltung ein Testen der
Applikationsschaltung 1 auf dem Chip möglich, ohne dass hierbei irgendwelche
Einschränkungen bestehen. Es ist keine Modifikation der Applikationsschaltung 1
erforderlich, so dass diese für ihren eigentlichen Betrieb optimal ausgelegt werden kann.
Auch ist ein Testen mit vollen Taktraten möglich, da die langsamen, externen
Bondverbindungen beim Testen nicht eingesetzt werden müssen. Alle Testvorgänge sind
auch für solche Applikationsschaltungen uneingeschränkt möglich, die Bauelemente mit
speicherndem oder analogem Verhalten aufweisen. Es ist ferner sichergestellt, daß nur
solche Testmuster die zu testende Schaltung 1 erreichen, bei denen es sich tatsächlich
um gewünschte deterministische oder Random-Testmuster handelt. Dennoch kann der
Bauaufwand der Bitmodifikationsschaltung klein gehalten werden, und damit auch der
Platzbedarf auf dem integrierten Schaltkreis.